基于FPGA自動(dòng)售貨機(jī)設(shè)計(jì)

1、畢業(yè)論文基于FPGA的自動(dòng)售貨機(jī)設(shè)計(jì)一、選題的根據(jù)p （1）自動(dòng)售貨機(jī)是能夠根據(jù)投入的錢幣自動(dòng)復(fù)活的機(jī)器，它是商業(yè)自動(dòng)化的常用設(shè)備，不受時(shí)間、地點(diǎn)的限制，能節(jié)省人力、方便交易?，F(xiàn)代的自動(dòng)售貨機(jī)的種類、結(jié)構(gòu)和功能依出售的商品而異。錢幣裝置是售貨機(jī)的核心，其主要功能是確認(rèn)投入錢幣的真?zhèn)?，分選錢幣的種類，計(jì)算金額。如果投入的金額達(dá)到購買物品的數(shù)值即發(fā)出售貨信號(hào)，并找出余錢。自動(dòng)售貨機(jī)自動(dòng)輸出顧客所要的商品。因此，自動(dòng)售貨機(jī)在商業(yè)，食品行業(yè)越來越普及，更方便消費(fèi)者購買自己所需的商品。使用方便、可靠、節(jié)省人力的自動(dòng)售貨機(jī)將在社會(huì)生活中成為一種趨勢 p （2）本設(shè)計(jì)是一套結(jié)構(gòu)簡單，操作方便，性能可靠的自動(dòng)

2、售貨機(jī)產(chǎn)品。自動(dòng)售貨機(jī)電路設(shè)計(jì)采用選擇商品電路、投幣累加電路、比較減法報(bào)警輸出電路、統(tǒng)計(jì)賣出商品電路等四個(gè)基本電路構(gòu)成。自動(dòng)售貨機(jī)在接受投入錢幣后，通過與商品價(jià)格比較，確定是否能夠售出商品和把算出剩余的錢找回。當(dāng)商品輸出后售貨機(jī)自動(dòng)把上次傅賣商品的價(jià)格和投入的錢幣的總和清零，這是才可以進(jìn)行下次交易。自動(dòng)售貨機(jī)還應(yīng)滿足商家查看銷售商品的總和及使其清零，和控制該售貨機(jī)進(jìn)行整體復(fù)位。該售貨機(jī)可以幫助商家更好的銷售商品，并且節(jié)省人力，獲得更大的利潤 p （3）面對(duì)當(dāng)前快速商品社會(huì)，人們的時(shí)間觀念越來越重，如何才能更快的購買到顧客自己所需的商品，這都是顧客和商家共同面臨的問題。隨著科技的發(fā)展及人們生活水

3、平的提高，自動(dòng)售貨機(jī)市場的發(fā)展越來越呈現(xiàn)出多元化及個(gè)性化的需求。通過自動(dòng)售貨機(jī)進(jìn)行自助購物正逐漸成為市民的一種新的消費(fèi)時(shí)尚，快捷方便的購物方式滿足了人們?cè)诋?dāng)今科技高速發(fā)展的現(xiàn)代社會(huì)追求高品質(zhì)生活的需要。自動(dòng)售貨機(jī)在城市商業(yè)區(qū)、寫字樓大廳、風(fēng)景區(qū)、車站、碼頭、繁華街道等公共場所的布設(shè)能夠美化亮化城市環(huán)境，方便群眾生活，已經(jīng)成為城市各角落的一道亮麗風(fēng)景線。自動(dòng)售貨機(jī)已在國內(nèi)普及，并成為城市現(xiàn)代文明程度的一種象征性標(biāo)志 p （4）基于FPGA的自動(dòng)售貨機(jī)是最具有發(fā)展?jié)摿Φ氖圬洐C(jī)。FPGA器件具有很多的優(yōu)點(diǎn)，其系統(tǒng)的穩(wěn)定性、精確性 、功能的可擴(kuò)展性，用它來設(shè)計(jì)可以簡化大量的外圍電路，提高產(chǎn)品的競爭力。

4、相信未來基于FPGA平臺(tái)的自動(dòng)售貨機(jī)會(huì)有更低的成本、更小的體積、更穩(wěn)定、更實(shí)用和更多功能。 二、研究內(nèi)容p （1）硬件設(shè)計(jì)p 1.自動(dòng)售貨機(jī)的主體設(shè)計(jì)p 2.LED顯示設(shè)計(jì)方案p 3.貨幣輸入信號(hào)設(shè)計(jì)方案p 4.出貨顯示設(shè)計(jì)方案 p（2）軟件設(shè)計(jì)p 1.軟件設(shè)計(jì)總方案p 2.售貨機(jī)主芯片程序設(shè)計(jì)方案p 3.BCD-LED七段數(shù)碼顯示譯碼器p 4.硬幣輸入信號(hào)程序設(shè)計(jì)方案p 5.出貨顯示程序設(shè)計(jì)方案p 6.自動(dòng)售貨機(jī)各部分組合連接設(shè)計(jì) p（3）調(diào)試級(jí)仿真p 1.用Quartus2 完成PFGA設(shè)計(jì)步驟p 2.自動(dòng)售貨機(jī)波形仿真結(jié)果p 3.自動(dòng)售貨機(jī)波形仿真p 4.輸入信號(hào)處理程序波形仿真p 5.

5、 BCD-LED七段數(shù)碼顯示譯碼器波形仿真p 6.出貨顯示譯碼器波形仿真p 7.自動(dòng)售貨機(jī)主芯片程序仿真波形p 8.下載，仿真級(jí)測試三、研究方法、技術(shù)路線、實(shí)驗(yàn)方案及可行性分析p 本文將用VHDL語言來實(shí)現(xiàn)，利用QuartusII強(qiáng)大的編譯及仿真能力實(shí)現(xiàn)程序的仿真過程，將售貨機(jī)分按模塊分類，利用計(jì)數(shù)器原理來實(shí)現(xiàn)所投放的硬幣數(shù)量來計(jì)費(fèi)。此計(jì)數(shù)器將擁有加法功能，減法功能，能實(shí)現(xiàn)交換物品和退幣功能。本設(shè)計(jì)將基于Altera公司Cyclone系列SOPC-EP2C35M672模版實(shí)現(xiàn)硬件仿真，該硬件能夠產(chǎn)生模擬自動(dòng)售貨機(jī)的信號(hào)，并且具有LCD顯示模塊，完全能夠勝任該設(shè)計(jì)所需要的功能。p 在VHDL語言

6、中，設(shè)計(jì)的原始語言可以非常簡練，經(jīng)過層層加強(qiáng)后，最終可以形成較為完善的程序。在設(shè)計(jì)過程中，對(duì)系統(tǒng)自上而下分三個(gè)層次進(jìn)行設(shè)計(jì)： p 第一層次是行為描述。所謂行為描述，實(shí)質(zhì)上就是對(duì)整個(gè)系統(tǒng)的數(shù)學(xué)模型的描述。一般來說，對(duì)系統(tǒng)進(jìn)行行為描述的仿真來發(fā)現(xiàn)設(shè)計(jì)過程中存在的問題。在行為描述階段，并不真正考慮實(shí)際的操作和算法、用何種方法來實(shí)現(xiàn)，而是考慮系統(tǒng)的結(jié)構(gòu)及其工作的過程是否能夠達(dá)到系統(tǒng)設(shè)計(jì)的要求。 p 第二層次是RTL方式描述。這一層次成為寄存器傳輸描述(又稱數(shù)據(jù)流描述)。如前所述，用行為方式描述的系統(tǒng)結(jié)構(gòu)的程序，其抽象程度高，是很難直接映射到具體邏輯元件結(jié)構(gòu)的。想要得到硬件的具體表現(xiàn)，必須將行為方式描述

7、的VHDL語言程序改寫為RTL方式描述的VHDL語言程序。也就是說，系統(tǒng)采用RTL方式描述，才能導(dǎo)出系統(tǒng)的邏輯表達(dá)式，才能進(jìn)行邏輯綜合。p 第三層次是邏輯綜合。即用邏輯綜合工具，將RTL方式描述的程序轉(zhuǎn)換成用基本邏輯元件表示的文件(門級(jí)網(wǎng)絡(luò)表)。此時(shí)，如果需要，可將邏輯綜合的結(jié)果以邏輯原理圖方式輸出。此后可對(duì)綜合的結(jié)果在門電路級(jí)上進(jìn)行仿真，并檢查時(shí)序關(guān)系。 p可行性分析：p 本論文是FPGA的實(shí)際應(yīng)用，需要掌握VHDL語言，能夠編寫出相關(guān)程序。這次課題的選取、實(shí)現(xiàn)是可行的。 四、進(jìn)度安排和采取的主要措施 p 階段工作內(nèi)容起止時(shí)間，備注準(zhǔn)備論文選題2010年12月，閱讀相關(guān)文獻(xiàn)資料，編寫開題報(bào)告

8、2010年12月，實(shí)施熟悉開發(fā)工具，論文初稿準(zhǔn)備2011年1月1日-2011年1月31日，系統(tǒng)調(diào)試、論文第二稿準(zhǔn)2011年2月1日2011年2月28日，論文最后修訂2011年3月1日-2011年5月23日，完成論文答辯2011年5月24日五、主要參考文獻(xiàn)p1 劉韜，樓興華. FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航M. 北京:人民郵電出版社，2005.6， 2736.p2 王輝，殷穎，陳婷，俞一鳴. MAX+plus和Quartus應(yīng)用于開發(fā)技巧M. 北京:機(jī)械工業(yè)出版社，2007.1，293316.p3 吳冬梅，吳延海，鄧玉玖. 基于CPLD/FPGA 的計(jì)費(fèi)器J;電子技術(shù)應(yīng)用，2004(11

9、):7173.p4 黃智偉. FPGA 系統(tǒng)設(shè)計(jì)與實(shí)踐M.，北京：電子工業(yè)出版社，2005，200217.p5 黃建新，劉邁，譚克俊. 基于FPGA芯片設(shè)計(jì)計(jì)費(fèi)器的研究J. 吉林化工學(xué)院學(xué)報(bào)，2003(03):5255.p6 候伯亨，顧新. VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)M. 西安:西安電子科技大學(xué)出版社，2000.p7 姜雪松，VHDL設(shè)計(jì)實(shí)例與仿真，北京：機(jī)械工業(yè)出版社，2007.1，91103.p8 王彥芳，王小平，王彥永等.用可編程邏輯器件實(shí)現(xiàn)專用數(shù)字集成電路的功能設(shè)計(jì)J半導(dǎo)體情報(bào)，2000，37（5）4851.p9 張立，張光新，柴磊等. FPGA 在多功能計(jì)費(fèi)器系統(tǒng)中的應(yīng)用J. 儀器儀表學(xué)報(bào)，2005，26（8）：7352737.p10 林愿. 基于CPLD/FPGA 的計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)J. 國外電子元器件，2007(07):2629.p11 周潤景，圖雅，張麗敏. 基于Quartus II 的FPGA/CPLD 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例J. 北京：電子工業(yè)出版社，2007.p12 英Jone Wulenskl. VHDL Digtal System Design，北京：電子工業(yè)出版社，2004，10105.p13 San Jose. MAX+PLUS II IntroductionUSA：Altera Corporation，2004，5269.p14