《數(shù)字電路》復(fù)習(xí)習(xí)題

1、 2013年數(shù)字電路復(fù)習(xí)題一、填空題1、有一數(shù)碼，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù) ，作為8421BCD碼時(shí)，它相當(dāng)于十進(jìn)制數(shù) 。2、（ ）（ ）3、三態(tài)門的輸出端有 、 和 三種狀態(tài)。4、（）2=（ ）8=（ ）16=（ ） 10。5、將2004個(gè)“1”異或起來(lái)得到的結(jié)果是_0_。6、已知某函數(shù)，該函數(shù)的反函數(shù)= 。7、74LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為=110時(shí)，輸出 應(yīng)為 。8、兩片中規(guī)模集成電路10進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為 100 進(jìn)制。9、某計(jì)數(shù)器的輸出波形如下圖所示，該計(jì)數(shù)器是 六 進(jìn)制計(jì)數(shù)器。10、驅(qū)動(dòng)共陽(yáng)極七段數(shù)碼管的譯碼器的輸出電平為

2、低 有效。11、將一個(gè)包含有32768個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì)16位為一個(gè)字節(jié)的ROM。該ROM有 15 根地址線，有 16 根數(shù)據(jù)讀出線。12、 為構(gòu)成4096×8的RAM，需要 4 片1024×8的RAM，擴(kuò)展方式為字?jǐn)U展時(shí)，需要增加 2 根地址線。 13、在決定一事件結(jié)果的所有條件中只要有一個(gè)或一個(gè)以上滿足時(shí)結(jié)果就發(fā)生，9、 這種條件和結(jié)果的邏輯關(guān)系是 或 邏輯。14、由與非門構(gòu)成的基本RS觸發(fā)器中，當(dāng)，時(shí)，其輸出狀態(tài)為 0 。 15、當(dāng)七段數(shù)碼顯示器各發(fā)光二極管的公共端接正電源VCC時(shí)，這種接法稱為共 _極接法。此時(shí)，若要顯示5字，則字中，各段驅(qū)動(dòng)電平如下： 為

3、高電平， 為低電平。16、由555定時(shí)器構(gòu)成的三種電路中， 和 單穩(wěn)態(tài)觸發(fā)器 是脈沖的整形電路。17、74LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為=110時(shí)，輸出 應(yīng)為 。18. 按照電路結(jié)構(gòu)和工作特點(diǎn)不同，觸發(fā)器有 基本觸發(fā)器 、 同步觸發(fā)器 、 邊沿觸發(fā)器 之分。19、由D觸發(fā)器組成的四位數(shù)碼寄存器，清零后，輸出端Q3Q2Q1Q0= 0000 ，若輸入端D3D2D1D0=1001，當(dāng)CP有效沿出現(xiàn)時(shí)，輸出端Q3Q2Q1Q0= 1001 。20、JK觸發(fā)器的特征方程是 ，D觸發(fā)器的特征方程是 。21下圖所示的電路中各輸出端的邏輯表達(dá)式為 ； ； 。 二、選擇題：1、為實(shí)現(xiàn)“

4、線與”邏輯功能，應(yīng)選用_。（A）與非門（B）與門 （C）集電極開路（OC）門 （D）三態(tài)門2、下圖所示邏輯電路為_。（A）“與非”門（B） “與”門（C）“或”門（D） “或非”門3、在下列邏輯部件中，屬于組合邏輯電路的是_b_。（A）計(jì)數(shù)器（B） 數(shù)據(jù)選擇器（C）寄存器 （D） 觸發(fā)器4、函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為_b_。（A）F(A,B,C)=m（0，2，4） （B）F(A,B,C)=m（3，5，6，7）（C）F(A,B,C)=m（0，2，3，4）（D）F(A,B,C)=m（2，4，6，7）5、邏輯函數(shù)F=AB+BC的最小項(xiàng)表達(dá)式為 c （A）F=m2+m3+m

5、6 （B）F=m2+m3+m7（C）F=m3+m6+m7 （D）F=m3+m4+m76、有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是_a_。（A）100-10000000（B）00（C）11 （D）001-100001117、8線3線優(yōu)先編碼器的輸入為，當(dāng)優(yōu)先級(jí)別最高的有效時(shí)，且輸出低電平有效，其輸出的值是_c_。（A）111 （B）10 （C）000 （D）1018、某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計(jì)數(shù)的容量為_b_。000001010011100101110111（A）八 （B）五 （C）四 （D）三9、已知某觸發(fā)的特性表如下（

6、A、B為觸發(fā)器的輸入）其輸出信號(hào)的邏輯表達(dá)式為_C_。AB說(shuō)明00Qn保持010置0101置111Qn翻轉(zhuǎn)（A）Qn+1 A （B） （C） （D） B10、某電路的輸入波形 和輸出波形如下圖所示，則該電路為_c_。 （A）施密特觸發(fā)器 （B）反相器 （C）單穩(wěn)態(tài)觸發(fā)器 （D）JK觸發(fā)器 11、只能按地址讀出信息，而不能寫入信息的存儲(chǔ)器為_b_。（A）RAM （B）ROM（C）PROM （D）EPROM 構(gòu)成4位寄存器應(yīng)選用 b 個(gè)觸發(fā)器。（A）2（B）4（C）6（D）812、有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有 c 種計(jì)數(shù)狀態(tài)。（A）8； （B）16； （C）256； （D）6413、如下

7、圖所示是集成異步二五十進(jìn)制計(jì)數(shù)器，用它構(gòu)成8421碼十進(jìn)制計(jì)數(shù)器時(shí)，需使 a （A）；排序：，。（B），；排序：，。（C）；排序：，。（D）；排序：，。14、相同計(jì)數(shù)模的異步計(jì)數(shù)器和同步計(jì)數(shù)器相比，一般情況下 a (A)驅(qū)動(dòng)方程簡(jiǎn)單 (B)使用觸發(fā)器的個(gè)數(shù)少 (C)工作速度快 (D)以上說(shuō)法都不對(duì)15、測(cè)得某邏輯門輸入A、B和輸出F的波形如下圖，則F(A，B)的表達(dá)式是(A)F=AB (B)F=A+B (C) (D) 16、Moore和Mealy型時(shí)序電路的本質(zhì)區(qū)別是 a (A)沒有輸入變量 (B)當(dāng)時(shí)的輸出只和當(dāng)時(shí)電路的狀態(tài)有關(guān)，和當(dāng)時(shí)的輸入無(wú)關(guān) (C)沒有輸出變量 (D)當(dāng)時(shí)的輸出只和當(dāng)時(shí)

8、的輸入有關(guān)，和當(dāng)時(shí)的電路狀態(tài)無(wú)關(guān)17、n級(jí)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器，其有效循環(huán)的狀態(tài)數(shù)為 a (A)n個(gè) (B)2n個(gè) (C)2n-1個(gè) (D) 2n個(gè)18、已知某電路的真值表如下表所示，該電路的邏輯關(guān)系是_c_。A B CFA B CF0 0 00 0 10 1 00 1 101011 0 01 0 11 1 01 1 10111(A)F=C (B)F=ABC (C)F=AB+C (D)19、函數(shù)的反函數(shù)是_b_。(A) (B)(C) (D)20、具有“置0” 、“置1” 、“保持原狀” 、“狀態(tài)翻新” ，被稱為全功能的觸發(fā)器的是 c 。A、D觸發(fā)器B、T觸發(fā)器C、JK觸發(fā)器D、同步RS觸發(fā)器

9、21、下列幾種TTL電路中，輸出端可實(shí)現(xiàn)線與功能的電路是_d_。（A）或非門 （B）與非門 （C）異或門 （D）OC門 22、在邏輯函數(shù)中的卡諾圖化簡(jiǎn)中，若被合并的最小項(xiàng)數(shù)越多（畫的圈越大），則說(shuō)明化簡(jiǎn)后_c_。 (A)乘積項(xiàng)個(gè)數(shù)越少 (B)實(shí)現(xiàn)該功能的門電路少 (C)該乘積項(xiàng)含因子少 (D)乘積項(xiàng)和乘積項(xiàng)因子兩者皆少23、 設(shè)下圖中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時(shí)鐘信號(hào)作用下,輸出電壓波形恒為0的是：_c_。 （A） （B） （C） （D）24、在下列邏輯部件中，屬于組合邏輯電路的是_b_。（A） 計(jì)數(shù)器 （B） 數(shù)據(jù)選擇器（C） 寄存器 （D） 觸發(fā)器25、能實(shí)現(xiàn)串行數(shù)據(jù)變換

10、成并行數(shù)據(jù)的是： c 。A、編碼器 B、譯碼器 C、移位寄存器D、二進(jìn)制計(jì)數(shù)器26、下列哪個(gè)不能用555電路構(gòu)成：_d_。（A）施密特觸發(fā)器 （B）單穩(wěn)態(tài)觸發(fā)器（C）多諧振蕩器（D）晶體振蕩器三、選擇題1、邏輯變量的取值，1比0大。（ 0 ）2、邏輯函數(shù)化簡(jiǎn)后的結(jié)果是唯一的。（ 0）3、若邏輯方程AB=AC成立，則B=C成立。（ 0 ） 4、一個(gè)邏輯函數(shù)的全部最小項(xiàng)之積恒等于1。（ 0 ）5、一個(gè)邏輯函數(shù)的對(duì)偶式只是將邏輯函數(shù)中的原變量換成反變量，反變量換成 原變量。（0 ）6、八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。（ 0 ）7、因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立

11、。（0 ）8、利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短 暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ 1 ）9、在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。（ 1 ）10、約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡(jiǎn)時(shí)，可將 約束項(xiàng)當(dāng)作1，也可當(dāng)作 0。（ 1 ）11、時(shí)序電路不含有記憶功能的器件。（ 0 ）12、計(jì)數(shù)器除了能對(duì)輸入脈沖進(jìn)行計(jì)數(shù)，還能作為分頻器用。（ 1 ）13、優(yōu)先編碼器只對(duì)同時(shí)輸入的信號(hào)中的優(yōu)先級(jí)別最高的一個(gè)信號(hào)編碼。 （1 ） 14、編碼器可以構(gòu)成函數(shù)發(fā)生器。（ 0）15、CMOS與非門的未用輸入端應(yīng)連在高電平

12、上。（ 1 ） >16、計(jì)數(shù)模為2n的扭環(huán)形計(jì)數(shù)器所需的觸發(fā)器為n個(gè)。（ 1 ） 17、Mealy型時(shí)序電路的輸出只與當(dāng)前的外部輸入有關(guān)。（ 0 ）18、組合邏輯電路其特點(diǎn)是功能上無(wú)記憶，結(jié)構(gòu)上無(wú)反饋。（1 ）19、用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（ 0 ）20、RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（1 ）21、主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（ 1 ）22、由兩個(gè)TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時(shí)，觸發(fā)器的狀態(tài)為不定。（ 0 ）23、 卡諾圖方格中1所對(duì)應(yīng)的最小項(xiàng)之和組成原函數(shù)。（ 1 ）24、當(dāng)時(shí)序邏輯電路存在無(wú)

13、效循環(huán)時(shí)，該電路不能自啟動(dòng)。（ 1 ）25、雙向移位寄存器電路中沒有組合邏輯電路。（0 ）26、集電極開路門有高電平、低電平、高阻等狀態(tài)。（ 0 ）27、鎖存器是克服了空翻的寄存器。（ 0 ）28、或非門組成的RS觸發(fā)器的約束條件是RS=0。（ 1 ）29、單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間的長(zhǎng)短取決于外界觸發(fā)脈沖的頻率和幅度。 （0 ）30、D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（ 1 ） 四、計(jì)算與分析1、化簡(jiǎn)下列邏輯函數(shù)為最簡(jiǎn)與或表達(dá)式：（1）（2） 2、對(duì)下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡(jiǎn)；（3）畫出化簡(jiǎn)后的邏輯圖。Z= BC=0（）真值表 (2)卡諾

14、圖化簡(jiǎn)（3)邏輯圖3、用卡諾圖化簡(jiǎn)下面函數(shù)，求出它的最簡(jiǎn)與或表達(dá)式：4、在CMOS電路中有時(shí)采用圖 (a)(b)所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出Y1Y2的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐椤?5、圖（2）和圖（3）都是CMOS門電路，寫出,的表達(dá)式。 6、如下圖所示的電路，其中74151是“8選1”數(shù)據(jù)選擇器；試進(jìn)行如下的組合邏輯電路分析。(1) 寫出該電路的邏輯表達(dá)式Y(jié)(A,B,C,D)；(2) 將該邏輯表達(dá)式化簡(jiǎn)為最簡(jiǎn)“與或”表達(dá)式；(3) 設(shè)：根據(jù)應(yīng)用的情況，還存在著無(wú)關(guān)項(xiàng)集合，利用這些無(wú)關(guān)項(xiàng)對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)，請(qǐng)以“與非與非”形式寫出化簡(jiǎn)后的結(jié)果。

15、7、分析下圖所示電路： 1） 試寫出8選1數(shù)據(jù)選擇器的輸出函數(shù)式；2） 畫出A2、A1、A0從000111連續(xù)變化時(shí)，Y的波形圖； 8、分析圖時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明電路能否自啟動(dòng)。9、分析如下圖所示電路的功能，寫出驅(qū)動(dòng)方程、時(shí)鐘方程、狀態(tài)方程，畫出狀態(tài)轉(zhuǎn)換圖，并判別是同步還是異步電路10、74LS161是4位二進(jìn)制加法計(jì)數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計(jì)數(shù)器，并畫出其狀態(tài)圖。（ 74LS161采用異步清零，同步置數(shù)）74LS161邏輯功能表CTPCTTCPQ3 Q2 Q1 Q001111×0111×

16、;×0×1×××01×××0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法計(jì)數(shù)CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”五、畫圖：1、已知D觸發(fā)器各輸入端的波形如圖所示，試畫出端的波形。 2、圖（1）中的電路由CMOS門電路構(gòu)成，寫出P的表達(dá)式，并畫出對(duì)應(yīng)A、B、C的P波形。3、如下圖所示為由邊沿D觸發(fā)器構(gòu)成的電路圖，設(shè)觸發(fā)器的初始狀態(tài)=00，確定 及在時(shí)鐘脈沖CP作用下的波形。 4、時(shí)序邏輯電

17、路如下圖所示。(1) 判斷電路是同步電路還是異步電路； （2）寫出驅(qū)動(dòng)方程；（3）寫出狀態(tài)方程；（4）觸發(fā)器的初始狀態(tài)為0，已知CP和X的波形，畫出Q1和Q2的波形。（4分）5、圖（a）中CP的波形如圖（b）所示。要求： （1）寫出觸發(fā)器次態(tài)的最簡(jiǎn)函數(shù)表達(dá)式和、的輸出方程。（4分） （2）在圖（b）中畫出Q、和的波形（設(shè)=0）（6分）圖（b）圖（a）6、已知D觸發(fā)器各輸入端的波形如圖所示，試畫出端的波形。 7、由555定時(shí)器構(gòu)成的電路如下圖所示，其中、。回答下列問(wèn)題：說(shuō)明由555定時(shí)器構(gòu)成的電路名稱。(3分)如果輸入信號(hào)如圖(b)所示，畫出電路輸出uo的波形。(7分） （a) (b) 六、電路設(shè)計(jì)1、試用3線8線譯碼器74LS138和門電路實(shí)現(xiàn)下列函數(shù)。 Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138 2、設(shè)計(jì)一個(gè)可控多數(shù)信號(hào)的判斷電路：該電路有一