第14章電工電子

1、 第第14章章 基本邏輯電路與基本邏輯電路與 組合邏輯電路組合邏輯電路 14. 1 邏輯代數(shù)邏輯代數(shù) 14. 2 門電路門電路 14. 3 組合邏輯電路的分析和設計方法組合邏輯電路的分析和設計方法 14. 4 加法器加法器 14. 5 編碼器、譯碼器及數(shù)字顯示編碼器、譯碼器及數(shù)字顯示 本章小結本章小結 14.1 邏輯代數(shù)邏輯代數(shù)14.1.1邏輯代數(shù)運算法則 1.基本公式2.交換律3.結合律4.分配律5.吸收律6.還原律7.德摩根律（反演律）14.1.2邏輯函數(shù)的表示方法真值表、邏輯函數(shù)表達式、邏輯圖和卡諾圖.1.基本邏輯關系及運算(1)“與”邏輯 圖14-1中,假設開關閉合為“1”，斷開為“0

2、”，燈亮為“1”，燈滅為“0”這種假設稱為“正邏輯 ”；反之，則為“負邏輯”。 圖14-1 由開關組成的與門電路圖中，開關A和B串聯(lián)，只有當A和B都閉合時，燈Y才會亮。邏輯表達式： (2)“或”邏輯圖14-2所示照明電路中，開關A和B并聯(lián)。當A和B中任意一個或全部閉合時,燈Y就會亮。邏輯表達式： 圖14-2 由開關組成的或門電路(3)“非”邏輯圖14-3所示的照明電路中，開關A和燈Y并聯(lián)，當A閉合時，A將Y短路，燈不會亮，只有當A斷開時，燈才會亮。邏輯表達式：圖14-3 由開關組成的非門電路 圖14-4 三種基本邏輯函數(shù)的符號 圖14-5 幾種常用邏輯函數(shù)的符號 2. 邏輯函數(shù)的表示方法例:足

3、球比賽中,有A、B、C三個裁判，假設他們優(yōu)先權一樣.現(xiàn)在對一動作的裁決Y進行表決,當兩個或兩個以上裁判通過時,則裁決通過；否則裁決不通過.設同意裁決為“1”，不同意裁決為“0”，裁決通過為“1”，裁決不通過為“0”。分別用三種方法表示這一邏輯事件.(1) 真值表表14-1 三人表決器的真值表(2) 邏輯函數(shù)表達式用“與”、“或”、“非”等運算符號組成的表達式來描述邏輯事件。由真值表寫出邏輯函數(shù)表達式的方法： 取Y = 1的組合列出邏輯函數(shù)表達式. 對一種組合而言，輸入變量之間是“與”的邏輯關系。 各種組合之間是“或”的邏輯關系，故取以上乘積項之和。從表14-1的真值表寫出相應的邏輯函數(shù)表達式：

4、也可根據(jù)邏輯函數(shù)表達式列出真值表。例如,邏輯表達式為： 表14-2 Y = AB + AC的真值表(3) 邏輯圖 圖14-6 三人表決器的邏輯圖例如：式14-4所示三人表決器的邏輯圖1413 邏輯函數(shù)的化簡1并項法利用公式 ，將兩項合并為一項.2吸收法利用公式 ，消去多余的乘積項.3消去法利用公式 ，消去多余因子。4配項法圖14-7 例6.2的圖14.2 門電路門電路14.2.1分立元件基本門電路1.二極管二極管“與與”門電路門電路 圖14-8 二極管“與”門電路 圖6.10 二極管“與”門電路2. 二極管“或”門電路 圖14-9 二極管“或”門電路3. 晶體管“非”門電路 圖14-10 晶體

5、管“非”門電路14.2.2 集成門電路集成門電路1. TTL門電路(1)TTL“與非”門電路1）電路結構 圖14-11 TTL“與非”門的典型電路2）工作原理輸入端不全為“1” 輸出端電壓為:輸入端全為“1” 輸出和輸入之間滿足與非邏輯關系：(2)其它邏輯功能的TTL門電路1)集電極開路與非門(OC門) 圖14-12 與非門輸出端直接并聯(lián)圖14-13集電極開路與非門2）三態(tài)輸出門電路（TSL門)圖14-14是TTL三態(tài)輸出與非門電路和邏輯符號。其中A、B為輸入端，E為控制端（也稱使能端）.當E = 0時，T1和D同時導通。T1導通使T2、T5截止，D導通使T3、T4截止，此時的輸出Y處于高阻狀

6、態(tài)，與輸入A、B之間無任何關系.當E = 1時，二極管D截止。此時的電路即為普通的處于工作狀態(tài)的與非門，輸出Y和輸入A、B之間為與非邏輯關系。 圖14-14 TTL三態(tài)輸出與非門電路和邏輯符號(3) TTL集成門電路的特點及使用注意事項1）特點輸入級采用多發(fā)射極三極管、輸出級采用達林頓結構，延遲小、工作頻率高、性能優(yōu)越。 2）使用注意事項對74系列,電源電壓變化應滿足5V(15%)的要求.輸出端不允許直接接電源或接地。 2. CMOS門電路(1)CMOS反相器(2)CMOS傳輸門和模擬開關1）CMOS傳輸門 圖14-15 CMOS反相器將P溝道增強型MOS管T2和N溝道增強型MOS管T3并聯(lián)，

7、在兩管柵極加互補的控制信號就構成CMOS傳輸門，簡稱TG。 圖14-16 CMOS傳輸門2）模擬開關CMOS傳輸門和一個反相器結合,可組成一個模擬開關. 圖14-17 模擬開關(3)CMOS集成門電路的特點及使用注意事項1）特點 功耗低、抗干擾能力強、電源電壓范圍寬，扇出系數(shù)大等。2）使用注意事項電源電壓可在318V范圍內選擇，但電源極性不能接錯。避免靜電損壞。多余的輸入端不能懸空。輸出端不允許直接與電源或地相連。14.3 組合邏輯電路的分析和設計方法具有一組輸出和一組輸入的非記憶性邏輯電路. 圖14-18 組合邏輯電路結構示意圖1431 組合邏輯電路的分析分析步驟：(1)根據(jù)給定的邏輯圖寫出

8、輸出函數(shù)的邏輯函數(shù)表達式；(2)對邏輯函數(shù)表達式進行化簡；(3)根據(jù)化簡后的表達式列真值表；(4)根據(jù)真值表中邏輯變量和函數(shù)的取值規(guī)律來分析電路的邏輯功能。例14-3 試分析圖14-19所示電路的邏輯功能。解:(1)由邏輯圖寫出邏輯函數(shù)表達式 (2)化簡邏輯函數(shù)表達式 圖14-19 例14-3的圖(3)由邏輯函數(shù)表達式列出真值表 表14-6 例14-3的真值表 (4)分析邏輯功能由邏輯函數(shù)表達式和真值表可知，圖14-19是由四個與非門組成的異或門.1432 組合邏輯電路的設計設計的一般步驟：（1）分析要求；（2）根據(jù)實際問題的邏輯關系，列出真值表；（3）由真值表寫出邏輯函數(shù)表達式并化簡；（4）

9、根據(jù)化簡后的邏輯函數(shù)表達式畫出邏輯圖。例例14.4 用與非門設計一個舉重裁判表決電路。設舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴完全舉上的裁決由每一個裁判按一下自己面前的按鈕來確定。只有當兩個或兩個以上裁判判別成功，并且其中有一個為主裁判時，表明成功的燈才亮。解解 (1)根據(jù)以上實際問題,設主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，1表示燈亮；0表示不亮，則可列出真值表.（4）對邏輯函數(shù)表達式進行化簡（5）根據(jù)化簡后的邏輯函數(shù)表達式畫出邏輯圖，如圖7.4所示。(2) 根據(jù)真值表寫出邏輯函數(shù)表達式(3)對邏輯表達式進行化簡并轉化為與非-與非式(4)由化簡后的邏輯函數(shù)表達式

10、畫出邏輯圖 圖14-20 例14-4的圖ABACY&14-4 加法器加法器14.4.1 二進制1. 二進制數(shù)的定義用兩個數(shù)碼0和1，并且“逢二進一”，即1+1=10（讀為壹零）.2二進制的表達式式中Ki為基數(shù)“2”的第i次冪的系數(shù)。3二進制的特點（1）二進制數(shù)只有兩個數(shù)碼0和1，很容易與電路狀態(tài)相對應。 iiiBKN2（2）二進制數(shù)的基本運算規(guī)則簡單，運算操作簡便。 4十-二進制之間的轉換將十進制整數(shù)每除以一次2，就可根據(jù)余數(shù)得到二進制的1位數(shù)字。只要連續(xù)除以2直到商為0，就可由所有的余數(shù)求出二進制數(shù)。 1442 半加器 1.定義不考慮來自低位的進位將兩個1位二進制數(shù)相加，稱為半加.實

11、現(xiàn)半加運算的電路稱為半加器。 2.真值表Ai、Bi是加數(shù)，Si是相加的和，Ci是向高位的進位。 半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 13.邏輯表達式4.邏輯圖及電路符號 圖14-21 半加器723 全加器1.定義將兩個對應位的加數(shù)和來自低位的進位3個數(shù)相加, 稱為全加.所用的電路稱為全加器。 iiiiiiiiiiBACBABABAS2.真值表 14-8 全加器真值表3.邏輯表達式 4.邏輯圖Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 圖1

12、4-22 全加器145 編碼器、譯碼器及數(shù)字顯示1451 編碼器1. 二進制編碼器能夠將各種輸入信息編成二進制代碼的電路.n位二進制代碼可以表示 個信號,則對N個信號編碼時,應由 N來確定編碼位數(shù)n。 圖14-23 三位二進制編碼器示意圖圖中八個輸入端，三個輸出端，常稱為8線-3線編碼器。I0、I1、I2、.I7是八個編碼對象，分別代表十進制數(shù)0、1、2、.7八個數(shù)字。編碼的輸出是三位二進制代碼，用Y2、Y1、Y0 表示。在任何時刻，編碼器只能對一個輸入信號進行編碼.從真值表寫出各輸出的邏輯表達式根據(jù)表達式畫邏輯圖，如圖14-24所示。為8線-3線編碼器電路。76542IIIIY76321II

13、IIY75310IIIIY 圖14-24 三位二進制編碼器邏輯圖2.二-十進制編碼器將十進制數(shù)09的十個數(shù)字編成二進制代碼的電路.所謂8421BCD碼，即二進制代碼自左至右，各位的權分別為8、4、2、1。 表14-11 8421BCD碼真值表由真值表寫出各輸出的邏輯表達式為 整理得： 圖14-25 8421BCD碼編碼器邏輯圖 圖14-26 10線-4線編碼器邏輯符號3.優(yōu)先編碼器允許同時輸入兩個以上信號，并按優(yōu)先級輸出。 表14-12 74LS148集成電路真值表輸入優(yōu)先級別的次序依次為I7，I6，.I0。輸入有效信號為低電平，當某一輸入端有低電平輸入，且比它優(yōu)先級別高的輸入端無低電平輸入時

14、，輸出端才輸出和輸入端相對應的代碼。 732 譯碼器實現(xiàn)譯碼操作的電路.設譯碼器有n個輸入信號和N個輸出信號，如果N= ，就稱為全譯碼器，如果N ，稱為部分譯碼器. 1. 二進制譯碼器將二進制代碼的各種狀態(tài)，按其原意“翻譯”成對應的輸出信號的電路. 圖14-27 二進制譯碼器示意圖表14-13 2線-4線譯碼器真值表由真值表可得 各輸出函數(shù)表達式為用門電路實現(xiàn)2線-4線譯碼器的邏輯電路 圖14-28 2線-4線譯碼器邏輯電路 圖14-29 二-十進制譯碼器示意圖2.二-十進制譯碼器將二-十進制代碼翻譯成09十個十進制數(shù)字信號的電路二-十進制譯碼器有4個輸入端，10個輸出端，通常也叫4線-10線

15、譯碼器。圖14-30 8421BCD碼譯碼器邏輯圖根據(jù)邏輯圖得到 表14-14 8421BCD碼譯碼器真值表14.5.3 數(shù)字顯示按顯示方式分，有字型重疊式、點陣式、分段式等。按發(fā)光物質分，有半導體顯示器，又稱發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器等。 1. 七段數(shù)字顯示器 圖14-31 七段數(shù)字顯示器 圖14.32 半導體數(shù)字顯示器的內部接法 優(yōu)點:工作電壓較低（1.53V）、體積小、壽命長、亮度高、響應速度快、工作可靠性高。 缺點:工作電流大，每個字段的工作電流約為10mA左右。2.七段顯示譯碼器7448 將輸入的4位二進制代碼轉換成顯示器所需要的七個段信號a

16、g.ag為譯碼輸出端。還有3個控制端：試燈輸入端LT、滅零輸入端RBI、特殊控制端BI/RBO。其功能為：（1）正常譯碼顯示。LT=1，BI/RBO=1時，對輸入為十進制數(shù)l15的二進制碼（00011111）進行譯碼，產生對應的七段顯示碼。（2）滅零。RBI=0，而輸入為0的二進制碼0000時，則譯碼器的ag輸出全0，使顯示器全滅.（3）試燈。LT=0時，無論輸入怎樣，ag輸出全1,數(shù)碼管七段全亮。（4）特殊控制端BI/RBO。作輸入使用時，如果BI=0，不管其它輸入端為何值，ag均輸出0,顯示器全滅。作輸出端使用時，受控于RBI. 圖14-33 七段顯示譯碼器7448 表14-15 七段顯示

17、譯碼器7448的邏輯功能表3. 多位數(shù)碼顯示系統(tǒng) 圖14-34 多位數(shù)碼顯示系統(tǒng) 本章小結本章小結(1) 門電路是組成組合邏輯電路最基本的部件；與、或、非運算是最基本的邏輯運算；邏輯代數(shù)是分析和設計邏輯電路的數(shù)學工具。(2) 邏輯函數(shù)有三種表示方法：真值表、邏輯函數(shù)表達式和邏輯圖，它們可以相互轉換。(3) 數(shù)字電路中的三極管工作在開關狀態(tài)，即工作在截止區(qū)和飽和區(qū)；分立元件門電路包括二極管“與”門、“或”門和三極管反相器.(4) TTL門電路是雙極型集成電路。本章重點討論了TTL“與非”門的工作原理、特點和主要參數(shù)。還討論了OC門和三態(tài)門。(5) CMOS門電路是互不對稱的單極型集成電路。本章重

18、點討論了CMOS反相器和傳輸門的工作原理及特點。(6) 組合邏輯電路在邏輯功能上的特點是任何時刻的輸出只取決于當時的輸入，而與電路原來所處的狀態(tài)無關。(7) 組合邏輯電路的分析步驟：邏輯圖寫出邏輯表達式化簡邏輯表達式列出真值表邏輯功能描述；組合邏輯電路的設計步驟：分析要求列出真值表寫出邏輯表達式化簡邏輯表達式畫出邏輯圖。(8) 在數(shù)字系統(tǒng)中，多采用二進制數(shù)。同一個數(shù)可以用二進制和十進制兩種不同形式來表示，兩者之間有一定的轉換關系。(9) 實現(xiàn)多位二進制數(shù)相加的電路稱為加法器。如果不考慮來自低位的進位將兩個1位二進制數(shù)相加，稱為半加。實現(xiàn)半加運算的電路稱為半加器。能對兩個1位二進制數(shù)進行相加并考慮低位來的進位，求得和以及進位的邏輯電路稱為全加器。(10) 把各種輸入信號轉換成若干位二進制碼稱為編碼，實現(xiàn)編碼操作的電路稱