070110計(jì)算機(jī)組成原理-19

1、計(jì)算機(jī)組成原理課程綜合復(fù)習(xí)資料一、選擇題1 某機(jī)字長 32 位，其中 1 位符號(hào)位， 31 位表示尾數(shù)值。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為 。1 . + （1 - 2-32）B. + （1 - 2-31）C. 2-32D. 2-312 變址尋址方式中，操作數(shù)的有效地址等于 。A 基值寄存器內(nèi)容加上形式地址（位移量）B 堆棧指示器內(nèi)容加上形式地址（位移量）C.變址寄存器內(nèi)容加上形式地址（位移量） D.程序記數(shù)器內(nèi)容加上形式地址（位移量）3 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)。A 減少了信息傳輸量B 提高了信息傳輸?shù)乃俣菴 減少了信息傳輸線的條數(shù)D 加重了CPU 的工作量4 浮點(diǎn)數(shù)

2、用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是 。A 階符與數(shù)符相同為規(guī)格化數(shù)B 階符與數(shù)符相異為規(guī)格化數(shù)C .數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)5定點(diǎn) 16位字長的字，采用 2 的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是。A. 215 + （215 -1）B. - （215 T） + （215 T）C -（215 + 1） +215D -215 +2156 .某SRA. M芯片，存儲(chǔ)容量為64Kx16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 。A 64， 16B16， 64C 64， 8D 16， 16、判斷題1 某機(jī) CPU 主頻為 200

3、M ，則該機(jī)進(jìn)行一個(gè)基本操作的時(shí)間為5ns。 （7 浮點(diǎn)運(yùn)算要經(jīng)過對(duì)階、求和、舍入和修改四步來完成。 （）8 內(nèi)存中的信息斷電即失，故要不斷刷新。 （）4數(shù)據(jù) 01101011011傳送時(shí)，若采用奇校驗(yàn)，則校驗(yàn)位為 1 。 （）9 計(jì)算機(jī)運(yùn)算器中，乘除運(yùn)算都是通過加法和移位來進(jìn)行的。 （）三、填空題1 運(yùn)算器中通常采用 做加減法， 或補(bǔ)碼做乘除法。2 CAChe 是一種 存儲(chǔ)器，是為了解決CPU 和主存之間 不匹配而采用的一項(xiàng)重要計(jì)算機(jī)組成原理第 1 頁 共 6 頁的硬件技術(shù)。現(xiàn)發(fā)展為 體系。3 .在計(jì)算機(jī)術(shù)語中，將運(yùn)算器、控制器、Cache合在一起，稱為 ,而將 和存儲(chǔ)器合在一起，成為 。4

4、 . CPU從 取出一條指令并執(zhí)行這條指令的時(shí)間和稱為 。由于各種指令的操作功能不同，各種指令的執(zhí)行時(shí)間是 。5 .計(jì)算機(jī)系統(tǒng)由硬件系統(tǒng)和 兩大部分組成。其中硬件系統(tǒng)由主機(jī)和 組成， 主機(jī)是、和 的合稱。硬件系統(tǒng)的核心是 。6 .定點(diǎn)8位字長的字，采用模2補(bǔ)碼形式表示時(shí)， 一個(gè)字所能表示的十進(jìn)制整數(shù)范圍是 7 .若機(jī)器字長6位，十進(jìn)制數(shù)-32的反碼表示為 ,原碼表示為 ,補(bǔ)碼表小為。8 .若浮點(diǎn)數(shù)格式中基值(階碼的底)一定，且尾數(shù)采用規(guī)格化表示法，則浮點(diǎn)數(shù)的表示范圍取 決于 位數(shù)，而精度取決于 的位數(shù)。9 .采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)單位的數(shù)據(jù)，要占用 的時(shí)間。10 .十進(jìn)制數(shù)8在字

5、長4位的機(jī)器中的反碼表示為 。11 .機(jī)器數(shù)為10000000,若對(duì)應(yīng)的真值為128,則為 表示，若對(duì)應(yīng)的真值為 127,則為 表示，若對(duì)應(yīng)的真值為- 0,則為 表示。12 . CPU 一般在 結(jié)束時(shí)響應(yīng)中斷請(qǐng)求。13 .計(jì)算機(jī)內(nèi)進(jìn)行算術(shù)運(yùn)算時(shí)引進(jìn)了補(bǔ)碼，其目的是 和。14 .十進(jìn)制數(shù)一13卷的二進(jìn)制表示是 ,該數(shù)表示成浮點(diǎn)原碼是 ,表示 成浮點(diǎn)補(bǔ)碼是 。(設(shè)浮點(diǎn)格式為 空XX /XXXXXX)。15 .下列數(shù)中最小的數(shù)為 ,最大的數(shù)為 。A.(1011110011)2 B.(152)10C.(136)16 D.(233)816 .在機(jī)器數(shù) 表示中，零的表示形式是唯一的。17 .用容量為LXK

6、的動(dòng)態(tài)RAM芯片，構(gòu)成容量為 MX N的存儲(chǔ)器，需要 塊存儲(chǔ)芯片，存儲(chǔ)器共有 個(gè)片選信號(hào)，需要 位譯碼器。18 .在三地址指令格式中，執(zhí)行一條加法指令需要訪問 次內(nèi)存。四、名詞解釋1 .刷新2.指令周期3.中斷4.浮點(diǎn)數(shù)的規(guī)格化五、問答計(jì)算題2 .何謂中斷？簡述其一般過程。3 .圖示存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)，并說明這種結(jié)構(gòu)對(duì)整個(gè)存儲(chǔ)器系統(tǒng)性能的影響。4 .某計(jì)算機(jī)字長16位，主存容量為64K字，采用單字長單地址指令，共有64條指令，試采用四種尋址方式（立即、直接、基值、相對(duì)）設(shè)計(jì)指令格式。5 .衡量計(jì)算機(jī)的性能指標(biāo)有哪些？各代表什么含義？6 .什么是DMA傳送？ DMA控制器可采用哪幾種方式與 C

7、PU分時(shí)使用內(nèi)存？7 .簡述控制器的基本組成及各部分的主要功能。7117,設(shè)機(jī)器字長8位，X= 7, 丫= 11 ,試用變形補(bǔ)碼運(yùn)算規(guī)則計(jì)算 XY = ?816計(jì)算機(jī)組成原理第5頁共6頁綜合復(fù)習(xí)資料參考答案、選擇題123456BCCCAD、判斷題三、填空題1.補(bǔ)碼原碼2.高速緩沖速度多級(jí)cache體系3. CPUCPU主機(jī)4.存儲(chǔ)器指令周期不相同的5.軟件系統(tǒng)外設(shè)運(yùn)算器控制器6. -128-+1277.溢出溢出1000008.階碼尾數(shù)9. 一個(gè)機(jī)器周期(DMA周期）10.溢出存儲(chǔ)器 控制器（CPU）12345VXXXV11.補(bǔ)碼 反碼原碼12 .指令周期13.變減法為加法使數(shù)值位能同符號(hào)位一起

8、參加運(yùn)算14. -1101.10115. BA16. 補(bǔ)碼MNM17. 一一LKL18. 400,100;11.1101101000,100;11.00100110M10g2工四、名詞解釋1 .刷新：在利用電容上的電荷存儲(chǔ)信息的動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器中，由于漏電，使電容電荷衰減， 需要定時(shí)（2ms）對(duì)存儲(chǔ)體中的記憶單元的柵極電容補(bǔ)充電荷的過程。2 .指令周期：從取指令開始，到執(zhí)行完該指令所需的全部時(shí)間。3 .中斷：中斷是指 CPU在運(yùn)行程序的過程中，遇到異常情況和特殊請(qǐng)求，CPU能暫停正在執(zhí)行的程序，轉(zhuǎn)去為外來請(qǐng)求服務(wù)，并在服務(wù)結(jié)束之后，自動(dòng)返回原程序的功能。4 .浮點(diǎn)數(shù)的規(guī)格化：當(dāng)浮點(diǎn)數(shù)尾數(shù)的值不

9、為0時(shí)，其絕對(duì)值應(yīng)滿足故 0.5 |s|1o五、問答計(jì)算題1 .答：中斷是指當(dāng)計(jì)算機(jī)執(zhí)行現(xiàn)行程序時(shí)，對(duì)于出現(xiàn)的某些急需處理的異常情況和特殊請(qǐng)求， CPU暫時(shí)終止現(xiàn)行程序，而轉(zhuǎn)去處理這些更為緊迫的任務(wù)，處理完畢后，CPU將自動(dòng)返回原程序繼續(xù)執(zhí)行。中斷的一般過程是：中斷請(qǐng)求、排隊(duì)判優(yōu)、中斷響應(yīng)、中斷處理和中斷返回。2 .答：存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)卜fCache主存層次1 M主一輔存層次 1II這種結(jié)構(gòu)對(duì)整個(gè)存儲(chǔ)器系統(tǒng)性能的影響：從整體看，Cache一主存層次的存取速度接近于Cache的存取速度，容量近似于主存，解決了cpu與內(nèi)存間速度不匹配的問題，主一輔存層次的存取速度接近于主存的存取速度，容量則近于

10、輔存的容量，解決了大容量和低成本間的矛盾。三級(jí)存儲(chǔ)系統(tǒng)總的效果是存取速度接近于Cache水平，存儲(chǔ)容量非常之大，整個(gè)價(jià)格也比較合理。3 .答：64條指令需占用操作碼字段（OP） 6位，這樣指令余下長度為 10位。為了覆蓋主存64K字的地址空間，設(shè)尋址模式（X） 2位，形式地址（D） 8位，其指令格式如下：1510 98 70OPXD尋址模式定義如下：X= 0 0 直接尋址有效地址E=D （ 256 單元）X= 0 1 間接尋址有效地址E= （D ） （ 64K ）X= 1 0 變址尋址有效地址E= （R） D （ 64K）X= 1 1 相對(duì)尋址有效地址E= （ PC） D （ 64K ）其中

11、R 為變址寄存器（ 16 位） ， PC 為程序計(jì)數(shù)器（ 16位） ，在變址和相對(duì)尋址時(shí)，位移量D 可 正可負(fù)。4答：字長：計(jì)算機(jī)中作為一個(gè)整體進(jìn)行操作的一串二進(jìn)制代碼稱作一個(gè)機(jī)器字。一個(gè)字中所含的二進(jìn)制位數(shù)稱為字長。它與數(shù)據(jù)總線的寬度相同。存儲(chǔ)容量：內(nèi)存所存二進(jìn)制信息的多少，一般以字節(jié)為單位。運(yùn)算速度：一般以兩種方式衡量。平均每秒執(zhí)行多少條指令或每秒做多少次加法。5 答：直接內(nèi)存訪問（DMA ）方式是一種完全由硬件執(zhí)行I/O 交換的工作方式。 DMA 控制器從 CPU 完全接管對(duì)總線的控制。數(shù)據(jù)交換不經(jīng)過 CPU ，而直接在內(nèi)存和I/O 設(shè)備之間進(jìn)行。 DMA控制器采用以下三種方式：停止 C

12、PU 訪問內(nèi)存： 當(dāng)外設(shè)要求傳送一批數(shù)據(jù)時(shí)， 由 DMA 控制器發(fā)一個(gè)信號(hào)給CPU 。 DMA控制器獲得總線控制權(quán)后，開始進(jìn)行數(shù)據(jù)傳送。一批數(shù)據(jù)傳送完畢后， DMA 控制器通知 CPU 可以使用內(nèi)存，并把總線控制權(quán)交還給CPU 。周期挪用： 當(dāng) I/O 設(shè)備沒有 DMA 請(qǐng)求時(shí)， CPU 按程序要求訪問內(nèi)存： 一旦 I/O 設(shè)備有 DMA請(qǐng)求，則 I/O 設(shè)備挪用一個(gè)或幾個(gè)周期。 DMA 與 CPU 交替訪內(nèi)：一個(gè)CPU 周期可分為 2 個(gè)周期，一個(gè)專供 DMA 控制器訪內(nèi)，另一個(gè)專供 CPU 訪內(nèi)。不需要總線使用權(quán)的申請(qǐng)、建立和歸還過程。6 答：組成： CAR 指令地址寄存器，存放后繼指令的地址