計(jì)算機(jī)組成原理習(xí)題集(新)

1、、選擇題1將用戶編寫的高級(jí)語言程序的全部語句一次全部翻譯成機(jī)器語言程序，而后再執(zhí)行機(jī)器語言程序，這稱為（）？A. 編譯B.解釋C.仿真D.轉(zhuǎn)換2. 控制器作為計(jì)算機(jī)的神經(jīng)中樞，下面哪一個(gè)不屬于其工作過程（）？A. 取指過程B.分析過程C.翻譯過程D.執(zhí)行過程3. 系統(tǒng)總線中地址線的功能是（）？A. 用于選擇主存單元B. 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C. 用于指定主存單兀和I/O設(shè)備接口電路的地址D. 用于傳送主存物理地址和邏輯地址4. 計(jì)算機(jī)系統(tǒng)的輸入輸出接口是（）之間的交接界面。A. CPU與存儲(chǔ)器B.主機(jī)與外圍設(shè)備C.存儲(chǔ)器與外圍設(shè)備D.CPU與系統(tǒng)總線5. 下面哪一個(gè)不是總線通信控制方式主

2、要采用的方式（）？A. 同步通信B.異步通信C.半同步通信D.半異步通信6. 下面哪一個(gè)不是存儲(chǔ)器的主要性能指標(biāo)（）？A. 速度B.容量C.體積D.每位價(jià)格7. 常用的虛擬存儲(chǔ)系統(tǒng)由（）兩級(jí)存儲(chǔ)器組成。A. 主存-輔存B.快存-主存C.主存-CacheD.Cache-輔存8. 某計(jì)算機(jī)字長為32位，存儲(chǔ)容量為1MB若按字編址，它的尋址范圍是（）？A. 1MB.512KBC.256KD.256KB9. 如果現(xiàn)在要把主存中編號(hào)為17的塊映射到Cache中的某一塊中，其中主存的初始?jí)K編號(hào)為0,Cache的塊數(shù)為8,Cache的初始?jí)K編號(hào)也為0，那么請問主存中編號(hào)為17的塊通過直接映象后映象到Cach

3、e中塊的編號(hào)是（）？A. 0B.1C.2D.310. 下面哪一個(gè)不是Cache的替換策略（）？A. 先進(jìn)后出B.先進(jìn)先出C.近期最少使用D.隨機(jī)法11. 下面哪個(gè)描述是錯(cuò)誤的（）？A. +0的原碼不等于-0的原碼C.+0反碼不等于-0的反碼12. 下面哪個(gè)描述是錯(cuò)誤的（）？A. 有符號(hào)數(shù)的移位稱為算術(shù)移位B. +0的補(bǔ)碼等于-0的補(bǔ)碼D.-0的原碼等于-0的補(bǔ)碼B. 無符號(hào)數(shù)的移位稱為邏輯移位C. 邏輯左移時(shí)，高位移丟，高位添零D. 邏輯右移時(shí)，低位移丟，高位添零13. 下面那個(gè)數(shù)是規(guī)格化數(shù)（）？C.0.110101>210D.11.0101A. 1.10101QB.1101.01X2-

4、1014. 下面的這個(gè)指令實(shí)例表示的是哪種尋址方式（）？SUBR1（R2）A. 寄存器尋址B.立即尋址C.偏移尋址D.寄存器間接尋址15. 基址尋址方式中，操作數(shù)的有效地址等于（）。A. 基址寄存器內(nèi)容加上形式地址B. 堆棧指針內(nèi)容加上形式地址C. 變址寄存器內(nèi)容加上形式地址D. 程序計(jì)數(shù)器內(nèi)容加上形式地址16. 如果一種指令集定義了32種操作類型、8種尋址方式，而且此時(shí)采用固定長度編碼方式時(shí)，操作碼需要占用（）位？A. 8B.7C.6D.517. 流水線中的各條指令因重疊操作，可能會(huì)改變對操作數(shù)的讀寫訪問順序，這將導(dǎo)致（）？A. 結(jié)構(gòu)相關(guān)B.數(shù)據(jù)相關(guān)C.控制相關(guān)D.其它18. 下面哪一個(gè)不是

5、流水線的多發(fā)技術(shù)（）？A. 超標(biāo)量技術(shù)B.超流水線技術(shù)C.超長指令技術(shù)D.超精簡指令技術(shù)19. 中斷向量地址通常是指保存有（）的一個(gè)存儲(chǔ)器器單元的地址。A. 子程序入口地址B. 中斷服務(wù)程序入口地址C. 中斷服務(wù)程序入口地址表D. 中斷返回地址20. 在機(jī)器數(shù)中，（）的零的表示形式是唯一的？A. 原碼B.補(bǔ)碼C.反碼D.原碼和反碼21將源程序的一條語句翻譯成對應(yīng)機(jī)器語言的一條語句，并且立即執(zhí)行這條語句，接著翻譯源程序的下一條語句，并執(zhí)行這條語句，如此重復(fù)直至完成源程序的全部翻譯任務(wù)。這稱為（）：A. 編譯B.解釋C.仿真D.轉(zhuǎn)換22. 下面哪個(gè)英文簡稱是計(jì)算機(jī)輔助工程？（）A. CADB.CA

6、MC.CAED.CAG23. 以下描述不正確的是（）？A. 地址線是雙向的B. 數(shù)據(jù)線是雙向的C. 地址線和數(shù)據(jù)線的位數(shù)共同反映存儲(chǔ)芯片的容量D. 控制線主要有讀/寫控制線與片選線兩種24. 描述PCI總線的基本概念中，不正確的表述是（）。A. PCI總線是一種不依附于某個(gè)具體處理器的局部總線B. PCI總線部件和插件接口相對于處理器是獨(dú)立的C. PCI總線支持即插即用D. PCI總線不具有與處理器和存儲(chǔ)子系統(tǒng)完全并行操作的能力25. 下面哪一個(gè)不是常見的集中控制優(yōu)先權(quán)仲裁方式（）。A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請求方式D.中斷查詢26. 以下描述不正確的是（）？A. 緩存一一主存層次

7、主要解決CPU和主存速度不匹配的問題B. 主存和緩存之間的數(shù)據(jù)調(diào)動(dòng)是由硬件自動(dòng)完成的C. 主存一一輔存層次主要解決存儲(chǔ)系統(tǒng)的容量問題D. 主存和輔存之間的數(shù)據(jù)調(diào)動(dòng)是由軟件和操作系統(tǒng)共同完成的27. 以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是（）？A. DRAMB.SRAMC.FLASHD.EPROM28. 某計(jì)算機(jī)字長為32位，存儲(chǔ)容量為4MB若按字編址，它的尋址范圍是（）？A. 1MB.4MBC.4MD.1MB29. 在一個(gè)組相聯(lián)中，如果Cache的總塊數(shù)為32,同時(shí)Cache中的塊數(shù)被分成了8組，那么此時(shí)該組相聯(lián)映射規(guī)則為幾路組相聯(lián)？（）A. 2B.

8、4C.6D.830. 下面哪一個(gè)不是I/O接口的功能（）？A.存儲(chǔ)數(shù)據(jù)的功能B.傳送命令的功能C. 傳送數(shù)據(jù)的功能D.反映I/O設(shè)備工作狀態(tài)的功能31. 下面哪個(gè)描述是錯(cuò)誤的（）？A.正數(shù)的原碼等于補(bǔ)碼B.負(fù)數(shù)的補(bǔ)碼是原碼的每位取反之后加1C.正數(shù)的反碼等于原碼每位取反D.負(fù)數(shù)的反碼等于原碼每位取反32. 指令的尋址方式有順序和跳躍兩種方式。采用跳躍尋址方式，可以實(shí)現(xiàn)（）。A.堆棧尋址B.程序的條件轉(zhuǎn)移C.程序的無條件轉(zhuǎn)移D.程序的條件轉(zhuǎn)移和無條件轉(zhuǎn)移33. 下面的這個(gè)指令實(shí)例表示的是哪種尋址方式？（）SUBR1#100A.寄存器尋址B.立即尋址C.偏移尋址D.寄存器間接尋址34. 相對尋址方

9、式中，求有效地址使用（）加上偏移量。A. 基址寄存器內(nèi)容B. 棧指示器內(nèi)容C. 變址寄存器內(nèi)容D. 程序計(jì)數(shù)器內(nèi)容35. 當(dāng)硬件資源滿足不了指令重疊執(zhí)行的要求，而發(fā)生資源沖突時(shí)，就發(fā)生了（）。A.結(jié)構(gòu)相關(guān)B.數(shù)據(jù)相關(guān)C.控制相關(guān)D.其它36. 下面哪一個(gè)不是存儲(chǔ)器的主要性能指標(biāo)（）？A.速度B.容量C.體積D.每位價(jià)格37. 下面哪一個(gè)不是動(dòng)態(tài)RAM的刷新方式？（）。A.集中刷新B.分散刷新C.同步刷新D.異步刷新4個(gè)階段，下面哪一個(gè)不屬于D.傳數(shù)階段寄存器間接尋址38. 通常完成一次總線操作的時(shí)間稱為總線周期，可分為以下這4個(gè)階段（）?A.申請分配階段B.開始階段C.尋址階段39. 下面的這

10、個(gè)指令實(shí)例表示的是哪種尋址方式（）？SUBR1R2A.寄存器尋址B.立即尋址C.偏移尋址D.40. 下面哪一個(gè)不是CU的控制方式（）？A.同步控制B.機(jī)器控制C.異步控制D.人工控制41. 指令的尋址方式有順序和跳躍兩種方式。采用跳躍尋址方式，可以實(shí)現(xiàn)（）。A.堆棧尋址B.程序的條件轉(zhuǎn)移C.程序的無條件轉(zhuǎn)移D.程序的條件轉(zhuǎn)移和無條件轉(zhuǎn)移42. 下面的這個(gè)指令實(shí)例表示的是哪種尋址方式？（）SUBR1100A.寄存器尋址B.立即尋址C.偏移尋址D.間接尋址43. 相對尋址方式中，求有效地址使用（）加上偏移量。A. 基址寄存器內(nèi)容B. 棧指示器內(nèi)容C. 變址寄存器內(nèi)容D. 程序計(jì)數(shù)器內(nèi)容44. 主要

11、由轉(zhuǎn)移指令引起的相關(guān)稱為（A.結(jié)構(gòu)相關(guān)B.數(shù)據(jù)相關(guān)C.控制相關(guān)D.其它45. 下面哪一個(gè)不是I/O設(shè)備與主機(jī)交換信息時(shí)的控制方式（）？A.DMA方式B.程序中斷方式C.I/O處理機(jī)方式D.獨(dú)立控制方式46. 下面哪一個(gè)不是微指令的編碼方式（）？A.直接編碼方式B.字段間接編碼方式C.手工編碼D.混合編碼47. 下面哪一個(gè)描述是不正確的（）？A.B.C.D.48.1946正數(shù)的補(bǔ)碼算術(shù)右移之后空位添0負(fù)數(shù)的補(bǔ)碼算術(shù)左移空位添1負(fù)數(shù)的補(bǔ)碼算術(shù)右移空位添1負(fù)數(shù)的反碼算術(shù)移位之后空位都添1）,1949年研制成功的第一臺(tái)程序內(nèi)年研制成功的第一臺(tái)電子數(shù)字計(jì)算機(jī)稱為（存的計(jì)算機(jī)稱為(A.EDVAC，MARK

12、IB.ENIAC,EDSACC.ENIAC,MARKID.ENIAC,UNIVACI49.目前我們所說的個(gè)人臺(tái)式商用機(jī)屬于（A.巨型機(jī)B.中型機(jī)C.）°小型機(jī)D.微型機(jī)50.廣泛應(yīng)用的PentiumIII是一種（)°A.8位CPUB.16位CPUC.32位CPUD.64位CPU51.（2000）10化成十八進(jìn)制數(shù)疋（）°A.(7CD16B.(7D0)16C.(7E0)16D.(7F0)1652.下列數(shù)中最大的數(shù)是（）°A.(10011001)2B.(227)8C.(98)16D.(152)1053.下列數(shù)中最小的數(shù)為（）°A.(101001)B

13、CDB.(40)10C.(23)8D.(19)1654.定點(diǎn)16位字長的字，米用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是A.-215+215B.-(215-1)+(215-1)C.-(215+1)+215D.215+(2151)55.在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是（)°A.BCD碼B.16進(jìn)制C.格雷碼D.ASCn碼56.F列有關(guān)運(yùn)算器的描述中，（）是正確的。A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算B.C.能暫時(shí)存放運(yùn)算結(jié)果57. 存儲(chǔ)周期是指（。A. 存儲(chǔ)器的讀出時(shí)間B. 存儲(chǔ)器的寫入時(shí)間C. 存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔D. 存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最

14、短時(shí)間間隔58. EPROM是指（）。A.讀寫存儲(chǔ)器C.可編程的只讀存儲(chǔ)器59. CPU主要包括（）。B.D.D.只做加法既做算術(shù)運(yùn)算，又做邏輯運(yùn)算只讀存儲(chǔ)器光擦除可編程的只讀存儲(chǔ)器A.控制器B.控制器、運(yùn)算器、cacheC.運(yùn)算器和主存D.控制器、ALU和主存60.在主存和CPU之間增加cache存儲(chǔ)器的目的是（）。A.增加內(nèi)存容量B.C.解決CPU和主存之間的速度匹配問題61采用虛擬存儲(chǔ)器的主要目的是（）。A.提高主存儲(chǔ)器的存取速度C.提高外存儲(chǔ)器的存取速度提高內(nèi)存可靠性D. 增加內(nèi)存容量，同時(shí)加快存取速度B. 擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理D.擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間）作為存儲(chǔ)芯片。62

15、. 某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時(shí)改變，則可以選用（A.SRAMB.閃速存儲(chǔ)器C.cacheD.輔助存儲(chǔ)器63. 在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為（A.隱含尋址B.立即尋址C.寄存器尋址D.直接尋址64. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用（）的時(shí)間。A.一個(gè)指令周期B.一個(gè)機(jī)器周期C.一個(gè)時(shí)鐘周期D.一個(gè)存儲(chǔ)周期65. 根據(jù)國標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用（）存儲(chǔ)。A.一個(gè)字節(jié)B.二個(gè)字節(jié)C.三個(gè)字節(jié)D.四個(gè)字節(jié)66. 計(jì)算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序”的概念，最早提出這種概念的是（）。A.巴貝奇B.馮.諾依曼C

16、.帕斯卡D.圖靈67. 在CPU中，跟蹤后繼指令地指的寄存器是（）。A.指令寄存器B.程序計(jì)數(shù)器C.地址寄存器D.狀態(tài)條件寄存器68. 外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器（）。A.速度快，容量大，成本高B.速度慢，容量大，成本低C. 速度快，容量小，成本高D.速度慢，容量大，成本高69. 一個(gè)256KX8的存儲(chǔ)器，其地址線和數(shù)據(jù)線總和為（）。A.16B.18C.26D.2070. 當(dāng)采用（）對設(shè)備進(jìn)行編址情況下，不需要專門的I/O指令組。A.統(tǒng)一編址法B.單獨(dú)編址法C.兩者都是D.兩者都不是71. 下面有關(guān)“中斷”的敘述，（）是不正確的。A. 旦有中斷請求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)而

17、去受理中斷請求B. CPU響應(yīng)中斷時(shí)暫停運(yùn)行當(dāng)前程序，自動(dòng)轉(zhuǎn)移到中斷服務(wù)程序C. 中斷方式一般適用于隨機(jī)出現(xiàn)的服務(wù)D. 為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場保存操作72. 某計(jì)算機(jī)的字長16位,它的存儲(chǔ)容量是64KB,若按字編址，那么它的尋址范圍是（）。A.64KB.32KC.64KBD. 32KB73.用32位字長（其中,-32A.0<|N|<1-2,-30C.0<|N|<-21位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是（31B. 0<|N|<1-2-,-29D.0<|N|<1-274. 算術(shù)

18、右移指令執(zhí)行的操作是（）。A.符號(hào)位填0,并順次右移1位，最低位移至進(jìn)位標(biāo)志位B. 符號(hào)位不變，并順次右移1位，最低位移至進(jìn)位標(biāo)志位C. 進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位D. 符號(hào)位填1并順次右移1位，最低位移至進(jìn)位標(biāo)志位75. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）。A. 每一條機(jī)器指令由一段微指令編成的微程序來解釋執(zhí)行B. 每一條機(jī)器指令由一條微指令來執(zhí)行C. 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行D. 一條微指令由若干條機(jī)器指令組成76. 指出下面描述匯編語言特性的句子中概念上有錯(cuò)誤的句子（）。A. 對程序員的訓(xùn)練要求來說，需要硬件知識(shí)B. 匯編語言對機(jī)

19、器的依賴性高C. 用匯編語言編制程序的難度比高級(jí)語言小D. 匯編語言編寫的程序執(zhí)行速度比高級(jí)語言快77. CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長是（）。A.256位B.16位C.8位D.7位78. 隨著超大規(guī)模集成電路技術(shù)的不斷發(fā)展，一部分軟件功能由硬件實(shí)現(xiàn)，這種存儲(chǔ)有軟件的硬件稱為（）。A.插件B.中間件C.虛擬機(jī)D.固件79. 關(guān)于總線判優(yōu)控制，下面描述不正確的是（）？A. 主設(shè)備對總線有控制權(quán)B. 從設(shè)備能響應(yīng)從主設(shè)備發(fā)來的總線命令C. 從設(shè)備對總線沒有控制權(quán)D. 總線上信息的傳送既可以由主設(shè)備啟動(dòng)也可以由從設(shè)備啟動(dòng)80. 主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用（）,主機(jī)與設(shè)備是串行工

20、作的。A.程序查詢方式B.中斷方式C.DMA方式D.通道81. 以下關(guān)于存儲(chǔ)器的描述錯(cuò)誤的是（）？A. 按照在計(jì)算機(jī)系統(tǒng)中的作用不同，存儲(chǔ)器主要分為主存儲(chǔ)器、輔助存儲(chǔ)器和緩沖存儲(chǔ)器B. 按照存儲(chǔ)介質(zhì)分類，可以分為半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、磁芯存儲(chǔ)器和光盤存C. 主存的速度比磁盤快D. 硬盤屬于主存的一部分82. 下面關(guān)于Cache-主存地址映射的說話錯(cuò)誤的是（）？A.采用直接映射時(shí)，每個(gè)主存塊只能固定的對應(yīng)某個(gè)緩存快B. 全相聯(lián)映射允許主存中每一個(gè)字塊映射到Cache中的任何一塊位置上C. 地址映射分為直接映射、全相聯(lián)映射和組相聯(lián)映射D. 組相聯(lián)映射的關(guān)系式為i=jmodC,其中i為緩存塊號(hào)

21、，j為主存塊號(hào)，C為緩存塊數(shù)83. 下面關(guān)于RISC指令集的特點(diǎn)錯(cuò)誤的是（）？A. 指令長度固定，指令格式種類少，尋址方式種類少B. 采用流水線技術(shù)，大部分指令在一個(gè)時(shí)鐘周期內(nèi)完成C. 控制器采用組合邏輯控制，不用微程序控制D. 控制器采用微程序控制，不用組合邏輯控制84. 在CPU中，跟蹤后繼指令地址的寄存器是（）。A.指令寄存器B.程序計(jì)數(shù)器C.地址寄存器D.狀態(tài)條件寄存器85. 被稱為計(jì)算機(jī)之父的是（）。A.巴貝奇B.馮諾依曼C.帕斯卡D.圖靈86. 被稱為電腦之父的是（）。A.巴貝奇B.馮諾依曼C.帕斯卡D.圖靈87. 在一個(gè)組相聯(lián)中，如果Cache的總塊數(shù)為32,同時(shí)Cache中的塊

22、數(shù)被分成了8組，那么此時(shí)該組相聯(lián)映射規(guī)則為幾路組相聯(lián)？（）A.2B.4C.6D.888. 下面哪一個(gè)不是接口的功能（）？A.存儲(chǔ)數(shù)據(jù)的功能B.傳送命令的功能C. 傳送數(shù)據(jù)的功能D.反映I/O設(shè)備工作狀態(tài)的功能89. 下面的這個(gè)指令實(shí)例表示的是哪種尋址方式？（SUBR1#100A.寄存器尋址B.90. 如果一種指令集定義了時(shí)，操作碼需要占用（A.8立即尋址C.32種操作類型、）位？B.7C.6D.591.目前我們所說的個(gè)人臺(tái)式商用機(jī)屬于（A.巨型機(jī)92.93.Intel80486A.16目前的計(jì)算機(jī)，B.中型機(jī)C.是32位微處理器，B.32從原理上講（偏移尋址D.8種尋址方式,°小型機(jī)

23、Pentium是（C.48D.寄存器間接尋址而且此時(shí)采用固定長度編碼方式微型機(jī)位微處理器。D.64A. 指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放B. 指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放C. 指令和數(shù)據(jù)都以二進(jìn)制形式存放D. 指令和數(shù)據(jù)都以十進(jìn)制形式存放94. 設(shè)X=0.1011，則X補(bǔ)為（）°A.1.1011B.1.0100C.1.010195. 在CPU中，跟蹤后繼指令地指的寄存器是（）°A.指令寄存器B.程序計(jì)數(shù)器C.地址寄存器96. 一個(gè)256KB的存儲(chǔ)器，其地址線和數(shù)據(jù)線總和為（A.16B.18C.2697. 當(dāng)采用（）對設(shè)備進(jìn)行編址情況下，不需要專門的A

24、.統(tǒng)一編址法B.單獨(dú)編址法C.兩者都是D.1.1001D.狀態(tài)條件寄存器）°D.20I/O指令組。D.兩者都不是98. 設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（含一位符號(hào)位）。對應(yīng)于十進(jìn)制數(shù)-27,寄存器內(nèi)為（）°A.27HB.9BHC.E5HD.5AH99. 至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是（）°A節(jié)約元件B.運(yùn)算速度快C.物理器件性能所至D.信息處理方便100. 描述匯編語言特性的概念中，有錯(cuò)誤的句子是（）°A. 對程序員的訓(xùn)練要求來說，需要硬件知識(shí)B. 匯編語言對機(jī)器的依賴性高C. 用匯編語言編制程序的難度比高級(jí)語言小D. 匯

25、編語言編寫的程序執(zhí)行速度比高級(jí)語言快101. 下面描述RISC機(jī)器基本概念中，正確的表述是（）°A.RISC機(jī)器不一定是流水CPUB.RISC機(jī)器一定是流水CPU0014.115.是（116.117.C.RISC機(jī)器有復(fù)雜的指令系統(tǒng)D.對計(jì)算機(jī)的產(chǎn)生有重要影響的是（）。A.牛頓維納圖靈B.萊布尼茲C.巴貝奇維納麥克斯韋D.來布尼茲其CPU配備很少的通用寄存器布爾圖靈布爾克雷定點(diǎn)16位字長的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是（）。A.-215215-1B.-215-1215

26、-1C.-215+1215D.-215215CRT的顏色數(shù)為A.256位B256色，則刷新存儲(chǔ)器每個(gè)單元的字長是（.16位C.8位D.7位通道對CPU的請求形式是（）。A.自陷B.中斷C.通道命令D.跳轉(zhuǎn)指令閃速存儲(chǔ)器稱為（）。A.光盤B.固態(tài)盤在微型機(jī)系統(tǒng)中，外圍設(shè)備通過（A.適配器B.設(shè)備控制器C.硬盤D.軟盤）與主板的系統(tǒng)總線相連接。C.計(jì)數(shù)器D.寄存器采用虛擬存儲(chǔ)器的主要目的是（）。A.提高主存儲(chǔ)器的存取速度C.提高外存儲(chǔ)器的存取速度B. 擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理D. 擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（A.原碼運(yùn)算的二進(jìn)制減法器B.）來實(shí)現(xiàn)。補(bǔ)碼運(yùn)算

27、的二進(jìn)制減法器C. 補(bǔ)碼運(yùn)算的十進(jìn)制加法器D. 補(bǔ)碼運(yùn)算的制二進(jìn)加法器在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由（）完成地址映射。A.程序員B.編譯器C.裝入程序D.操作系統(tǒng)寄存器間接尋址方式中，操作數(shù)處在（）。A.通用寄存器B.主存單元C.程序計(jì)數(shù)器D.堆棧一個(gè)子程序在主程序執(zhí)行期間可以多次被調(diào)用，甚至可以自己調(diào)用自己，實(shí)現(xiàn)這種調(diào)用的最好的辦法是使用（）。D.主存A.寄存器B.堆棧C.鎖存器帶有處理器的設(shè)備一般稱為（）設(shè)備。A.智能化B.交互式C.運(yùn)程通信D.過程控制若浮點(diǎn)數(shù)的階碼和尾數(shù)都用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（）。A. 階符與數(shù)符相同為規(guī)格化數(shù)B. 階符與數(shù)符相異為規(guī)格

28、化數(shù)C. 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D. 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)六七十年代，在美國的（）州，出現(xiàn)了一個(gè)地名叫硅谷。該地主要工業(yè)是（），它也）的發(fā)源地。A馬薩諸塞，硅礦產(chǎn)地，通用計(jì)算機(jī)B加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)D加利福尼亞，微電子工業(yè)，微處理機(jī)計(jì)算機(jī)的外圍設(shè)備是指（）。A輸入/輸出設(shè)備B外存儲(chǔ)器C遠(yuǎn)程通信設(shè)備D除了CPU和內(nèi)存以外的其它設(shè)備50年代，為了發(fā)揮（）的效率，提出了（）技術(shù)，從而發(fā)展了操作系統(tǒng)，通過它對（）進(jìn)行管理和調(diào)度。A. 計(jì)算機(jī)操作系統(tǒng)計(jì)算機(jī)B. 計(jì)算并行算法C. 硬件設(shè)備多道程序硬軟資源

29、D硬件設(shè)備晶體管計(jì)算機(jī)118. 流水CPU是由一系列叫做“段”的處理線路所組成。和具備m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU（）。A.具備同等水平的吞吐能力B.不具備同等水平的吞吐能力C.吞吐能力小于前者的吞吐能力D.吞吐能力大于前者的吞吐能力119. 一個(gè)8位的二進(jìn)制整數(shù)，若采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成，則最小值為（）。A.-127B.-32C.-125D.-3120. 計(jì)算機(jī)經(jīng)歷了從器件角度劃分的四代發(fā)展歷程，但從系統(tǒng)結(jié)構(gòu)上來看，至今絕大多數(shù)計(jì)算機(jī)仍屬于（）型計(jì)算機(jī)。A.實(shí)時(shí)處理B.智能化C.并行D.馮諾依曼二、填空題1. 主存儲(chǔ)器的性能指標(biāo)主要是（存儲(chǔ)容量）、（存取

30、時(shí)間）、（存儲(chǔ)周期）和（存儲(chǔ)器帶寬）。2. 計(jì)算機(jī)軟件一般分為兩大類：一類叫（系統(tǒng)軟件），另一類叫（應(yīng)用軟件）。操作系統(tǒng)屬于（系統(tǒng)軟件）類。3. RISC的中文含義是（精簡指令系統(tǒng)計(jì)算機(jī)）,CISC的中文含義是（復(fù)雜指令系統(tǒng)計(jì)算機(jī)）。4. DMA控制器訪存存儲(chǔ)器采用以下三種方法：（停止CPU訪問），（周期挪用），（DMA和CPU交替訪問內(nèi)存）。5. 按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由（符號(hào)位）、（階碼）、（尾數(shù)）三個(gè)域組成。6. CPU能直接訪問（Cache）和（主存），但不能直接訪問磁盤和光盤。7流水CPU中的主要問題是（資源）相關(guān)，（數(shù)據(jù)）相關(guān)和（控制）相關(guān)；為此需要采用相應(yīng)的技術(shù)對策，才

31、能保證流水暢通而不斷流。8. 假設(shè)指令字長為16位，操作數(shù)的地址碼為6位，指令有零地址、一地址、二地址三種格式。采用擴(kuò)展操作碼技術(shù)，若二地址指令有X種，零地址指令有Y種，則一地址指令最多有【（24-X）*26-Y*2-6】種。9. 在異步串行傳輸系統(tǒng)中，若字符格式為：1位起始位，8位數(shù)據(jù)位，1位奇校驗(yàn)位，1位終止位，假設(shè)波特率為1200bps，則此時(shí)的比特率為（872.72bps）。10. 按配奇原則配置1100101的漢明碼為（11101001101）。11. 假設(shè)指令流水線分取指、譯碼、執(zhí)行、回寫4個(gè)過程段，共有10條指令連續(xù)輸入此流水線。假設(shè)時(shí)鐘周期為100ns,則該流水線的實(shí)際吞吐率為

32、（0.77*107條指令/秒）。12. 設(shè)浮點(diǎn)數(shù)字長16位，其中階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符），將十進(jìn)制數(shù)+13/128寫成二進(jìn)制定點(diǎn)數(shù)和浮點(diǎn)數(shù)形式，它在定點(diǎn)機(jī)補(bǔ)碼的機(jī)器數(shù)形式為（0.0001101000,1,1101）,它在浮點(diǎn)機(jī)補(bǔ)碼的機(jī)器數(shù)形式為（0.1101000000）。13. 通常完成一次總線操作的時(shí)間稱為總線周期，可分為以下4個(gè)階段（申請分配階段）、（尋址階段）、（傳數(shù)階段）和（結(jié)束階段）。14. 按系統(tǒng)總線傳輸信息的不同，總線可以分為（數(shù)據(jù)總線）、（地址總線）和（控制總線）。15. 在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸110個(gè)數(shù)據(jù)幀，其字符格式為：1位起始位、8位

33、數(shù)據(jù)位、1位奇偶校驗(yàn)位、1位終止位。此時(shí)其波特率為（1210）bps,其比特率為（880）bps。16. 按在計(jì)算機(jī)系統(tǒng)中的作用不同，存儲(chǔ)器主要分為（主存儲(chǔ)器）、（輔助存儲(chǔ)器）和（緩沖存儲(chǔ)器）。17. 動(dòng)態(tài)RAM的刷新方式通常有（集中刷新）、（分散刷新）和（異步刷新）。18. 在完成檢錯(cuò)糾錯(cuò)功能的海明碼的編碼方案中，對8位的數(shù)據(jù)位，要求它能檢查出并改正1位錯(cuò)誤，或者能發(fā)現(xiàn)2位錯(cuò)誤，則要使用（4）位校驗(yàn)碼，此時(shí)的最小碼距為（3）。19. 硬磁盤存儲(chǔ)器由（磁盤驅(qū)動(dòng)器）、（磁盤控制器）和（盤片）三大部分組成。20. 設(shè)X=9/16,X補(bǔ)=（1.0111）。21. CPU每取出并執(zhí)行一條指令所需的全部

34、時(shí)間稱為（指令周期）。一個(gè)這樣的完整的周期應(yīng)包括（取指）、（間址）、（執(zhí)行）和（中斷）。22. 尋找中斷服務(wù)程序入口地址的方法有（硬件向量法）和（軟件查詢法）兩種。23. CU的控制方式主要有（同步控制）、（異步控制）、（聯(lián)合控制）和（人工控制）。24. 微指令的格式分為（水平型微指令）和（垂直型微指令）。25. 如果主存共有2048個(gè)存儲(chǔ)單元，則主存的MAR至少為（11）位，地址線為（11）根。26. 按存取方式可以把存儲(chǔ)器分為（隨機(jī)存儲(chǔ)器）、（只讀存儲(chǔ)器）、（順序存取存儲(chǔ)器）和（直接存取存儲(chǔ)器）。其中計(jì)算機(jī)系統(tǒng)的主存采用（隨機(jī)存儲(chǔ)器）。27. 存儲(chǔ)容量的擴(kuò)展通常有（位擴(kuò)展）和（字?jǐn)U展）。2

35、8. Cache的寫操作主要有（寫直達(dá)法）和（寫回法）。29. I/O設(shè)備與主機(jī)交換信息時(shí)，共有（程序查詢方式）、（程序中斷方式）、（直接存儲(chǔ)器存取方式）、（I/O通道方式）和（I/O處理機(jī)方式）等5種控制方式。30. 中斷服務(wù)程序的流程分為（保護(hù)現(xiàn)場）、（中斷服務(wù)）、（恢復(fù)現(xiàn)場）和（中斷返回）。31. 已知x的反碼為1,1110則x為（-1）。32. 浮點(diǎn)數(shù)的一般形式為N=Sxrj,其中S是（尾數(shù)），r是（基數(shù)），j是（階碼）。33. 單位時(shí)間內(nèi)流水線所完成指令或者輸出結(jié)果的數(shù)量稱為（吞吐率），流水線各功能段的利用率稱為（效率），m段流水線的速度與等功能的非流水線的速度之比稱為（加速比）。3

36、4. Cache-主存地址映射可以分為（直接映射）、（全相聯(lián)映射）和（組相聯(lián)映）。35. 按在計(jì)算機(jī)系統(tǒng)中的作用不同，存儲(chǔ)器分為（主存儲(chǔ)器）、（輔助存儲(chǔ)器）和（緩沖存儲(chǔ)器）。36. 按配奇原則配置1100101的漢明碼為（11101001101）。37. 假設(shè)CPU執(zhí)行某段程序時(shí)，共訪問Cache2000次，訪問主存50次。已知Cache的存取周期為50ns,主存的存取周期為200ns。則Cache主存系統(tǒng)的命中率為（0.97）、效率為（91.7%）。38. 設(shè)浮點(diǎn)數(shù)字長16位，其中階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符），將十進(jìn)制數(shù)+13/128寫成二進(jìn)制定點(diǎn)數(shù)和浮點(diǎn)數(shù)形式，它在定點(diǎn)

37、機(jī)補(bǔ)碼的機(jī)器數(shù)形式為（0.0001101000,1,1101），它在浮點(diǎn)機(jī)補(bǔ)碼的機(jī)器數(shù)形式為（0.1101000000）。39. 已知：A=-11/16,B=-7/16，則A+B補(bǔ)為（0.1110）。40. 假設(shè)總線的時(shí)鐘頻率為33MHz且一個(gè)總線時(shí)鐘周期為一個(gè)總線傳輸周期。若在一個(gè)總線傳輸周期可并行傳送4個(gè)字節(jié)的數(shù)據(jù)，該總線的帶寬為（132M）Bps。41. 已知接收到的海明碼為0110101（按配偶原則配置），則傳送的信息是（0101）。42. 設(shè)浮點(diǎn)數(shù)字長為16位，其中階碼為5位（含1位階符），尾數(shù)為11位（含1位數(shù)符），-53/512對應(yīng)的浮點(diǎn)規(guī)格化數(shù)的原碼的機(jī)器數(shù)形式為（1,0011

38、;1.1101010000）,補(bǔ)碼的機(jī)器數(shù)形式為（1,1101;1.0010110000）。43. 設(shè)機(jī)器數(shù)字長為8位，其中1位為符號(hào)位，令A(yù)=-93,B=+45，則A-B補(bǔ)為（0,1110110）。44. 在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸120個(gè)數(shù)據(jù)幀，其字符格式規(guī)定包含1個(gè)起始位，7個(gè)數(shù)據(jù)位，1個(gè)奇校驗(yàn)位，1個(gè)終止位，其波特率為（1200bps）。45假設(shè)CPU執(zhí)行某段程序時(shí)，共訪問Cache2000次，訪問主存50次。已知Cache的存取周期為50ns,主存的存取周期為200ns。則Cache-主存系統(tǒng)的平均訪問時(shí)間為（54.5ns）。46. 一數(shù)為-26，則它的補(bǔ)碼右移2位后對應(yīng)的真

39、值為（-7）。47. 在異步串行傳輸系統(tǒng)中，若字符格式為：1位起始位，8位數(shù)據(jù)位，1位奇校驗(yàn)位，1位終止位，假設(shè)波特率為1200bps，則此時(shí)的比特率為（872.72bps）。48. 按配奇原則配置1100101的漢明碼為（11101001101）。49. 假設(shè)Cache的工作速度是主存的5倍，且Cache被訪問命中的概率為95%，則采用Cache后，存儲(chǔ)器性能提高（3.17）倍。50. 已知：A=0.1011,B=-0.0101，則A+B補(bǔ)為（0.0110）。51. 假設(shè)指令流水線分取指、譯碼、執(zhí)行、回寫4個(gè)過程段，共有10條指令連續(xù)輸入此流水線。假設(shè)時(shí)鐘周期為100ns，則該流水線的實(shí)際吞

40、吐率為（0.77*107條指令/秒）。52. -1的補(bǔ)碼規(guī)格化形式為（11.000）。53. 如果欲檢測的二進(jìn)制代碼為n位，采用漢明編碼，為了能準(zhǔn)確對錯(cuò)誤定位以及指出代碼沒錯(cuò)，新增添的檢測位數(shù)k應(yīng)滿足（2k>=n+k+1）。54. 主存儲(chǔ)器的性能指標(biāo)主要是（存儲(chǔ)容量）、（存取時(shí)間）、（存儲(chǔ)周期）和（存儲(chǔ)器帶寬）。55. 設(shè)浮點(diǎn)數(shù)字長16位，其中階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符），將十進(jìn)制數(shù)+13/128寫成二進(jìn)制定點(diǎn)數(shù)和浮點(diǎn)數(shù)形式，它在定點(diǎn)機(jī)補(bǔ)碼的機(jī)器數(shù)形式為（0.0001101000,1,1101）,它在浮點(diǎn)機(jī)補(bǔ)碼的機(jī)器數(shù)形式為（0.1101000000）。56. 計(jì)算機(jī)

41、系統(tǒng)是一個(gè)硬件、軟件組成的多級(jí)層次結(jié)構(gòu)，它通常由（微程序）級(jí)、（一般機(jī)器）級(jí)、（操作系統(tǒng)）級(jí)、（匯編語言）級(jí)、高級(jí)語言級(jí)組成，每一級(jí)上都能進(jìn)行程序統(tǒng)計(jì)。57. 半導(dǎo)體SRAM靠（觸發(fā)器）存儲(chǔ)信息，半導(dǎo)體DRAM靠（電容）存儲(chǔ)信息。58. 硬布線器的設(shè)計(jì)方法是：先畫出（指令周期）流程圖，再利用（布爾代數(shù)）寫出綜合邏輯表達(dá)式，然后用（門電路和觸發(fā)器）等器件實(shí)現(xiàn)。59. 微程序控制器主要由（控制存儲(chǔ)器），（微指令寄存器）和（地址轉(zhuǎn)移邏輯）三大部分組成。60. 計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器分為（內(nèi)存）和（外存）。在CPU執(zhí)行程序時(shí)，必須將指令存放在（內(nèi)存）中。三、簡答題1. 說明計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。，操作系

42、統(tǒng)級(jí)，匯編語CPU周期數(shù)來表示，CPU（也稱為節(jié)拍脈沖或T周期）。計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)（或稱機(jī)器語言級(jí)）言級(jí)，高級(jí)語言級(jí)。2. 請說明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè)周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期3. 畫出中斷處理過程流程圖。4請?jiān)谙卤碇刑顚慍ISC和RISC的主要特征對比比較內(nèi)容CISCRISC指令系統(tǒng)指令數(shù)目指令格式尋址方式指令字長可訪存指令各種指令使用頻率各種指令執(zhí)行時(shí)間優(yōu)化編譯實(shí)現(xiàn)程序源代碼長度控制器實(shí)現(xiàn)方式軟件系統(tǒng)開發(fā)時(shí)間比較內(nèi)容CISCRISC指令系統(tǒng)復(fù)雜、龐大簡單、精

43、簡指令數(shù)目一般大于200一般小于100指令格式一般大于4一般小于4尋址方式一般大于4一般小于4指令字長不固定等長可訪存指令不加限定只有LOAD/STORE指令各種指令使用頻率相差很大相差不大各種指令執(zhí)行時(shí)間相差很大絕大多數(shù)在一個(gè)周期內(nèi)兀成優(yōu)化編譯實(shí)現(xiàn)很難r較容易程序源代碼長度較短較長控制器實(shí)現(xiàn)方式絕大多數(shù)為微程序控制r絕大部分為硬布線控制軟件系統(tǒng)開發(fā)時(shí)間較短較長5. 能不能說機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？不能說機(jī)器的主頻越快，機(jī)器的速度就越快。因?yàn)闄C(jī)器的速度不僅與主頻有關(guān)，還與機(jī)器周期中所含的時(shí)鐘周期數(shù)以及指令周期中所含的機(jī)器周期數(shù)有關(guān)。同樣主頻的機(jī)器，由于機(jī)器周期所含時(shí)鐘周期數(shù)不

44、同，機(jī)器的速度也不同。機(jī)器周期中所含時(shí)鐘周期數(shù)少的機(jī)器，速度更快。此外，機(jī)器的速度還和其他很多因素有關(guān)，如主存的速度、機(jī)器是否配有Cache、總線的數(shù)據(jù)傳輸率、硬盤的速度、以及機(jī)器是否采用流水技術(shù)等等。機(jī)器速度還可以用MIPS（每秒執(zhí)行百萬條指、令數(shù)）和CPI（執(zhí)行一條指令所需的時(shí)鐘周期數(shù)）來衡量。6. 常見的集中控制優(yōu)先權(quán)仲裁方式有哪些？并描述其中一種仲裁方式。常見的集中控制優(yōu)先權(quán)仲裁方式有鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請求方式。（1分）（1）鏈?zhǔn)讲樵兎绞剑河?條控制線進(jìn)行控制：BS（總線忙）；BR（總線講求）；BG（總線允許）。特征：將BG串行地從一部件（I/O接口）送到下一個(gè)部件，直到到

45、達(dá)有請求的部件為止。優(yōu)先權(quán)位置：離總線控制器最近的部件具有最高使用權(quán)，離它越遠(yuǎn)，優(yōu)先權(quán)越低。電路：鏈?zhǔn)讲樵兛拷涌诘膬?yōu)先權(quán)排隊(duì)電路實(shí)現(xiàn)。（2）計(jì)數(shù)器定時(shí)查詢方式：總線上的任一設(shè)備要求使用總線時(shí)，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請求總線的設(shè)備地址相一致時(shí)，該設(shè)備置“1“，BS線獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。（3）獨(dú)立請求方式：工作原理：每一個(gè)共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請求信號(hào)

46、。總線控制器中的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請求，給設(shè)備以授權(quán)信號(hào)BGi。優(yōu)點(diǎn)：響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次，對優(yōu)先次序的控制相當(dāng)靈活，可以預(yù)先固定也可以通過程序來改變優(yōu)先次序；還可以用屏蔽（禁止）某個(gè)請求的辦法，不響應(yīng)來自無效設(shè)備的請求。7以輸入設(shè)備為例，說明采用DMA方式時(shí)的信息輸入過程。（1）當(dāng)設(shè)備準(zhǔn)備好一個(gè)字時(shí)，發(fā)出選通信號(hào)，將該字讀到DMA勺數(shù)據(jù)緩沖寄存器中。（2）與此同時(shí)設(shè)備向DMA接口發(fā)請求。（3）DMA接口向CPU申請總線控制權(quán)。（4）CPU發(fā)回HLDA言號(hào)，表示允許將總線控制權(quán)交給DMA接口。（5）將DMA主存地址寄存器

47、中的主存地址送地址總線，并命令存儲(chǔ)器寫。（6）通知設(shè)備已被授予一個(gè)DMA周期，并為交換下一個(gè)字做準(zhǔn)備。（7）將DMA數(shù)據(jù)緩沖寄存器中的內(nèi)容送數(shù)據(jù)總線。（8）主存將數(shù)據(jù)總線上的信息寫至地址總線指定的存儲(chǔ)單元中。（9）修改主存地址和字計(jì)數(shù)值。（10）判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若已結(jié)束，則向CPU申請程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。8. 回答下列問題：（1）一個(gè)完整的指令周期包括哪些CPU工作周期？（2）中斷周期前和中斷周期后各是CPU的什么工作周期？（3）DMA周期前和DMA周期后各是CPU的什么工作周期？（1）一個(gè)完整的指令周期包括取指周期、間址周期、執(zhí)行周期和中斷周期。其中取

48、指和執(zhí)行周期是每條指令都有的。間址周期只有間接尋址（存儲(chǔ)器間接尋址）的指令才有。中斷周期只有在條件滿足時(shí)才有。（2）中斷周期前是執(zhí)行周期，中斷周期后是取指周期。（3）DMA周期前可以是取指周期、執(zhí)行（取數(shù)和存數(shù)）周期或中斷周期，DMA周期后也可以是取指周期、執(zhí)行（取數(shù)或存數(shù)）周期或中斷周期?？傊珼MA周期前后都是存取周期。9. 說明計(jì)算機(jī)體系結(jié)構(gòu)和計(jì)算機(jī)組成的區(qū)別。計(jì)算機(jī)體系結(jié)構(gòu)是程序員所看到的計(jì)算機(jī)的屬性，即概念性結(jié)構(gòu)與功能特性。按照計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)，不同級(jí)程序員所看到的計(jì)算機(jī)具有不同的屬性。一般來說，低級(jí)機(jī)器的屬性對于高層機(jī)器程序員基本是透明的，通常所說的計(jì)算機(jī)體系結(jié)構(gòu)主要指機(jī)器

49、語言級(jí)機(jī)器的系統(tǒng)結(jié)構(gòu)。計(jì)算機(jī)組成（computerorganization）指的是系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)，包括機(jī)器機(jī)內(nèi)的數(shù)據(jù)流和控制流的組成及邏輯設(shè)計(jì)等。計(jì)算機(jī)組成的任務(wù)是在指令集系統(tǒng)結(jié)構(gòu)確定分配給硬件系統(tǒng)的功能和概念結(jié)構(gòu)之后，研究各組成部分的內(nèi)部構(gòu)造和相互聯(lián)系，以實(shí)現(xiàn)機(jī)器指令集的各種功能和特性。這種聯(lián)系包括各功能部件的內(nèi)部和相互作用。10. 判斷下列敘述是否正確，并對有錯(cuò)的句子加以修改。（1）一個(gè)更高級(jí)的中斷請求一定可以中斷另一個(gè)正在執(zhí)行的中斷處理程序。（2）所謂關(guān)中斷就是屏蔽所有的中斷源。（3）一旦有中斷請求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序。（4）為了保證中斷服務(wù)程序執(zhí)

50、行后能正確返回到被中斷的程序斷點(diǎn)處繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場保護(hù)。（5）中斷級(jí)別最高的是不可屏蔽中斷。（1）如果CPU處于關(guān)中斷狀態(tài)（允許中斷觸發(fā)器EINT=0），或者更高級(jí)的中斷源被屏蔽，則優(yōu)先級(jí)高的中斷源就不能中斷另一個(gè)正在執(zhí)行的中斷處理程序。（2）關(guān)中斷是指允許中斷觸發(fā)器EINT=0，CPU不允許響應(yīng)任何中斷，這和屏蔽中斷源是兩個(gè)概念。（3）一旦有中斷請求出現(xiàn)，CPU必須執(zhí)行完當(dāng)前指令后才能轉(zhuǎn)去受理中斷請求（如果允許中斷觸發(fā)器為“1”）。（4）正確。（5）級(jí)別最高的中斷不一定是不可屏蔽中斷，這與機(jī)器的設(shè)計(jì)有關(guān)。例如8086/8088中,內(nèi)部中斷的優(yōu)先級(jí)比不可屏蔽中斷的級(jí)別更高。11. 描

51、述取指周期的數(shù)據(jù)流程。（1）現(xiàn)行指令地址送至存儲(chǔ)器地址寄存器，記作PC-MAR（2）向主存發(fā)讀命令。啟動(dòng)主存做讀操作。（3）將MAR!過地址總線所指的主存單元中的內(nèi)容經(jīng)數(shù)據(jù)總線讀至MDF內(nèi)。M（MARMDR（4）將MDR勺內(nèi)容送至IR，記作MDRIR(5) 指令的操作碼送至CU譯碼(6) 形成下一條指令的地址12. 描述中斷周期的數(shù)據(jù)流程。(1) 將特定地址0送至存儲(chǔ)器地址寄存器(2) 向主存發(fā)寫命令，啟動(dòng)存儲(chǔ)器寫操作將PC的內(nèi)容(程序斷點(diǎn))送至MDR(4) 將MDR勺內(nèi)容通過數(shù)據(jù)總線寫入到MAR!過地址總線所指示的主存單元中(5) 將向量地址形成部件的輸出送至PC,為下一條指令的取指周期作準(zhǔn)

52、備(6) 關(guān)中斷，將允許中斷觸發(fā)器清零。13. 什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)？閃速存儲(chǔ)器是高密度、非易失性的讀/寫半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：(1)固有的非易失性(2) 廉價(jià)的高密度(3) 可直接執(zhí)行(4)固態(tài)性能14. 解釋下列概念：主機(jī)、CPU主存、存儲(chǔ)單元、存儲(chǔ)字、存儲(chǔ)字長、存儲(chǔ)容量，機(jī)器字長、指令字長主機(jī)：主機(jī)是指計(jì)算機(jī)除去輸入輸出設(shè)備以外的主要機(jī)體部分。也是用于放置主板及其他主要部件的控制箱體(容器Mainframe)

53、。通常包括CPU內(nèi)存、硬盤、光驅(qū)、電源、以及其他輸入輸出控制器和接口。CPU中央處理器(CPUCentralProcessingUnit)是一塊超大規(guī)模的集成電路，是一臺(tái)計(jì)算機(jī)的運(yùn)算核心(Core)和控制核心(ControlUnit)。它的功能主要是解釋計(jì)算機(jī)指令以及處理計(jì)算機(jī)軟件中的數(shù)據(jù)。中央處理器主要包括運(yùn)算器(算術(shù)邏輯運(yùn)算單元，ALU,ArithmeticLogicUnit)和高速緩沖存儲(chǔ)器(Cache)及實(shí)現(xiàn)它們之間聯(lián)系的數(shù)據(jù)(Data)、控制及狀態(tài)的總線(Bus)。它與內(nèi)部存儲(chǔ)器(Memory和輸入/輸出(I/O)設(shè)備合稱為電子計(jì)算機(jī)三大核心部件。主存：內(nèi)存是計(jì)算機(jī)中重要的部件之一，

54、它是與CPU進(jìn)行溝通的橋梁。計(jì)算機(jī)中所有程序的運(yùn)行都是在內(nèi)存中進(jìn)行的，因此內(nèi)存的性能對計(jì)算機(jī)的影響非常大。內(nèi)存(Memory)也被稱為內(nèi)存儲(chǔ)器，其作用是用于暫時(shí)存放CPU中的運(yùn)算數(shù)據(jù)，以及與硬盤等外部存儲(chǔ)器交換的數(shù)據(jù)。只要計(jì)算機(jī)在運(yùn)行中，CPU就會(huì)把需要運(yùn)算的數(shù)據(jù)調(diào)到內(nèi)存中進(jìn)行運(yùn)算，當(dāng)運(yùn)算內(nèi)存是由內(nèi)存芯8位二進(jìn)制作為一個(gè)可以表示為二進(jìn)制整完成后CPU再將結(jié)果傳送出來，內(nèi)存的運(yùn)行也決定了計(jì)算機(jī)的穩(wěn)定運(yùn)行。片、電路板、金手指等部分組成的。存儲(chǔ)單元：存儲(chǔ)單元一般應(yīng)具有存儲(chǔ)數(shù)據(jù)和讀寫數(shù)據(jù)的功能，以存儲(chǔ)單元，也就是一個(gè)字節(jié)。每個(gè)單元有一個(gè)地址，是一個(gè)整數(shù)編碼，數(shù)。存儲(chǔ)字：存儲(chǔ)字是指存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合。存儲(chǔ)字長：一個(gè)存儲(chǔ)單元存儲(chǔ)一串二進(jìn)制代碼(存儲(chǔ)字)，這串二進(jìn)制代碼的位數(shù)稱為存儲(chǔ)字長，存儲(chǔ)字長可以是8位、16位、32位等。存儲(chǔ)容量：存儲(chǔ)容量是指存儲(chǔ)器可以容納的二進(jìn)制信息量，用存儲(chǔ)器中存儲(chǔ)地址寄存器MAR的編址數(shù)與存儲(chǔ)字位數(shù)的乘積表示。機(jī)器字長：機(jī)器字長也就是運(yùn)算器進(jìn)行定點(diǎn)數(shù)運(yùn)算的字長，通常也是CPU內(nèi)部數(shù)據(jù)通路的寬度。即字長越長，數(shù)的表示范圍也越大，精度也越高。機(jī)器的字長也會(huì)影響機(jī)器的運(yùn)算速度。指令字長：是指機(jī)器指令中二進(jìn)制代碼的總位數(shù)。指令字長取決于從操作碼的長度、操作數(shù)地址的