數(shù)字電路4Ch2

1、第第二章二章 邏輯門電路邏輯門電路內(nèi)容概述內(nèi)容概述集集成成邏邏輯輯門門雙極型集成邏輯門雙極型集成邏輯門MOS集成邏輯門集成邏輯門按器件類型分按器件類型分PMOSNMOSCMOS按集成度分按集成度分SSI（100以下以下個(gè)等效門）個(gè)等效門）MSI（10103 3個(gè)等效門）個(gè)等效門）LSI （10104 4個(gè)等效門）個(gè)等效門）VLSI（10104 4個(gè)以上等效門）個(gè)以上等效門）本章內(nèi)容本章內(nèi)容基本邏輯門的基本結(jié)構(gòu)、工作原理以及外部特性基本邏輯門的基本結(jié)構(gòu)、工作原理以及外部特性 TTL:Transistor-Transistor Logic ECL:Emitter Coupled Logic I2L

2、:Integrated Injection Logic HTL:High Threshold Logic兩種載流子（兩種載流子（電子和空穴）電子和空穴）參與導(dǎo)電參與導(dǎo)電單極型：只有一種載流子參與導(dǎo)電TTL與非門電路與非門電路TTL與非門工作原理與非門工作原理TTL與非門的工作速度與非門的工作速度TTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù)TTLTTL與非門電路與非門電路輸入級(jí)由多發(fā)射極晶體輸入級(jí)由多發(fā)射極晶體管管T1和基極電組和基極電組R1組成，組成，它實(shí)現(xiàn)了輸入變量它實(shí)現(xiàn)了輸入變量A、B、C的與運(yùn)算的與運(yùn)算輸出級(jí)：由輸出級(jí)：由T3、T4、T5和和R4、R5組成組成其中其中T3、T4

3、構(gòu)成復(fù)合管，與構(gòu)成復(fù)合管，與T5組成推組成推拉式輸出結(jié)構(gòu)。具有較強(qiáng)的負(fù)載能力拉式輸出結(jié)構(gòu)。具有較強(qiáng)的負(fù)載能力返回返回中間級(jí)是放大級(jí)，由中間級(jí)是放大級(jí)，由T2、R2和和R3組成，組成，T2的集電極的集電極C2和和發(fā)射極發(fā)射極E2可以分別提供兩個(gè)可以分別提供兩個(gè)相位相反的電壓信號(hào)相位相反的電壓信號(hào) 輸入端全為高電平輸入端全為高電平3 .6V3 .6V2.1V0 .3VT1:Vb1=Vbc1+Vbe2+Vbe5 =0.7V3 = 2.1V因此輸出為邏輯因此輸出為邏輯低電平低電平VOL=0.3V3 .6V發(fā)射結(jié)反偏而集電結(jié)正發(fā)射結(jié)反偏而集電結(jié)正偏偏: :處于處于倒置放大倒置放大狀態(tài)狀態(tài)T T2 2：I

4、b2 =Ic1Ib1 =(5-2.1)/3k1mA 飽和飽和狀態(tài)狀態(tài)T T3 3：V Vc2=Vces2+Vbe51V，使使T3導(dǎo)通，導(dǎo)通，Ve 3=Vc 2-Vbe30.3V，使，使T4截止截止。T T5 5：深飽和狀態(tài)，：深飽和狀態(tài)，返回返回TTLTTL與非門工作原理與非門工作原理TTLTTL與非門工作原理與非門工作原理 輸入端至少有一個(gè)輸入端至少有一個(gè)接低電平接低電平0 .3V3 .6V3 .6V1V3 .6VT1管管:A端發(fā)射結(jié)導(dǎo)通，端發(fā)射結(jié)導(dǎo)通，Vb1=VA+Vbe1=1V，其它發(fā)射結(jié)均因反偏其它發(fā)射結(jié)均因反偏而截止而截止.be4be3C2OHVVVV 5-0.7-0.7=3.6VV

5、b1=1V,所以所以T2、T5截止截止,VC2Vcc=5V, T3：微飽和狀態(tài)。微飽和狀態(tài)。 T4：由于集電結(jié)總是由于集電結(jié)總是反偏，故為放大狀態(tài)。反偏，故為放大狀態(tài)。電路輸出高電平為：電路輸出高電平為：5V返回返回返回返回 輸入端全為高電平，輸入端全為高電平，輸出為低電平輸出為低電平 輸入至少有一個(gè)為輸入至少有一個(gè)為低電平時(shí)，輸出為高低電平時(shí)，輸出為高電平電平由由此可見電路的輸此可見電路的輸出和輸入之間滿足出和輸入之間滿足與非邏輯關(guān)系與非邏輯關(guān)系A(chǔ)BCF T T1 1：倒置放大狀態(tài)倒置放大狀態(tài)T T2 2：飽和狀態(tài)：飽和狀態(tài)T T3 3：導(dǎo)通狀態(tài)：導(dǎo)通狀態(tài)T T4 4：截止?fàn)顟B(tài)：截止?fàn)顟B(tài)T

6、T5 5：深飽和狀態(tài)：深飽和狀態(tài)T T1 1：深飽和狀態(tài)：深飽和狀態(tài)T T2 2：截止?fàn)顟B(tài)：截止?fàn)顟B(tài)T T3 3：微飽和狀態(tài)：微飽和狀態(tài)T T4 4：放大狀態(tài)：放大狀態(tài)T T5 5：截止?fàn)顟B(tài)：截止?fàn)顟B(tài)TTLTTL與非門工作原理與非門工作原理TTLTTL與非門工作速度與非門工作速度存在問題：存在問題：TTL門電路工作速度門電路工作速度相對(duì)于相對(duì)于MOSMOS較快，但由較快，但由于當(dāng)輸出為低電平時(shí)于當(dāng)輸出為低電平時(shí)T T5 5工作在深度飽和狀態(tài)，當(dāng)輸出工作在深度飽和狀態(tài)，當(dāng)輸出由低轉(zhuǎn)為高電平時(shí)，由于在基區(qū)有大量的存儲(chǔ)電荷不由低轉(zhuǎn)為高電平時(shí)，由于在基區(qū)有大量的存儲(chǔ)電荷不能馬上消散，而影響工作速度能馬

7、上消散，而影響工作速度。改進(jìn)型改進(jìn)型TTLTTL與非門與非門 可能工作在飽和狀可能工作在飽和狀態(tài)下的晶體管態(tài)下的晶體管T1、T2、T3、T5都用帶有肖特都用帶有肖特基 勢(shì) 壘 二 極 管基 勢(shì) 壘 二 極 管（Schottky Barrier Diode，SBD）的三）的三極管代替，以限制其極管代替，以限制其飽和深度，提高工作飽和深度，提高工作速度。速度。返回返回SBD的特點(diǎn)：的特點(diǎn)：本身無電荷存儲(chǔ)效應(yīng)本身無電荷存儲(chǔ)效應(yīng)正向壓降只有正向壓降只有0.3VT截止截止/放大：集電結(jié)反放大：集電結(jié)反偏，故偏，故SBD也反偏也反偏T正常工作。正常工作。T飽和：集電結(jié)正偏，飽和：集電結(jié)正偏，故故SBD導(dǎo)通

8、，分走一部導(dǎo)通，分走一部分基極電流，限制了分基極電流，限制了T的飽和深度。的飽和深度。返回返回改進(jìn)型改進(jìn)型TTLTTL與非門與非門 增加增加有源泄放電路有源泄放電路1、提高工作速度、提高工作速度由由T6、R6和和R3構(gòu)成構(gòu)成的有源泄放電路來的有源泄放電路來代替代替T2射極電阻射極電阻R3減少了電路的開啟時(shí)間減少了電路的開啟時(shí)間縮短了電路關(guān)閉時(shí)間縮短了電路關(guān)閉時(shí)間2、提高抗干擾能力提高抗干擾能力T2、T5同時(shí)導(dǎo)通，因同時(shí)導(dǎo)通，因此電壓傳輸特性曲線此電壓傳輸特性曲線過渡區(qū)變窄，曲線變過渡區(qū)變窄，曲線變陡，輸入低電平噪聲陡，輸入低電平噪聲容限容限VNL提高了提高了0.7V左左右右 TTL TTL與非

9、門的外特性及主要參數(shù)與非門的外特性及主要參數(shù) 電壓傳輸特性電壓傳輸特性TTL“TTL“與非與非”門輸入電壓門輸入電壓V VI I與輸出電壓與輸出電壓V VO O之間的關(guān)系曲線，之間的關(guān)系曲線，即即 V VO O = f= f（V VI I）截 止 區(qū)截 止 區(qū) 當(dāng)當(dāng) V VI I 0 . 6 V 0 . 6 V ，V Vb1b11.3V1.3V時(shí)，時(shí)，T T2 2、T T5 5截止，截止，輸出高電平輸出高電平V VOH OH = 3.6V= 3.6V線性區(qū)當(dāng)線性區(qū)當(dāng)0.6VV0.6VVI I1.3V1.3V，0.7VV0.7VV b2 b21.4V1.4V時(shí)，時(shí)，T T2 2導(dǎo)導(dǎo)通，通，T T

10、5 5仍截止，仍截止，V VC2C2隨隨V Vb2b2升升高而下降，經(jīng)高而下降，經(jīng)T T3 3、T T4 4兩級(jí)兩級(jí)射隨器使射隨器使V VO O下降下降轉(zhuǎn)折區(qū)轉(zhuǎn)折區(qū)飽和區(qū)飽和區(qū)返回返回VoffVSHVonVSLTTL“TTL“與非與非”門的外門的外特性及主要參數(shù)特性及主要參數(shù) 抗干擾能力抗干擾能力關(guān)門電平關(guān)門電平V OFF：保證輸出為標(biāo)準(zhǔn)高電平保證輸出為標(biāo)準(zhǔn)高電平VSH的的最大最大輸入輸入低低電平值電平值開門電平開門電平V ON：保證輸出為標(biāo)準(zhǔn)低電平保證輸出為標(biāo)準(zhǔn)低電平VSL的的最小最小輸入輸入高高電平值電平值低電平噪聲容限低電平噪聲容限V NL：V NL= V OFF - VSL高電平噪聲容

11、限高電平噪聲容限V NH：V NH= V SH - VONTTL“TTL“與非與非”門的外特性及主要參門的外特性及主要參數(shù)數(shù) 輸入特性輸入特性輸入電流與輸入電壓之間的關(guān)系曲線，即輸入電流與輸入電壓之間的關(guān)系曲線，即II = f（VI）假定輸入電流假定輸入電流II流入流入T1發(fā)射發(fā)射極時(shí)方向?yàn)檎?，反之為?fù)極時(shí)方向?yàn)檎?，反之為?fù)1. 1. 輸入短路電流輸入短路電流ISD（也叫輸入低電平電流（也叫輸入低電平電流IIL）當(dāng)當(dāng)VIL = 0V時(shí)由輸入端流出的電流時(shí)由輸入端流出的電流mA 4 . 1 K37 . 05RVVI 1be1CCIL前級(jí)驅(qū)動(dòng)門導(dǎo)通時(shí)，前級(jí)驅(qū)動(dòng)門導(dǎo)通時(shí)，IIL將灌將灌入前級(jí)門，稱為

12、灌電流負(fù)載入前級(jí)門，稱為灌電流負(fù)載2. 2. 輸入漏電流輸入漏電流IIH（輸入高電平電流）（輸入高電平電流）指一個(gè)輸入端接高電平，其余輸入端接低電平，經(jīng)該輸指一個(gè)輸入端接高電平，其余輸入端接低電平，經(jīng)該輸入端流入的電流。約入端流入的電流。約10AA左右左右返回返回 扇入系數(shù)扇入系數(shù)N Ni i和扇出系數(shù)和扇出系數(shù)N NO O1. 1. 扇入系數(shù)扇入系數(shù)N Ni i是指合格的輸入端的個(gè)數(shù)是指合格的輸入端的個(gè)數(shù)2. 2. 扇出系數(shù)扇出系數(shù)N NO O是指在灌電流（輸出低電平）狀態(tài)是指在灌電流（輸出低電平）狀態(tài)下驅(qū)動(dòng)同類門的個(gè)數(shù)。下驅(qū)動(dòng)同類門的個(gè)數(shù)。ILOLmaxO/IIN其中其中I IOLmaxO

13、Lmax為最大允許灌電流，為最大允許灌電流，,I,IILIL是一個(gè)負(fù)載是一個(gè)負(fù)載門灌入本級(jí)的電流（門灌入本級(jí)的電流（1.4mA1.4mA）。）。NoNo越大，說越大，說明門的負(fù)載能力越強(qiáng)明門的負(fù)載能力越強(qiáng)返回返回TTL“TTL“與非與非”門的外特性及主要參門的外特性及主要參數(shù)數(shù) 平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間t tpdpd導(dǎo)通延遲時(shí)間導(dǎo)通延遲時(shí)間t tPHLPHL：輸入波形上升沿的輸入波形上升沿的50%50%幅值處到幅值處到輸出波形下降沿輸出波形下降沿50% 50% 幅值處所需要的時(shí)間，幅值處所需要的時(shí)間，截止延遲時(shí)間截止延遲時(shí)間t tPLHPLH：從輸從輸入波形下降沿入波形下降沿50% 5

14、0% 幅值幅值處到輸出波形上升沿處到輸出波形上升沿50% 50% 幅值處所需要的時(shí)幅值處所需要的時(shí)間，間，平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間t tpdpd：2t t t PHLPLHpd通常通常t tPLHPLHt tPHLPHL，t tpdpd越小，電路的開關(guān)速度越小，電路的開關(guān)速度越高。一般越高。一般t tpdpd = 10ns = 10ns40ns40ns輸入信號(hào)輸入信號(hào)VI輸出信號(hào)輸出信號(hào)V0TTL“TTL“與非與非”門的外特性及主要參門的外特性及主要參數(shù)數(shù)返回返回三態(tài)邏輯門（三態(tài)邏輯門（Tristate Logic(TSL)）集電極開路集電極開路TTL“TTL“與非與非”門（門（Ope

15、n Collector(OC門門)）集電極開路集電極開路TTL“TTL“與非與非”門（門（OCOC門）門）10該與非門輸出高該與非門輸出高電平，電平，T5截止截止該與非門輸出低該與非門輸出低電平，電平，T5導(dǎo)通導(dǎo)通 TTL門輸出端并聯(lián)問題門輸出端并聯(lián)問題當(dāng)將兩個(gè)當(dāng)將兩個(gè)TTL“TTL“與非與非”門門輸出端直接并聯(lián)輸出端直接并聯(lián)時(shí)：時(shí)：V VccccRR5 5門門1 1的的T T4 4門門2 2的的T T5 5產(chǎn)生產(chǎn)生一個(gè)很大的電流一個(gè)很大的電流產(chǎn)生一個(gè)大電流產(chǎn)生一個(gè)大電流1 1、抬高門、抬高門2 2輸出輸出低電平低電平2 2、會(huì)因功耗過大、會(huì)因功耗過大損壞門器件損壞門器件注：注：TTLTTL輸

16、出端輸出端不能直接并聯(lián)不能直接并聯(lián)返回返回TTL與非門電路與非門電路集電極開路集電極開路TTL“TTL“與非與非”門（門（OCOC門）門） OCOC門的結(jié)構(gòu)門的結(jié)構(gòu)RLVC集電極開路與非門（集電極開路與非門（OC門）門）當(dāng)輸入端全為高電當(dāng)輸入端全為高電平時(shí)，平時(shí)，T2、T5導(dǎo)通，導(dǎo)通，輸出輸出F為低電平；為低電平；輸入端有一個(gè)為輸入端有一個(gè)為低電平時(shí)，低電平時(shí)，T2、T5截止，輸出截止，輸出F高高電平接近電源電電平接近電源電壓壓VC。 OC門完成門完成“與非與非”邏輯功邏輯功能能邏輯符號(hào)：邏輯符號(hào)：輸出邏輯電平：輸出邏輯電平：低電平低電平0.3V高電平為高電平為VC（5-30V）ABF 返回返

17、回 OC門實(shí)現(xiàn)門實(shí)現(xiàn)“線與線與”邏輯邏輯FRLVC相當(dāng)于相當(dāng)于“與門與門”邏輯等效符號(hào)邏輯等效符號(hào)21F FF_CDAB_CDAB 負(fù)載電阻負(fù)載電阻RL的選擇的選擇（自看作考（自看作考試內(nèi)容）試內(nèi)容）集電極開路集電極開路TTL“TTL“與非與非”門（門（OCOC門）門）返回返回集電極開路集電極開路TTL“TTL“與非與非”門（門（OCOC門）門） OC門應(yīng)用門應(yīng)用-電平轉(zhuǎn)換器電平轉(zhuǎn)換器OC門需外接電阻，所以電源門需外接電阻，所以電源VC可以選可以選5V30V，因此，因此OC門作為門作為TTL電路可以和其它不同類型不同電平的邏電路可以和其它不同類型不同電平的邏輯電路進(jìn)行連接輯電路進(jìn)行連接TTL電

18、路驅(qū)動(dòng)電路驅(qū)動(dòng)CMOS電路圖電路圖C M O S 電 路 的電 路 的 VD D = 5 V 1 8 V ， 特 別 是， 特 別 是VDD VCC時(shí)，必須選用時(shí)，必須選用集電極開路（集電極開路（OC門）門）TTL電路電路CMOS電源電壓電源電壓VDD = 5V時(shí)，一般的時(shí)，一般的TTL門可門可以直接驅(qū)動(dòng)以直接驅(qū)動(dòng)CMOS門門返回返回三態(tài)邏輯門（三態(tài)邏輯門（TSLTSL） 三態(tài)門三態(tài)門工作原理工作原理除具有除具有TTL與非門輸出高、低電平與非門輸出高、低電平狀態(tài)外，還有狀態(tài)外，還有第三種輸出狀態(tài)第三種輸出狀態(tài) 高阻狀態(tài)高阻狀態(tài)，又稱，又稱禁止態(tài)或失效態(tài)禁止態(tài)或失效態(tài)非門，是三態(tài)門非門，是三態(tài)門

19、的狀態(tài)控制部分的狀態(tài)控制部分E使能端使能端六管六管TTL與非門與非門增加部分增加部分當(dāng)當(dāng) E= 0時(shí)，時(shí)，T4輸出高電平輸出高電平VC = 1，D2截止，此時(shí)后面截止，此時(shí)后面電路執(zhí)行正常與非功能電路執(zhí)行正常與非功能F=AB101V1V輸出輸出F端處于高阻狀態(tài)記為端處于高阻狀態(tài)記為ZT6、T7、 T9、 T10均截止均截止Z當(dāng)當(dāng) E= 1時(shí)，時(shí)，返回返回高阻狀態(tài)與非功能 ZF ABF1E0E_高阻狀態(tài)與非功能 ZF ABF0E1E_使使能能端端的的兩兩種種控控制制方方式式低電平使能低電平使能高電平使能高電平使能三態(tài)門的邏輯符號(hào)三態(tài)門的邏輯符號(hào)返回返回FAB EENABF EEN 三態(tài)門的應(yīng)用三

20、態(tài)門的應(yīng)用1. 三態(tài)門廣泛用于數(shù)據(jù)總線結(jié)構(gòu)三態(tài)門廣泛用于數(shù)據(jù)總線結(jié)構(gòu)任何時(shí)刻只能有一個(gè)任何時(shí)刻只能有一個(gè)控制端有效，即只有控制端有效，即只有一個(gè)門處于數(shù)據(jù)傳輸，一個(gè)門處于數(shù)據(jù)傳輸，其它門處于禁止?fàn)顟B(tài)其它門處于禁止?fàn)顟B(tài)2. 雙向傳輸雙向傳輸當(dāng)當(dāng)E=0時(shí)，門時(shí)，門1工作，工作，門門2禁止，數(shù)據(jù)從禁止，數(shù)據(jù)從A送到送到B；E=1時(shí)，門時(shí)，門1禁止，禁止，門門2工作，數(shù)據(jù)從工作，數(shù)據(jù)從B送到送到A。返回返回三態(tài)邏輯門（三態(tài)邏輯門（TSLTSL）總線總線ECL“ECL“或或/ /或非或非”門電門電路路ECLECL門的主要優(yōu)缺點(diǎn)門的主要優(yōu)缺點(diǎn)返回返回ECL“ECL“或或/ /或非或非”門電路門電路輸入級(jí)輸

21、入級(jí)輸出級(jí)輸出級(jí)同時(shí)實(shí)現(xiàn)或同時(shí)實(shí)現(xiàn)或/或非或非邏輯功能，為非飽邏輯功能，為非飽和型電路和型電路基準(zhǔn)電源基準(zhǔn)電源-為為T4管管提供參考電壓提供參考電壓VBB。選定選定VBB = - -1.2V邏邏輯輯符符號(hào)號(hào)邏邏輯輯表表達(dá)達(dá)式式CBAFCBAF 優(yōu)點(diǎn)優(yōu)點(diǎn)1、開關(guān)速度高、開關(guān)速度高2、邏輯功能強(qiáng)邏輯功能強(qiáng)3、負(fù)載能力強(qiáng)、負(fù)載能力強(qiáng) 缺點(diǎn)缺點(diǎn)1、功耗較大、功耗較大2、抗干擾能力差：、抗干擾能力差：邏輯擺幅為邏輯擺幅為0.8V左右，噪左右，噪聲容限聲容限VN一般約一般約300mV互補(bǔ)輸出端互補(bǔ)輸出端“或或/或非或非” ，且采用射極開路形式，實(shí)且采用射極開路形式，實(shí)現(xiàn)輸出變量的現(xiàn)輸出變量的“線或線或”操

22、操作作ECL“ECL“或或/ /或非或非”門電路門電路返回返回I I2 2 L L基本單元電路基本單元電路I I2 2 L L門電路門電路I I2 2 L L的主要優(yōu)缺點(diǎn)的主要優(yōu)缺點(diǎn)I I2 2 L L基本單元電路基本單元電路 電路的組成電路的組成射極加正電壓射極加正電壓VE，構(gòu)成恒流源構(gòu)成恒流源I0I0多集電極晶體管多集電極晶體管T2，C1、C2、C3之間相互隔離之間相互隔離T2的驅(qū)動(dòng)電流是由的驅(qū)動(dòng)電流是由T1射極注入的，故有注射極注入的，故有注入邏輯之稱。入邏輯之稱。 工作原理工作原理1、當(dāng)、當(dāng)VA = 0.1V低低電平時(shí)，電平時(shí)，T2截止，截止，I0從輸入端從輸入端A流出，流出，C1、C

23、2和和C3輸出輸出高電平。高電平。2、當(dāng)、當(dāng)A開路（相當(dāng)于輸入高電平開路（相當(dāng)于輸入高電平）時(shí)，）時(shí)，I0流入流入T2的的基極，基極，T2飽和導(dǎo)通，飽和導(dǎo)通，C1、C2和和C3輸出低電平。輸出低電平。邏輯符號(hào)邏輯符號(hào)A-輸入輸入C1、C2和和C3-輸出輸出電路的任何一個(gè)輸電路的任何一個(gè)輸出與輸入之間都是出與輸入之間都是“非非”邏輯關(guān)系邏輯關(guān)系電路可簡(jiǎn)化為：返回返回I I2 2 L L門電路門電路 “與與”門門線與線與邏輯功能：邏輯功能： F=A B “與或非與或非”門門VE用輸入用輸入變量來代替變量來代替邏輯功能：邏輯功能：CDABCDABF返回返回I I2 2 L L的主要優(yōu)缺點(diǎn)的主要優(yōu)缺點(diǎn)

24、 優(yōu)點(diǎn)優(yōu)點(diǎn)1. 1. 集成度高集成度高2. 2. 功耗小功耗小3. 3. 電源電壓范圍寬電源電壓范圍寬4. 4. 品質(zhì)因素品質(zhì)因素最佳最佳5. 5. 生產(chǎn)工藝簡(jiǎn)單生產(chǎn)工藝簡(jiǎn)單電流在電流在1nA1mA范范圍內(nèi)均能正常工作圍內(nèi)均能正常工作I2L的品質(zhì)因數(shù)只有的品質(zhì)因數(shù)只有（0.11）pJ/門門 缺點(diǎn)缺點(diǎn)1. 1. 開關(guān)速度低開關(guān)速度低2. 2. 噪聲容限低噪聲容限低I2L的邏輯擺幅僅的邏輯擺幅僅700mV左右，比左右，比ECL還低，但還低，但其內(nèi)部噪聲小，因此電其內(nèi)部噪聲小，因此電路能正常工作路能正常工作3. 3. 多塊一起使用時(shí)，由多塊一起使用時(shí)，由于各管子輸入特性的離于各管子輸入特性的離散性，

25、基極電流分配會(huì)散性，基極電流分配會(huì)出現(xiàn)不均的現(xiàn)象，嚴(yán)重出現(xiàn)不均的現(xiàn)象，嚴(yán)重時(shí)電路無法正常工作時(shí)電路無法正常工作返回返回M=P（功率）（功率）tpd（速度），它表（速度），它表示門電路性能的優(yōu)劣，單位是皮焦示門電路性能的優(yōu)劣，單位是皮焦(pJ)。NMOSNMOS反相器反相器NMOSNMOS門電路門電路CMOSCMOS門電路門電路NMOSNMOS反相器反相器 MOS管的開關(guān)特性管的開關(guān)特性數(shù)字邏輯電路中的數(shù)字邏輯電路中的MOSMOS管均是增強(qiáng)型管均是增強(qiáng)型MOSMOS管，它具有以下特點(diǎn)：管，它具有以下特點(diǎn)：當(dāng)當(dāng)|UGS|UT| 時(shí)，管子導(dǎo)通，導(dǎo)通電阻很小，相當(dāng)于開關(guān)閉合時(shí)，管子導(dǎo)通，導(dǎo)通電阻很小，

26、相當(dāng)于開關(guān)閉合 當(dāng)當(dāng)|UGS|UT| 時(shí)，管子截止，相當(dāng)于開關(guān)斷開時(shí)，管子截止，相當(dāng)于開關(guān)斷開 NMOS反相器反相器設(shè)電源電壓設(shè)電源電壓VDD = 10V，開啟電壓開啟電壓VT1 = VT2 = 2V1、A輸入高電平輸入高電平VIH = 8V2、A輸入低電平輸入低電平V I L = 0.3V時(shí)，時(shí)， 電路執(zhí)行邏輯非功能電路執(zhí)行邏輯非功能工作管工作管負(fù)載管負(fù)載管T1、T2均導(dǎo)通，輸出為低均導(dǎo)通，輸出為低電平電平VOL 0.3VT1截止截止T2導(dǎo)通，電路輸出導(dǎo)通，電路輸出高電平高電平VOH = VDD - - VT2 = 8V。返回返回NMOSNMOS門電路門電路 NMOS與非門與非門工作管工作管

27、串聯(lián)串聯(lián)負(fù)載管負(fù)載管工作原理：工作原理：T1和和T2都導(dǎo)通，輸出低電平都導(dǎo)通，輸出低電平2、當(dāng)輸出端有一個(gè)為低電平時(shí)，、當(dāng)輸出端有一個(gè)為低電平時(shí)，與低電平相連的驅(qū)動(dòng)管就截止，與低電平相連的驅(qū)動(dòng)管就截止，輸出高電平輸出高電平電路電路 “與非與非”邏輯功能：邏輯功能：BAF注：注：增加扇入，只增加串聯(lián)驅(qū)動(dòng)管增加扇入，只增加串聯(lián)驅(qū)動(dòng)管的個(gè)數(shù)，但扇入不宜過多，一的個(gè)數(shù)，但扇入不宜過多，一般不超過般不超過311通通通通01、當(dāng)兩個(gè)輸入端、當(dāng)兩個(gè)輸入端A和和B均為高電平時(shí)均為高電平時(shí)01止通1返回返回CMOSCMOS電路電路 CMOS反相器反相器PMOSNMOS襯底與漏源間的襯底與漏源間的PNPN結(jié)始終處

28、于反結(jié)始終處于反偏偏，NMOSNMOS管的襯底總是接到電路管的襯底總是接到電路的的最低電位最低電位，PMOSPMOS管的襯底總是管的襯底總是接到電路的接到電路的最高電位最高電位柵極相連柵極相連做輸入端做輸入端漏極相連漏極相連做輸出端做輸出端電源電壓電源電壓V VDDDDV VT1T1+|V+|VT2T2| |，V VDDDD適用范圍較大可在適用范圍較大可在3 318V18V， V VT1T1-NMOS-NMOS的開啟電壓的開啟電壓V VT2T2-PMOS-PMOS的開啟電壓的開啟電壓返回返回CMOSCMOS電路電路 CMOS反相器反相器工作原理：工作原理：1 1、輸入為低電平、輸入為低電平V

29、VIL IL = 0V= 0V時(shí)時(shí)V VGS1GS1V VT1T1T T1 1管截止；管截止；|V|VGS2GS2| | |V|VT2T2| | 電路中電流近似為零（忽略電路中電流近似為零（忽略T T1 1的的截止漏電流）截止漏電流）,V,VDDDD主要降落在主要降落在T T1 1上，輸出為高電平上，輸出為高電平V VOHOHVVDDDDT T2 2導(dǎo)通導(dǎo)通2 2、輸入為高電平、輸入為高電平V VIHIH = V = VDDDD時(shí)，時(shí)，T T1 1通通T T2 2止，止，V VDDDD主要降在主要降在T T2 2上，上，輸出為低電平輸出為低電平V VOLOL0V0V。實(shí)現(xiàn)邏輯實(shí)現(xiàn)邏輯“非非”功

30、能功能AF 返回返回 CMOS傳輸門（傳輸門（TG）柵極控制電壓柵極控制電壓為互補(bǔ)信號(hào)，為互補(bǔ)信號(hào)，如如C=0，C=VDD工作原理：工作原理：當(dāng)當(dāng)C = 0VC = 0V， C= VC= VDDDD時(shí)時(shí)T TN N和和T TP P均截止，均截止，V VI I由由0 0V VDDDD變化時(shí)，傳輸變化時(shí)，傳輸門呈現(xiàn)高阻狀態(tài)，相門呈現(xiàn)高阻狀態(tài)，相當(dāng)于開關(guān)斷開，當(dāng)于開關(guān)斷開， C CL L上的電平保持不變，上的電平保持不變，這種狀態(tài)稱為傳輸門這種狀態(tài)稱為傳輸門保存信息保存信息當(dāng)當(dāng)C = VC = VDDDD， C= 0VC= 0V時(shí)，時(shí)，V VI I在在V VT TV VDDDD范圍變化范圍變化時(shí)時(shí)T

31、 TP P導(dǎo)通導(dǎo)通即即V VI I在在0 0V VDDDD范圍變化范圍變化時(shí)，時(shí)，T TN N、T TP P中至少有中至少有一 只 管 子 導(dǎo) 通 ， 使一 只 管 子 導(dǎo) 通 ， 使V VO O=V=VI I，這相當(dāng)于開關(guān)，這相當(dāng)于開關(guān)接通，這種狀態(tài)稱為接通，這種狀態(tài)稱為傳輸門傳輸信息傳輸門傳輸信息V VI I由由0 0（V VDDDD-V-VT T）范）范圍變化時(shí)圍變化時(shí)T TN N導(dǎo)通導(dǎo)通返回返回CMOSCMOS電路電路 CMOS傳輸門（傳輸門（TG）工作原理：工作原理：1 1、當(dāng)、當(dāng)C C 為低電平時(shí)，為低電平時(shí)， T TN N、T TP P截止傳輸門相當(dāng)截止傳輸門相當(dāng)于開關(guān)斷開，傳輸

32、門保于開關(guān)斷開，傳輸門保存信息存信息2 2、當(dāng)、當(dāng)C C為高電平時(shí)，為高電平時(shí)， T TN N、T TP P中至少有一只管中至少有一只管子導(dǎo)通，使子導(dǎo)通，使V VO O=V=VI I，這，這相當(dāng)于開關(guān)接通，傳輸相當(dāng)于開關(guān)接通，傳輸門傳輸信息門傳輸信息由此可見傳輸門相當(dāng)由此可見傳輸門相當(dāng)于一個(gè)理想的開關(guān)，且是一個(gè)雙向開關(guān)于一個(gè)理想的開關(guān)，且是一個(gè)雙向開關(guān)邏輯符號(hào)邏輯符號(hào)輸入輸入輸出輸出門控制門控制信號(hào)信號(hào)返回返回CMOSCMOS電路電路 CMOS模擬開關(guān)模擬開關(guān)電路圖電路圖控制模擬信號(hào)傳輸控制模擬信號(hào)傳輸?shù)囊环N電子開關(guān)，的一種電子開關(guān)，通與斷是由數(shù)字通與斷是由數(shù)字信號(hào)控制的信號(hào)控制的反相器的輸入

33、和輸出反相器的輸入和輸出提供傳輸門兩個(gè)反相提供傳輸門兩個(gè)反相控制信號(hào)（控制信號(hào)（C C和和C C）傳輸門傳輸門1、電路結(jié)構(gòu)、電路結(jié)構(gòu)2、邏輯符號(hào)、邏輯符號(hào)邏輯符號(hào)返回返回CMOSCMOS電路電路 CMOS模擬開關(guān)模擬開關(guān)電路圖電路圖1、電路結(jié)構(gòu)、電路結(jié)構(gòu)2、邏輯符號(hào)、邏輯符號(hào)返回返回CMOSCMOS電路電路3、CD4066CMOSCMOS電路電路返回返回 CMOS門電路門電路1、與非門、與非門二輸入二輸入“與非與非”門電路結(jié)構(gòu)如圖門電路結(jié)構(gòu)如圖每 個(gè) 輸 入 端 與 一每 個(gè) 輸 入 端 與 一 個(gè)個(gè) NMOS管和一個(gè)管和一個(gè)PMOS管的柵極相連管的柵極相連兩 個(gè) 并 聯(lián) 的兩 個(gè) 并 聯(lián) 的

34、PMOSPMOS管管T T3 3、T T4 4兩個(gè)串聯(lián)的兩個(gè)串聯(lián)的NMOS TNMOS T1 1、T T2 2CMOSCMOS電路電路返回返回 CMOS門電路門電路1、與非門、與非門當(dāng)當(dāng)A A和和B B為高電平時(shí)為高電平時(shí): :1通通通通止止止止0101通通止止通通1止止當(dāng)當(dāng)A A和和B B有一個(gè)或一個(gè)以上有一個(gè)或一個(gè)以上為低電平時(shí)為低電平時(shí): :電路輸出高電平電路輸出高電平輸出低電平輸出低電平 電路實(shí)現(xiàn)電路實(shí)現(xiàn)“與非與非”邏輯功能邏輯功能ABF CMOSCMOS電路電路 CMOS門電路門電路2、“異或異或”門門由三個(gè)由三個(gè)CMOSCMOS反相器和反相器和一個(gè)一個(gè)CMOSCMOS傳輸門組成傳輸

35、門組成傳輸門的控傳輸門的控制信號(hào)制信號(hào)A、A返回返回CMOSCMOS電路電路 CMOS門電路門電路2、“異或異或”門門當(dāng)當(dāng)A = B = 0A = B = 0時(shí)時(shí)00110TGTG斷開，則斷開，則C=B=1C=B=1，F(xiàn)=C=0F=C=0。TG斷開斷開當(dāng)當(dāng)A = B = 1A = B = 1時(shí)，時(shí)，11TG接通110TGTG接通，接通，C = B = 1C = B = 1，反相器反相器2 2的兩只的兩只MOSMOS管都截止，輸出管都截止，輸出F=0F=0。 輸入端輸入端A A和和B B相同相同得：輸入端得：輸入端A A和和B B相同，相同， 輸出輸出 F=0F=0返回返回 CMOS門電路門電路

36、2、“異或異或”門門 輸入端輸入端A A和和B B不同不同當(dāng)當(dāng)A = 1A = 1，B = 0B = 0時(shí)時(shí)10TGTG導(dǎo)通導(dǎo)通001輸出輸出F=1當(dāng)當(dāng)A = 0A = 0，B = 1B = 1時(shí)時(shí)01TGTG斷開斷開101輸出輸出F=1得：輸入端得：輸入端A A和和B B不同，不同， 輸出輸出 F=1F=1返回返回CMOSCMOS電路電路 CMOS門電路門電路2、“異或異或”門門 輸入端輸入端A A和和B B不同不同輸出輸出F=1 輸入端輸入端A A和和B B相同相同輸出輸出 F=0F=0由此可知：該電路實(shí)由此可知：該電路實(shí)現(xiàn)的是現(xiàn)的是“異或異或”的邏的邏輯功能輯功能BABABAF返回返回C

37、MOSCMOS電路電路CMOSCMOS電路的特點(diǎn)電路的特點(diǎn)1 1、功耗小功耗?。篊MOSCMOS門工作時(shí)，總是一管導(dǎo)通另一管截止，門工作時(shí)，總是一管導(dǎo)通另一管截止，因而幾乎不由電源吸取電流其功耗極小。因而幾乎不由電源吸取電流其功耗極小。2 2、CMOSCMOS集成電路功耗低內(nèi)部發(fā)熱量小，集成電路功耗低內(nèi)部發(fā)熱量小，集成度大大提高。集成度大大提高。3 3、抗幅射能力強(qiáng)抗幅射能力強(qiáng)，特別適用在航天、衛(wèi)星和核實(shí)驗(yàn)條件，特別適用在航天、衛(wèi)星和核實(shí)驗(yàn)條件下工作。下工作。4 4、電壓范圍寬電壓范圍寬：CMOSCMOS門電路輸出高電平門電路輸出高電平V VOH OH V VDDDD，低電，低電平平V VOL

38、 OL 0V 0V。5 5、輸出驅(qū)動(dòng)電流比較大，而輸入阻抗又極高，級(jí)連時(shí)、輸出驅(qū)動(dòng)電流比較大，而輸入阻抗又極高，級(jí)連時(shí)扇扇出能力較大出能力較大，一般可以大于，一般可以大于5050。7 7、由于輸入阻抗高，在使用和存放時(shí)應(yīng)、由于輸入阻抗高，在使用和存放時(shí)應(yīng)注意靜電屏蔽注意靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好，焊接時(shí)電烙鐵應(yīng)接地良好，多余不用輸入端不能懸空多余不用輸入端不能懸空。返回返回6 6、抗干擾能力強(qiáng)。、抗干擾能力強(qiáng)。TTLTTL和和CMOSCMOS性能比較性能比較TTLCMOSVOHVOL閾值電壓閾值電壓VT電源電壓電源電壓速度速度功耗功耗扇出扇出3.6VVDD0.3V0V1.4V1/2VDD5V318V較快較快較慢較慢大（幾大（幾mW）?。◣资。◣资畊W）850TTLTTL和和CMOSCMOS電路系列電路系列TTLCMOS標(biāo)準(zhǔn)系列標(biāo)準(zhǔn)系列高速系列高速系列 肖特基系列肖特基系列低功耗低功耗肖特基系列肖特基系列CT74（SN54/74）CT74H（SN54H/74H）CT74S（SN54S/74S）C