組成與體系結(jié)構(gòu)(7)

1、第五章 中央處理器 CPU的構(gòu)成：運(yùn)算器+控制器 控制器：計(jì)算機(jī)的指揮中心，控制所有部件協(xié)調(diào)一致地工作以完成信息處理的任務(wù)。 因?yàn)榭刂破鲗?shí)施控制的對象是整個計(jì)算機(jī)系統(tǒng)的所有硬件，故其內(nèi)容的學(xué)習(xí)對使用和設(shè)計(jì)計(jì)算機(jī)的人至關(guān)重要。 重點(diǎn)： 1、控制器的設(shè)計(jì)方法硬布線設(shè)計(jì)法和微程序設(shè)計(jì)法。 2、有關(guān)時序的概念。5.1 CPU的功能和組成5.1.1 CPU的功能 一、指令控制 計(jì)算機(jī)的工作過程實(shí)際是一個取指令執(zhí)行指令的循環(huán)； 上電產(chǎn)生復(fù)位信號執(zhí)行程序停機(jī)下電。 控制器的首要任務(wù)應(yīng)該是保證指令流正常運(yùn)轉(zhuǎn)，即保證按程序中規(guī)定的指令順序完成指令的執(zhí)行。 二、操作控制 在保證指令控制的前提下把控制器的任務(wù)細(xì)化到

2、一條指令內(nèi)部任一指令的功能往往由若干個微操作來實(shí)現(xiàn)，例： ADD M （M）+（AC）AC）的微操作。 控制器除了指令控制外，還要針對每一條指令給出相應(yīng)硬件完成各個微操作所需要的微操作控制信號。 三、時間（時序）控制在操作控制的同時，即考慮空間因素（微操作對應(yīng)哪個硬件）的同時，還要明確每個微操作占多少時間、各個操作之間的先后次序如何即考慮時間因素。 控制器在指令控制和操作控制的同時，還要負(fù)責(zé)為每個操作帶上時間長度及順序的信號即時序信號。 四、數(shù)據(jù)加工 以上三項(xiàng)功能都是指CPU中控制器的功能，而數(shù)據(jù)加工處理是中CPU運(yùn)算器的功能。 5.1.2 CPU的基本組成 見教材P.154 圖5.1： 一、

3、分割運(yùn)算器與控制器 二、MAR與MDR的重要作用 三、程序在其中的執(zhí)行過程5.1.3 CPU中的主要寄存器 控制器5.1.4 操作控制器與時序產(chǎn)生器 的組成 控制器為完成上述指令控制、操作控制和時序控制的功能，需設(shè)置以下主要部件： 一、程序計(jì)數(shù)器PC（Program Counter） 存放待執(zhí)行指令在存儲器中的地址，又叫指令地址寄存器。 任何程序執(zhí)行前，需將程序首地址置入PC中。一般PC內(nèi)容順序增1；遇轉(zhuǎn)移類指令，將目標(biāo)地址置入PC即可。 二、指令寄存器IR（Instruction Register） 用來存放從存儲器中取出的待執(zhí)行指令。 實(shí)際是存儲器MDRIR。 三、指令譯碼器ID（Inst

4、ruction Decoder） 對指令的操作碼即IR（OP）進(jìn)行譯碼，識別出當(dāng)前指令的操作性質(zhì)，結(jié)果送到操作控制部件。 四、時序部件 用來產(chǎn)生計(jì)算機(jī)工作過程中需要的各種時序信號，送給操作控制部件。 常由系統(tǒng)主時鐘、節(jié)拍信號發(fā)生器和啟停邏輯等部件組成。 五、操作控制部件微操作控制信號的產(chǎn)生部件 任何指令的執(zhí)行過程都是一個微操作序列產(chǎn)生的過程；操作控制部件就是用來產(chǎn)生與各條指令對應(yīng)的微操作控制信號。 所謂“控制器的設(shè)計(jì)”主要就是針對該部件而言。具體地說控制器的設(shè)計(jì)有三種方法（也叫控制器的三種構(gòu)成方式）： （1）組合邏輯的設(shè)計(jì)方法，又叫硬布線方法、常規(guī)的控制器設(shè)計(jì)方法； （2）存儲邏輯的設(shè)計(jì)方法，

5、又叫微程序設(shè)計(jì)方法； （3）可編程邏輯陣列設(shè)計(jì)方法即PLA設(shè)計(jì)方法。 六、中斷系統(tǒng) 中斷系統(tǒng)是軟硬件的綜合系統(tǒng)，用來處理計(jì)算機(jī)中出現(xiàn)的一些不可預(yù)知的事件。 中斷系統(tǒng)在邏輯（功能）上屬于控制器的一部分。 七、操作控制臺（Console） 任何計(jì)算機(jī)系統(tǒng)中人-機(jī)聯(lián)系的橋梁：啟停、人工干預(yù)、測試 微機(jī)的控制臺。 大型機(jī)的控制臺結(jié)構(gòu)很復(fù)雜，其質(zhì)量如何在很大程度上影響系統(tǒng)功能的發(fā)揮和應(yīng)用的方便程度。 控制臺在邏輯（功能）上屬于控制器的一部分，在硬件上它不可能集成化。 綜上所述，給出一個較完整的控制器組成的結(jié)構(gòu)框圖。請注意其中操作控制部件的輸入與輸出。指令譯碼器ID指令寄存器IR程序計(jì)數(shù)器PC操作控制部件

6、（微操作控制信號的產(chǎn)生部件）時序部件操作控制臺中斷系統(tǒng)指令信息時序信號地址形成邏輯+1去主存自主存.運(yùn)算器的微操作控制信號主存或I/O端口的微操作控制信號其他部件的微操作控制信號5.2 指令周期 主要內(nèi)容： （1）了解與指令執(zhí)行有關(guān)的幾個時間概念指令周期、機(jī)器周期（CPU周期）、時鐘周期（節(jié)拍）； （2）通過五條典型指令的執(zhí)行過程來認(rèn)識指令功能是怎樣經(jīng)由一系列的微操作來完成的； （3）學(xué)會用流程圖表示一條指令的微操作構(gòu)成。 5.2.1 指令周期的基本概念 一、指令周期 一條指令從主存儲器中取出來到執(zhí)行完畢所需要的時間，常將其分成兩個階段取指令、分析和執(zhí)行指令。 二、機(jī)器周期（CPU周期） 一個

7、指令周期由若干個機(jī)器周期構(gòu)成。不同指令周期中機(jī)器周期的種類和數(shù)量可能不同。 每條指令的第一個機(jī)器周期都是取指令周期，然后有一個或幾個執(zhí)行周期。 常定義機(jī)器周期的長度為主存的存取周期Tm。 三、節(jié)拍（時鐘周期、T狀態(tài)） 是計(jì)算機(jī)操作的最小時間單位。 一個機(jī)器周期由幾個節(jié)拍構(gòu)成。具體個數(shù)可以是固定的定長機(jī)器周期，也可以是變化的變長機(jī)器周期。甚至一個機(jī)器周期內(nèi)的節(jié)拍長度可以都相等也可以長度不等。 5.2.25.2.5（P.158164）五條典型指令的執(zhí)行過程圖例。 5.2.6 用方框圖語言表示指令周期 （用流程圖表示一條指令中的各個微操作） P.166圖5.14。 P.166例1。 P.209習(xí)題1

8、、2、3。ALU累加器AC操作控制器時序產(chǎn)生器指令譯碼器指令寄存器IR程序計(jì)數(shù)器PC地址寄存器AR存儲器地址指令或數(shù)據(jù)20CLA21ADD 3022STA 4023NOP24JMP 21CLA指令流程第第1個個CPU周期周期1234緩沖寄存器DR56第第2個個CPU周期周期789ALU累加器AC操作控制器時序產(chǎn)生器指令譯碼器指令寄存器IR程序計(jì)數(shù)器PC地址寄存器AR存儲器地址指令或數(shù)據(jù)20CLA21ADD 3022STA 4023NOP24JMP 21緩沖寄存器DRADD指令流程第第2個個CPU周期周期123445第第3個個CPU周期周期ALU累加器AC操作控制器時序產(chǎn)生器指令譯碼器指令寄存器

9、IR程序計(jì)數(shù)器PC地址寄存器AR存儲器地址指令或數(shù)據(jù)20CLA21ADD 3022STA 4023NOP24JMP 21緩沖寄存器DRSTA指令流程第第2個個CPU周期周期23145第第3個個CPU周期周期ALU累加器AC操作控制器時序產(chǎn)生器指令譯碼器指令寄存器IR程序計(jì)數(shù)器PC地址寄存器AR存儲器地址指令或數(shù)據(jù)20CLA21ADD 3022STA 4023NOP24JMP 21緩沖寄存器DRNOP指令流程第第1個個CPU周期周期第第2個個CPU周期周期JMP指令流程指令流程第第1CPU周期周期第第2CPU周期周期5.3 時序（信號）產(chǎn)生器和（控制器的）控制方式 5.3.1 時序信號的作用和體

10、制 一、作用 計(jì)算機(jī)的控制器必須提供一個時序系統(tǒng)，由它產(chǎn)生一組時序信號送到操作控制器，為每個微操作帶上時間標(biāo)志，再輸出到全機(jī)，控制完成指令所規(guī)定的動作。以上就是時序控制的過程，同時體現(xiàn)了時序信號的作用。 二、計(jì)算機(jī)中時序信號的體制 1、計(jì)算機(jī)中的時序信號通常采用“電位脈沖”制 是由計(jì)算機(jī)中所使用的邏輯器件的特性決定的。 節(jié)拍、節(jié)拍電位、節(jié)拍脈沖。 微機(jī)中，一個節(jié)拍其間產(chǎn)生一個脈沖一般足夠。 2、三級時序系統(tǒng)和二級時序系統(tǒng) 三級時序系統(tǒng)硬布線控制器常采用。 （主）狀態(tài)周期電位節(jié)拍電位節(jié)拍（工作）脈沖 3、二級時序系統(tǒng)微程序控制器常采用。 節(jié)拍電位節(jié)拍脈沖 5.3.2 時序信號產(chǎn)生器 P.169圖

11、5.17 P.169圖5.18 P.171圖5.205.4 微程序控制器5.4.1 微程序控制器的由來一、組合邏輯控制器設(shè)計(jì)方法的兩大缺點(diǎn)：（1）邏輯實(shí)現(xiàn)復(fù)雜（2）不易擴(kuò)充和修改二、微程序設(shè)計(jì)方法的好處采用程序設(shè)計(jì)技術(shù)可以解決設(shè)計(jì)的規(guī)整性問題：將不規(guī)則的微操作命令變成有規(guī)則的微程序；利用存儲邏輯概念可以解決可修改性問題。由上引出微程序設(shè)計(jì)控制器的方法，簡化了控制器設(shè)計(jì)的任務(wù)，實(shí)現(xiàn)容易，成本較低。微程序設(shè)計(jì)控制器的實(shí)質(zhì)：將組合邏輯設(shè)計(jì)中的硬件軟化為微程序。三、Wilkes模型微程序設(shè)計(jì)方法的首次提出 1951年劍橋的Wilkes教授提出（針對組合邏輯的缺點(diǎn)、采用程序設(shè)計(jì)及存儲邏輯的概念）：將機(jī)器

12、指令分解成若干基本操作后，將有關(guān)控制信息以微碼形式編成微指令輸入到控制存儲器中；于是一條機(jī)器指令對應(yīng)一個微指令序列構(gòu)成的一段微程序，取出微指令就產(chǎn)生微命令，進(jìn)而實(shí)現(xiàn)機(jī)器指令要求的信息傳送和加工。 上述思想用一篇論文的形式提出，論文題為The Best to Design an Automatic Calculating Machine。論文主題：用一種有規(guī)則的、存儲控制邏輯的方法微程序設(shè)計(jì)方法來設(shè)計(jì)機(jī)器繁雜的控制邏輯。 文中給出的設(shè)計(jì)方案叫做Wilkes模型。 5.4.2 微程序控制器的有關(guān)術(shù)語和概念 一、微命令與微操作 微命令：即微操作控制信號，是構(gòu)成控制信號序列的最小單位。 微操作：由微命

13、令控制實(shí)現(xiàn)的最基本的操作。 微命令是微操作的控制信號，而微操作是微命令所控制的操作過程。 二、微指令和微周期 微指令：若干微命令的組合； 每個微周期的操作所需的控制命令； 控制存儲器中每個單元存放的編碼字信息。 實(shí)質(zhì)：把一條機(jī)器指令中一個機(jī)器周期中的微操作所需命令信息放在一條微指令中。 微周期：即微指令周期，從控存中取出一條微指令并執(zhí)行相應(yīng)的微操作所需要的時間。 微指令格式： 微操作控制字段 順序控制字段微操作碼字段微地址碼字段 三、微程序和微程序設(shè)計(jì) 微程序：一系列微指令的有序集合。一段微程序常對應(yīng)實(shí)現(xiàn)一條機(jī)器指令的功能。見下圖：求解問題的算法ADD R1，R2STA M11ii+1m主存A

14、DD指令的微程序STA指令的微程序控存 微程序設(shè)計(jì)：將傳統(tǒng)的程序設(shè)計(jì)方法運(yùn)用到控制器的設(shè)計(jì)中，設(shè)計(jì)與各條機(jī)器指令相對應(yīng)的微程序的過程。 控制邏輯的本質(zhì)是控制計(jì)算機(jī)內(nèi)部的信息傳送，因此也可以說微程序設(shè)計(jì)就是用類似程序設(shè)計(jì)的方法來組織的控制計(jì)算機(jī)內(nèi)部的信息傳送和相互聯(lián)系。 四、控制存儲器（CM） 存放微程序的存儲器，又名微程序存儲器，簡稱控存。一般用ROM存儲器實(shí)現(xiàn)。 CM每個單元存放一條微指令代碼（碼點(diǎn)）。 CM字長一般遠(yuǎn)大于機(jī)器字長。 CM容量取決于微指令字長和微程序總長度。 計(jì)算機(jī)指令系統(tǒng)固定后微程序就是固定的，即CM中內(nèi)容是固定的。 練習(xí)：P。210習(xí)題6。 解：共用微指令條數(shù)為4+（79

15、X3）或80X3+1=241條； CM的容量估算為241X32（微指令長度）（位）。 五、看教材P.173圖5.21及P.174圖5.22。起始微地址形成電路5.4.3 微程序控制器的原理框圖Wilkes模型 一、模型框圖微地址寄存器AR地址譯碼驅(qū)動機(jī)器指令寄存器IR主存儲器RAM后續(xù)微地址形成電路微操作控制字段順序控制字段譯碼。CM。微 命 令。狀態(tài)條件。IR 二、工作原理 1、執(zhí)行CM中“取機(jī)器指令”微程序，將取出的機(jī)器指令送到機(jī)器指令寄存器IR。 2、IR中機(jī)器指令的操作碼部分通過“后續(xù)地址形成電路”產(chǎn)生與該機(jī)器指令功能對應(yīng)的微程序的入口地址。 3、逐條執(zhí)行該微程序中的微指令。 4、執(zhí)行

16、完一條機(jī)器指令的微程序后，回到公用的“取機(jī)器指令”微程序。 三、機(jī)器指令與微指令，程序與微程序，主存與控存的比較、關(guān)系 1、機(jī)器指令與微指令 機(jī)器指令：提供給用戶編程的基本單位，一條機(jī)器指令表明CPU能完成的一項(xiàng)功能； 微指令：實(shí)現(xiàn)機(jī)器指令中的一個步驟所需的微命令的組合。 2、程序與微程序 程序：由機(jī)器指令構(gòu)成，編好后放在主存中運(yùn)行，可改寫； 微程序：由微指令構(gòu)成，事先編好放在CM中，一般不可改寫； 微程序解釋執(zhí)行程序。 3、主存與控存 主存：存放系統(tǒng)程序與用戶程序，容量很大； 控存：存放對應(yīng)于機(jī)器指令系統(tǒng)的全部微程序，容量有限。5.5 微程序設(shè)計(jì)技術(shù) 內(nèi)容提要：涉及兩方面內(nèi)容 （1）微指令結(jié)

17、構(gòu)的設(shè)計(jì) 微命令編碼（微操作控制字段的設(shè)計(jì)） 微地址的形成（順序控制字段的設(shè)計(jì)） 微指令格式 （2）微指令執(zhí)行方式 串行微指令執(zhí)行 并行微指令執(zhí)行 微程序設(shè)計(jì)的目標(biāo)：有利于縮短微指令的長度；有利于減小微程序的長度；有利于提高微程序的執(zhí)行速度。 5.5.1 微命令編碼 對微指令中的操作控制字段采用的表示方法。內(nèi)容較多內(nèi)容少 一、直接表示法（直接控制法、不譯碼法） 在微指令的操作控制字段中，每個微命令用一位信息表示，對應(yīng)一種微操作。 例：教材P。174圖5.22。 優(yōu)點(diǎn)：簡單直觀，執(zhí)行速度快；微命令的并行控制能力強(qiáng)，編制的微程序短。 缺點(diǎn)：微指令字太長?？臻g不能充分利用。 二、編碼表示法（字段直接

18、編譯法） 將微指令的控制字段分為若干個小字段，各小段分別編碼，每種編碼代表一種微命令。 例：教材P.180圖5.30。 分段的原則： （1）相斥性微命令分在同一字段內(nèi)，相容性微命令分在不同字段內(nèi)； （2）一般將同類操作（或控制同一部件的操作）中互斥的微命令劃分在同一字段里。 （3）各小字段包含的信息位一般不超過6位。 特點(diǎn)：既縮短了指令字長，又有并行操作的高效率，執(zhí)行速度也較快。 三、字段間接編譯法 是面向進(jìn)一步縮短微指令字長的目標(biāo)而對“編碼表示法”做改變得到的方法。圖示：與譯碼a11 a21 am1 a12 a22 am2 n1 n2ANIR 譯碼5.5.2 微地址的形成方法也叫做“微程序流

19、的控制”，解決微程序連續(xù)執(zhí)行的問題，即當(dāng)前微指令執(zhí)行完后，如何確定后續(xù)微指令的地址。 一、微程序入口地址的確定 1、執(zhí)行“取機(jī)器指令”微程序 把機(jī)器指令取出送到IR。 2、根據(jù)IR中操作碼轉(zhuǎn)到該機(jī)器指令對應(yīng)的微程序入口 （1）一級功能轉(zhuǎn)移； （2）多級功能轉(zhuǎn)移； （3）可用PROM或PLA芯片直接得到入口地址。 二、后續(xù)（后繼）微地址的產(chǎn)生 1、計(jì)數(shù)器方式 借鑒了用PC計(jì)數(shù)產(chǎn)生機(jī)器指令地址的方法，在微程序控制器中設(shè)置一個硬件計(jì)數(shù)器叫微程序計(jì)數(shù)器PC（或MPC）； 順序執(zhí)行微程序時，（PC）+1PC； 微程序出現(xiàn)轉(zhuǎn)移時，由微指令地址字段中轉(zhuǎn)移部分結(jié)合轉(zhuǎn)移條件把新地址送入PC。圖示：OP轉(zhuǎn)移部分C

20、MPC入口地址及轉(zhuǎn)移地址產(chǎn)生器IR條件碼狀態(tài)標(biāo)志。IR 計(jì)數(shù)器方式的特點(diǎn)： 微指令字較短，微地址產(chǎn)生機(jī)構(gòu)簡單； 多分支能力弱，CM物理地址分配不方便。 2、斷定方式（多路轉(zhuǎn)移方式） 斷定方式：后繼微程序地址可由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的測試判別字段控制產(chǎn)生。 斷定方式的微指令格式： 說明：（1）微程序不產(chǎn)生分支時，直接由微指令中順序控制字段給出后繼地址，該字段即“下址”字段。該字段位數(shù)。 （2）微程序出現(xiàn)分支時，按順序控制字段給出的測試判別字段結(jié)合狀態(tài)條件來形成后繼微地址。該字段位數(shù)。 斷定方式的微程序控制器框圖： OP測試判別字段下址IRPLA和微地址修改邏輯條件碼狀態(tài)標(biāo)志+ARCM下址 O

21、P測試PLA：產(chǎn)生對應(yīng)機(jī)器指令的微程序的入口地址。微地址修改邏輯：由IR中的測試字段和外部條件狀態(tài)等修改AR中的若干位來產(chǎn)生后繼地址。IRP.181例3說明 斷定方式的特點(diǎn)：可實(shí)現(xiàn)快速多路分支，微程序在CM中物理分配方便；微指令字較長，形成后繼微地址的機(jī)構(gòu)較復(fù)雜（常為組合邏輯實(shí)現(xiàn)）。 斷定方式應(yīng)用另一例：下面給出一個微程序的流程圖，每一個方框?yàn)橐粭l微指令，用字符AP分別表示微指令執(zhí)行的微操作。其中第一處分支為機(jī)器指令取指后的四路分支，由IR1，IR0組合確定分支流向；第二處分支為按運(yùn)算結(jié)果中狀態(tài)位Z的值進(jìn)行兩路分支。 問題：根據(jù)給定的微程序流程如何設(shè)計(jì)微指令的順序控制字段，及如何為每條微指令分

22、配一個微地址。ABCDHLPEFIMJNGKO根據(jù)IR1、IR0做四路分支按Z值做兩路分支 解：先來確定微指令格式中順序控制字段的安排。 （1）下址字段位數(shù)AP共為16條微指令，需要16個微地址，故用4位； （2）測試判別字段的位數(shù)2位。 2位 4位 再來考慮地址分配?；氐搅鞒虉D中分析。其中關(guān)鍵在于帶有分支的微指令的下址分配。為了簡化地址修改邏輯，通常使帶分支的微指令的下址字段具有某種約束一般選測試條件控制的那幾位為全0。OP測試下址00下址01按IR1、IR0轉(zhuǎn)移10按Z值轉(zhuǎn)移11空ABCDHLPEFIMJNGKOIR1、IR0=00 01 10 110100（4） 0101（5） 0110

23、（6） 0111（7） 0000（0）0001（1）0010（2）1010（10）1011（11）0011（3）1000（8）1001（9）1100（12）1101（13）1110（14）1111（15）微地址 微命令 測試字段P 下 址0000 A 00 00010001 B 00 00100010 C 01 01000011 E 10 1010 0100 D 00 00110101 H 00 10000110 L 00 10010111 P 00 10011000 I 00 10111001 M 00 1100 1010 F 00 1101 1011 J 00 11101101 G 00

24、0000 1110 K 00 00001100 N 00 11111111 O 00 0000 微地址修改邏輯如圖： 5.5.3 微指令格式 一、水平型微指令 一次能定義并執(zhí)行多個并行操作微命令的微指令。 例：P.182。 特征：微指令字較長；一條微指令能控制數(shù)據(jù)通路中多個功能部件并行操作；微命令與控制門之間一般有直接對應(yīng)關(guān)系。與與與AR1 AR0 AR0P=01P=10IR1 IR0 Z 二、垂直型微指令 在微指令中設(shè)微操作碼字段，一次只能執(zhí)行數(shù)據(jù)通路中的一、二種信息傳送的微指令。 例：P。182183 三、兩種格式微指令的比較 P。183（1）（4） 5.5.4 微指令的執(zhí)行方式 一、串行

25、執(zhí)行方式 示意圖： 取i 條 執(zhí)行i條 取i+1條 執(zhí)行i+1條微周期i 微周期i+1T=Tcm +Tcpu 二、并行執(zhí)行方式 示意圖： 5.5.5 動態(tài)微程序設(shè)計(jì)及微程序技術(shù)的應(yīng)用 一、靜態(tài)與動態(tài)微程序設(shè)計(jì)技術(shù)：P.183 二、微程序技術(shù)的應(yīng)用 （1）計(jì)算機(jī)實(shí)現(xiàn) 微程序設(shè)計(jì)技術(shù)為計(jì)算機(jī)控制器的實(shí)現(xiàn)提供了一種系統(tǒng)化技術(shù)，尤其適合于實(shí)現(xiàn)系列機(jī)的控制器設(shè)計(jì)。 （2）仿真 在A計(jì)算機(jī)上用微程序去模仿B計(jì)算機(jī)的指令系統(tǒng)。 目的：使兩種不兼容的計(jì)算機(jī)的軟件可以兼容。 三、操作系統(tǒng)支持 用微程序?qū)崿F(xiàn)操作系統(tǒng)中一些重要部分的原語，以簡化操作系統(tǒng)任務(wù)的實(shí)現(xiàn)。5.6 硬布線控制器（組合邏輯控制器） 5.6.1

26、組合邏輯控制器的原理 組合邏輯的控制器是由大量邏輯門和觸發(fā)器電路構(gòu)成的非常復(fù)雜而龐大的時序邏輯網(wǎng)絡(luò)。 開關(guān)理論中時序邏輯的正規(guī)設(shè)計(jì)方法是否可以使用。 實(shí)際設(shè)計(jì)中常用時序計(jì)數(shù)器的方法。其實(shí)質(zhì)： 將復(fù)雜的時序邏輯問題轉(zhuǎn)化為定時區(qū)內(nèi)較為簡單的組合邏輯設(shè)計(jì)問題。 模K計(jì)數(shù)器圖例：模K時序計(jì)數(shù)器啟動停止時鐘復(fù)位T1T2Tk. 基于這種時序計(jì)數(shù)器設(shè)計(jì)的組合邏輯控制器的結(jié)構(gòu)框圖見教材P.184圖5.31。 5.6.2 組合邏輯控制器設(shè)計(jì)實(shí)例 一、模型機(jī)（假想機(jī)）的功能框圖 其中，DR主存數(shù)據(jù)緩沖寄存器； AR主存地址寄存器； PC程序計(jì)數(shù)器； IR指令寄存器； IR（OP）指令的操作碼部分； IR（ADR）

27、指令的地址碼部分； ALU算術(shù)/邏輯運(yùn)算單元； AC累加寄存器； F狀態(tài)寄存器。主存儲器MDRARALUFACPCIR組合邏輯控制器（AC）=0C0（ADD）C1（AND）C2（COM）C3（RD）C4（WE）C5C6C7C8C9C10C11（AC）=0C0C1C11 二、該機(jī)有關(guān)假定 1、共有七條指令，格式統(tǒng)一。其內(nèi)容（即指令系統(tǒng)）為： 助記符 操作描述 LDA X （X）AC；把存儲單元內(nèi)容送到累加器。 STA X （AC）X； ADD X （AC）+（X）AC；補(bǔ)碼加法。 AND X （AC）（X）AC；邏輯與。 JMP X （X）PC；無條件轉(zhuǎn)移。 JMPZ X 若（AC）=0，則（X）PC；條件轉(zhuǎn)移。 COM （AC）AC；累加器內(nèi)容取反。 2、CPU與主存同步工作。 3、每條指令由兩個機(jī)器周期構(gòu)成（取指令周期FETCH和執(zhí)行周期EXE）；每個機(jī)器周期含3個等長節(jié)拍（W0、W1、和W2）；每節(jié)拍含2個脈沖（0和1）。 4、設(shè)時序設(shè)計(jì)已完成：對主存訪問的信號RD、WE采用節(jié)拍控制；對普通寄存器的輸入開門信號采用工作脈沖控制；對累加器的輸入采用節(jié)拍控制；一個機(jī)器周期內(nèi)不允許安排