VHDL各種D觸發(fā)器程序

1、第一題：普通觸發(fā)器LIBRARY IEEE;USE IEEE STD_LOGIC_1164 ALL;ENTITY Dchu ISPORT (CLK,D:IN STD_LOGIC;Q:OUT STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu ISSIGNAL Q1:STD_LOGIC;BEGINPROCESS (CLK,Q1)BEGINIF CLK'EVENT AND CLK='1'THEN Q1<=D;END IF;END PROCESS;Q<=Q1;END FFQ;Q1.；_PRE._DI>1 口Q IQCLKI >

2、;>ENACLR第二題：異步清零觸發(fā)器LIBRARY IEEE;USE IEEE STD_LOGIC_1164 ALL;ENTITY Dchu ISPORT (CLK,D:IN STD_LOGIC;Q:OUT STD_LOGIC;ACLK:IN STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu ISSIGNAL Q1:STD_LOGIC;BEGINPROCESS (ACLK,CLK,Q1)BEGINIF ACLK='1'THEN Q1<='0'ELSIF CLK'EVENT AND CLK='1'

3、 THEN Q1<=D;END IF;END PROCESS;Q<=Q1;END FFQ;第三題:同步清零觸發(fā)器LIBRARY IEEE;USE IEE、E STD_LOGIC_1164、 ALL;ENTITY Dchu ISPORT (CLK,D:IN STD_LOGIC;Q:OUT STD_LOGIC;SCLK:IN STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu ISSIGNAL Q1:STD_LOGIC;BEGINPROCESS (SCLK,CLK,Q1)BEGINIF CLK'EVENT AND CLK='1' TH

4、ENIF SCLK='1' THENQ1<='0'ELSE Q1<=D;END IF;END IF;END PROCESS;Q<=Q1;END FFQ;第四題:異步置位apreLIBRARY IEEE;USE IEE、E STD_LOGIC_1164、 ALL;ENTITY Dchu ISPORT (CLK: IN STD_LOGIC;D: IN STD_LOGIC;Q:OUT STD_LOGIC;APRE:IN STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu ISSIGNAL Q1:STD_LOGIC;BEGI

5、NPROCESS (APRE,CLK,Q1)BEGINIF APRE='1'THEN Q1<='1'ELSIF CLK'EVENT AND CLK='1'THEN Q1<=D;END IF;END PROCESS;Q<=Q1;END FFQ;第五題:同步置位spreLIBRARY IEEE;USE IEE、E STD_LOGIC_1164、 ALL;ENTITY Dchu ISPORT (CLK: IN STD_LOGIC;D: IN STD_LOGIC;Q:OUT STD_LOGIC;SPRE:IN STD_LOGIC

6、);END;ARCHITECTURE FFQ OF Dchu ISSIGNAL Q1:STD_LOGIC;BEGINPROCESS (SPRE,CLK,Q1)BEGINIF CLK'EVENT AND CLK='1' THENIF SPRE='1' THENQ1<='1'ELSE Q1<=D;END IF;END IF;END PROCESS;Q<=Q1;END FFQ;第六題:異步清零,異步置位LIBRARY IEEE;USE IEE、E STD_LOGIC_1164、 ALL;ENTITY Dchu ISPORT (

7、CLK: IN STD_LOGIC;ACLR: IN STD_LOGIC;APRE: IN STD_LOGIC;D: IN STD_LOGIC;Q:OUT STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu ISSIGNAL Q1:STD_LOGIC;BEGINPROCESS (APRE,ACLR,CLK,Q1) BEGINIF ACLR='1' THENQ1<='0'ELSIF APRE='1'THEN Q1<='1'ELSIF CLK'EVENT AND CLK='1&#

8、39; THEN Q1<=D;END IF;END PROCESS;Q<=Q1;END FFQ;第七題:同步使能LIBRARY IEEE;USE IEE、E STD_LOGIC_1164、 ALL; ENTITY Dchu ISPORT (CLK: IN STD_LOGIC;D: IN STD_LOGIC;Q:OUT STD_LOGIC;EN: IN STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu ISSIGNAL Q1:STD_LOGIC;BEGINPROCESS (EN,CLK,Q1)BEGINIF CLK'EVENT AND CLK=&

9、#39;1' THENIF EN='1' THENQ1<=D;END IF;END IF;END PROCESS;Q<=Q1;END FFQ;第八題:異步清零,置位 ,同步使能LIBRARY IEEE;USE IEE、E STD_LOGIC_1164、 ALL;ENTITY Dchu ISPORT (CLK:INSTD_LOGIC;EN:INSTD_LOGIC;ACLR:INSTD_LOGIC;APRE:INSTD_LOGIC;D:INSTD_LOGIC;Q :OUT STD_LOGIC );END;ARCHITECTURE FFQ OF Dchu ISSIGNAL Q1:STD_LOGIC;BEGINPROCESS (APRE,ACLR,EN,CLK,Q1) BEGINIF ACLR='1' THENQ1<='0'ELSIF APRE='