數(shù)字邏輯設計基礎

1、工程學院工程學院 信息技術教研室信息技術教研室FPGA數(shù)字數(shù)字邏輯邏輯設計設計1.1 數(shù)字電路的發(fā)展歷史及分類數(shù)字電路的發(fā)展歷史及分類1.2 邏輯運算及邏輯門邏輯運算及邏輯門1.3 邏輯代數(shù)的基本公式和規(guī)則邏輯代數(shù)的基本公式和規(guī)則1.4 邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的代數(shù)化簡法1.5 邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法1.6 組合邏輯電路設計組合邏輯電路設計1.1.1 數(shù)字電路的歷史與分類數(shù)字電路的歷史與分類1.1.2 模擬信號與數(shù)字信號模擬信號與數(shù)字信號1.1.3 數(shù)字信號的描述方法數(shù)字信號的描述方法1.1 數(shù)字電路與數(shù)字信號數(shù)字電路與數(shù)字信號1.1 數(shù)字電路的歷史與分類數(shù)字電路的

2、歷史與分類數(shù)字電路是數(shù)字計算機和自動控制系統(tǒng)的基礎，它的數(shù)字電路是數(shù)字計算機和自動控制系統(tǒng)的基礎，它的發(fā)展是以電子器件的發(fā)展為基礎的，器件的發(fā)展可以發(fā)展是以電子器件的發(fā)展為基礎的，器件的發(fā)展可以大致上分為大致上分為3個階段：個階段：電子管（電子管（1906年）年）晶體管（晶體管（1947年）年）集成電路（集成電路（Integrated Circuit，簡稱，簡稱IC，1958年）年）4數(shù)字電路發(fā)展特點數(shù)字電路發(fā)展特點: : 以電子器件的發(fā)展為基礎以電子器件的發(fā)展為基礎電子管時代電子管時代1906年，福雷斯特等發(fā)明了電子管；電子管年，福雷斯特等發(fā)明了電子管；電子管體積大、重量重、耗電大、壽命短。

3、目前在體積大、重量重、耗電大、壽命短。目前在一些大功率發(fā)射裝置中使用一些大功率發(fā)射裝置中使用。電壓控制器件電壓控制器件: : 電真空技術電真空技術p 器件發(fā)展的幾個階段：器件發(fā)展的幾個階段：5p電子管時代電子管時代1946年年2月由賓州大月由賓州大學研制成功學研制成功ENIAC電子數(shù)字積分計算機電子數(shù)字積分計算機:重達重達30 t:占地占地250m2:啟動功耗啟動功耗150000 W:1.8萬個電子管萬個電子管:保存保存80個字節(jié)個字節(jié)6晶體管時代晶體管時代電流控制器件電流控制器件 半導體技術半導體技術1947年年12月，月，Bell實驗室的實驗室的John Bardeen(巴丁巴丁)、Wal

4、ter H. Brattain（布拉頓）及（布拉頓）及William Shockley(肖克利肖克利) 共同發(fā)明了共同發(fā)明了晶體管，晶體管，1956年獲諾貝爾物理學獎。年獲諾貝爾物理學獎。世界上第世界上第1只晶體管只晶體管7晶體管時代晶體管時代半導體二極管、三極管半導體二極管、三極管器件器件8半導體集成電路半導體集成電路IC 時代時代集成電路（集成電路（Integrated Circuit, IC）把構成具有一定功能電路）把構成具有一定功能電路所需的晶體管、電阻、電容等元件及它們之間的連接導線全部所需的晶體管、電阻、電容等元件及它們之間的連接導線全部集成在一小塊硅片上，然后焊接封裝在一個管殼內

5、，其封裝外集成在一小塊硅片上，然后焊接封裝在一個管殼內，其封裝外殼有圓殼式、雙列直插式、扁平式或球形柵格陣列式等多種形殼有圓殼式、雙列直插式、扁平式或球形柵格陣列式等多種形式。式。9半導體集成電路半導體集成電路IC 時代時代1958年美國年美國 TI （Texas Instruments）公司的）公司的Jack Kilby（杰克（杰克基爾比）研制出世界上第一個集成電路基爾比）研制出世界上第一個集成電路（相移振蕩和觸發(fā)器：（相移振蕩和觸發(fā)器： 由由12個器件構成）。個器件構成）。10IC的發(fā)展階段的發(fā)展階段20世紀世紀80年代后：年代后：目前：芯片內部的布線細微到納米目前：芯片內部的布線細微到納

6、米(9028 nm)量級量級微處理器的時鐘頻率高達微處理器的時鐘頻率高達3GHz（109Hz）20世紀世紀90年代后：年代后： 97年一片集成電路上有年一片集成電路上有40億個晶體管。億個晶體管。20世紀世紀6070代：代：IC技術迅速發(fā)展：技術迅速發(fā)展：SSI、MSI、LSI 、VLSI。10萬個晶體管萬個晶體管/片。片。將來：將來： 高分子材料或生物材料制成密度更高、三維結構的電路高分子材料或生物材料制成密度更高、三維結構的電路ULSI ， 1 0 億個晶體管億個晶體管/片片 、 ASIC 制作制作技術成熟技術成熟11半導體集成電路半導體集成電路IC 時代時代12摩爾定律摩爾定律o 當價格

7、不變時，當價格不變時，集成電路集成電路上可容納的元器件上可容納的元器件的數(shù)目，約每隔的數(shù)目，約每隔18-24個月便會增加一倍，性個月便會增加一倍，性能也將提升一倍。能也將提升一倍。摩爾定律的三個版本：摩爾定律的三個版本：1. 集成電路芯片上所集成的電路集成電路芯片上所集成的電路的的 數(shù)目，每隔數(shù)目，每隔18個月就翻一倍。個月就翻一倍。2.微處理器的性能每隔微處理器的性能每隔18個月提高一倍，或價格下降一半。個月提高一倍，或價格下降一半。3.用一個美元所能買到的計算機性能，每隔用一個美元所能買到的計算機性能，每隔18個月翻兩倍。個月翻兩倍。13p 電路設計方法伴隨器件變化電路設計方法伴隨器件變化

8、 從傳統(tǒng)走向現(xiàn)代從傳統(tǒng)走向現(xiàn)代(a)(a)傳統(tǒng)的設計方法：傳統(tǒng)的設計方法：(b)(b)現(xiàn)代的設計方法：現(xiàn)代的設計方法：采用自下而上的設計方法；由人工組裝采用自下而上的設計方法；由人工組裝, ,經(jīng)反復調經(jīng)反復調試、驗證、修改完成。所用的元器件較多，電路可試、驗證、修改完成。所用的元器件較多，電路可靠性差靠性差, ,設計周期長。設計周期長。現(xiàn)代現(xiàn)代EDA技術實現(xiàn)硬件設計軟件化。采用從上到技術實現(xiàn)硬件設計軟件化。采用從上到下設計方法，電路設計、分析、仿真、修訂等全部下設計方法，電路設計、分析、仿真、修訂等全部通過計算機完成。通過計算機完成。14 EDA技術以計算機為基本工具、借助于軟件設計平臺，自技

9、術以計算機為基本工具、借助于軟件設計平臺，自動完成數(shù)字系統(tǒng)的仿真、邏輯綜合、布局布線等工作。最后下動完成數(shù)字系統(tǒng)的仿真、邏輯綜合、布局布線等工作。最后下載到芯片，實現(xiàn)系統(tǒng)功能。使硬件設計軟件化。載到芯片，實現(xiàn)系統(tǒng)功能。使硬件設計軟件化。 1. 設計設計在計算機上利用軟件平臺進行設計在計算機上利用軟件平臺進行設計原理圖設計原理圖設計Verilog HDL設計設計狀態(tài)機設計狀態(tài)機設計設計方法設計方法EDA（Electronics Design Automation)技術技術153.3.下載下載2.2.仿真仿真4.4.驗證結果驗證結果實驗板實驗板下載線下載線16根據(jù)芯片內部集成的根據(jù)芯片內部集成的邏

10、輯門數(shù)目（集成度）邏輯門數(shù)目（集成度） 早期把數(shù)字集成電路分為大、中、小三類。隨著技術的早期把數(shù)字集成電路分為大、中、小三類。隨著技術的進步，后來出現(xiàn)的規(guī)模更大的集成電路稱為超大規(guī)模集成、進步，后來出現(xiàn)的規(guī)模更大的集成電路稱為超大規(guī)模集成、甚大規(guī)模五類。甚大規(guī)模五類。 實際上，實際上，LSI與與VLSI之間的界限有些模糊不清，并且后之間的界限有些模糊不清，并且后來趨向于以晶體管的個數(shù)而不是以邏輯門的個數(shù)來界定來趨向于以晶體管的個數(shù)而不是以邏輯門的個數(shù)來界定IC，凡是超過凡是超過100萬個晶體管的萬個晶體管的IC就是就是VLSI 。從器件類型不同從器件類型不同 將使用將使用BJT的芯片稱為雙極型

11、集成電路。的芯片稱為雙極型集成電路。 將使用將使用MOSFET的芯片稱為單極型集成電路。的芯片稱為單極型集成電路。p 數(shù)字集成電路的分類數(shù)字集成電路的分類17p 數(shù)字集成電路的分類數(shù)字集成電路的分類分類分類門的個數(shù)門的個數(shù)典型集成電路典型集成電路小規(guī)模小規(guī)模最多最多12個個邏輯門、觸發(fā)器邏輯門、觸發(fā)器中規(guī)模中規(guī)模1299計數(shù)器、加法器計數(shù)器、加法器大規(guī)模大規(guī)模1009 999小型存儲器、門陣列小型存儲器、門陣列超大規(guī)模超大規(guī)模10 000以上以上大型存儲器、微處理器、可編大型存儲器、微處理器、可編程邏輯器件等程邏輯器件等表表1.1.1 數(shù)字集成電路的集成度分類數(shù)字集成電路的集成度分類 18從器

12、件類型不同從器件類型不同 將使用將使用BJT的芯片稱為雙極型集成電路，典型代表是基于的芯片稱為雙極型集成電路，典型代表是基于TTL（Transistor-Transistor Logic）技術的）技術的7400系列。系列。 將使用將使用MOSFET的芯片稱為單極型集成電路，典型代表的芯片稱為單極型集成電路，典型代表是基于是基于CMOS（Complementary Metal-Oxide-Semiconductor Field Effect Transistor）技術的）技術的4000系列。系列。p 數(shù)字集成電路的分類數(shù)字集成電路的分類 TTL是是1964年由年由TI 公司作為標準產品推出的，公

13、司作為標準產品推出的，TI 公司公司稱之為稱之為54/74邏輯系列。邏輯系列。 54系列為軍用型產品，而系列為軍用型產品，而74系列為商用型產品。兩個系系列為商用型產品。兩個系列相應型號的功能一樣，但性能不同。列相應型號的功能一樣，但性能不同。19從器件類型不同從器件類型不同 將使用將使用BJT的芯片稱為雙極型集成電路，典型代表是基于的芯片稱為雙極型集成電路，典型代表是基于TTL（Transistor-Transistor Logic）技術的）技術的7400系列。系列。 將使用將使用MOSFET的芯片稱為單極型集成電路，典型代表的芯片稱為單極型集成電路，典型代表是基于是基于CMOS（Compl

14、ementary Metal-Oxide-Semiconductor Field Effect Transistor）技術的）技術的4000系列。系列。p 數(shù)字集成電路的分類數(shù)字集成電路的分類 第一個第一個CMOS集成電路在集成電路在1968年就被研發(fā)出來，功耗低，年就被研發(fā)出來，功耗低，但速度較慢，其應用范圍受到一定的限制。但速度較慢，其應用范圍受到一定的限制。經(jīng)過長期研究與改良，經(jīng)過長期研究與改良，CMOS IC 性能大大提高。性能大大提高。到到20世紀世紀90年代后期，年代后期，CMOS電路便逐漸取代電路便逐漸取代TTL電路電路而成為當前數(shù)字集成電路的主流產品。而成為當前數(shù)字集成電路的主

15、流產品。20p 數(shù)字集成電路的分類數(shù)字集成電路的分類TTL系列系列說說 明明縮寫字母注釋縮寫字母注釋7474L74S74LS74AS74ALS74F74H74LV標準標準TTL （出現(xiàn)得最早）（出現(xiàn)得最早）低功耗型低功耗型肖特基型肖特基型低功耗肖特基型（應用廣泛低功耗肖特基型（應用廣泛）增強型肖特基型增強型肖特基型增強型低功耗肖特基型增強型低功耗肖特基型快速型快速型高速型高速型低電源電壓型低電源電壓型Low-powerSchottkyLow-power SchottkyAdvanced SchottkyAdvanced low-power SchottkyFastHigh-speedLow-v

16、oltage21p 數(shù)字集成電路的分類數(shù)字集成電路的分類CMOS系列系列說說 明明400074HC74HCT74AC74ACT74AHC74AHCT74FCT74LVC最早出現(xiàn)的最早出現(xiàn)的CMOS，供電電源為，供電電源為318V與與TTL芯片的引腳兼容、編號相同的高速芯片的引腳兼容、編號相同的高速CMOS ，供電電源為，供電電源為26V類似于類似于74HC，并能與，并能與TTL直接相連，供電電源為直接相連，供電電源為4.55.5V增強型增強型CMOS，供電電源為，供電電源為3.05.5V類似于類似于74AC，并能與，并能與TTL直接相連，供電電源為直接相連，供電電源為4.55.5V增強型高速增

17、強型高速CMOS，供電電源為，供電電源為2.05.5V類似于類似于74AHC，并能與，并能與TTL直接相連，供電電源為直接相連，供電電源為4.55.5V具有具有TTL輸入電平的快速輸入電平的快速CMOS，供電電源為，供電電源為4.755.25V低電源電壓型，供電電源為低電源電壓型，供電電源為2.03.6V早期早期CMOS IC典型代表是典型代表是4000系列，其供電電源在系列，其供電電源在318 V之間，后來為了之間，后來為了能與能與TTL芯片兼容，多數(shù)芯片兼容，多數(shù)CMOS芯片使用芯片使用5V或者更低的電源?，F(xiàn)在，或者更低的電源?，F(xiàn)在，CMOS有有4000、74HC、74AC、74HCT等系

18、列。等系列。 221.2 邏輯運算及邏輯門邏輯運算及邏輯門邏輯變量與邏輯函數(shù)邏輯變量與邏輯函數(shù)o 邏輯邏輯是指事物因果之間所遵循的規(guī)律。為了避免是指事物因果之間所遵循的規(guī)律。為了避免用冗繁的文字來描述邏輯問題，邏輯代數(shù)采用邏用冗繁的文字來描述邏輯問題，邏輯代數(shù)采用邏輯變量和一套運算符組成邏輯函數(shù)表達式來描述輯變量和一套運算符組成邏輯函數(shù)表達式來描述事物的事物的因果因果關系。關系。o 邏輯代數(shù)中的變量稱為邏輯代數(shù)中的變量稱為邏輯變量邏輯變量，一般用大寫字，一般用大寫字母母A、B、C表示。邏輯變量的取值只有兩種，表示。邏輯變量的取值只有兩種，即邏輯即邏輯0和邏輯和邏輯1。 0和和1稱為邏輯常量。稱

19、為邏輯常量。這里這里0和和1本身并沒有數(shù)值意義，它僅僅是本身并沒有數(shù)值意義，它僅僅是一種符號一種符號，代表，代表事物矛盾雙方的事物矛盾雙方的兩種狀態(tài)兩種狀態(tài)。231.2 邏輯運算及邏輯門邏輯運算及邏輯門邏輯變量與邏輯函數(shù)邏輯變量與邏輯函數(shù)o 數(shù)字電路的輸出與輸入之間的關系是一種因果關系，數(shù)字電路的輸出與輸入之間的關系是一種因果關系， 因因此它可以用此它可以用邏輯函數(shù)邏輯函數(shù)來描述，并稱為來描述，并稱為邏輯電路邏輯電路。o 對于任何一個電路，若輸入邏輯變量對于任何一個電路，若輸入邏輯變量A、 B、 C 的取的取值確定后，其輸出邏輯變量值確定后，其輸出邏輯變量L的值也被唯一地確定了，則的值也被唯一

20、地確定了，則可以稱可以稱L是是A、 B、 C 的邏輯函數(shù)，的邏輯函數(shù)， 并記為并記為 ),( CBAfLp邏輯運算邏輯運算: :當當0和和1表示表示邏輯狀態(tài)時，兩個二進制數(shù)碼按照某邏輯狀態(tài)時，兩個二進制數(shù)碼按照某種特定的種特定的因果因果關系進行的運算。關系進行的運算。241.2 .1 基本邏輯運算及對應的邏輯門基本邏輯運算及對應的邏輯門p 邏輯運算的描述方式邏輯運算的描述方式:邏輯代數(shù)表達式、真值表、邏輯代數(shù)表達式、真值表、邏輯圖、卡諾圖、波形圖和硬件描述語言（邏輯圖、卡諾圖、波形圖和硬件描述語言（HDL) 等。等。p 在邏輯代數(shù)中，有在邏輯代數(shù)中，有與與、或或、非非三種基本的邏輯運三種基本的

21、邏輯運算。還有算。還有 與非與非、或非或非、同或同或、異或異或等常用的復合邏等常用的復合邏輯運算。輯運算。25 電路狀態(tài)表電路狀態(tài)表開關開關S1開關開關S2燈燈斷斷斷斷滅滅斷斷合合滅滅合合合合斷斷滅滅合合亮亮與與運算運算(1)與與邏輯邏輯:只有當決定某一事件的條件全部具備時，只有當決定某一事件的條件全部具備時，這一事件才會發(fā)生。這種因果關系稱為與邏輯關系。這一事件才會發(fā)生。這種因果關系稱為與邏輯關系。與邏輯舉例與邏輯舉例26 邏輯真值表邏輯真值表ABL001010110001 與與邏輯舉例狀態(tài)表邏輯舉例狀態(tài)表開關開關S S1 1開關開關S S2 2燈燈斷斷斷斷滅滅斷斷合合滅滅合合合合斷斷滅滅合

22、合亮亮邏輯表達式邏輯表達式與與邏輯：邏輯：L = A = AB 與與邏輯符號邏輯符號ABL& &ABL. 與與運算運算滅滅-0亮亮-1斷斷-0合合-1S1 -AS2-B燈燈-L27與與門電路門電路 A 邏輯 0 邏輯 1 B t1 L 實現(xiàn)實現(xiàn)與與邏輯運算邏輯運算（即（即滿足滿足與與邏輯真值表）的邏輯真值表）的電子電路稱為電子電路稱為與與門電路門電路（簡稱（簡稱與與門門） 28 電路狀態(tài)表電路狀態(tài)表開關開關S1開關開關S2燈燈斷斷斷斷滅滅斷斷合合亮亮合合合合斷斷亮亮合合亮亮. 或或運算運算只要在決定某一事件的各種條件中，有一個或幾個條件具只要在決定某一事件的各種條件中，有一個或

23、幾個條件具備時，這一事件就會發(fā)生。這種因果關系稱為備時，這一事件就會發(fā)生。這種因果關系稱為或或邏輯關系。邏輯關系。S1燈燈電源電源S2 或邏輯舉例或邏輯舉例29 邏輯真值表邏輯真值表ABL001010110111 或邏輯舉例狀態(tài)表或邏輯舉例狀態(tài)表開關開關S S1 1開關開關S S2 2燈燈斷斷斷斷滅滅斷斷合合滅滅合合合合斷斷滅滅合合亮亮邏輯表達式邏輯表達式或邏輯：或邏輯：L = A + . 或運算或運算滅滅-0亮亮-1斷斷-0合合-1S1 -AS2-B燈燈-L或邏輯符號或邏輯符號 L A B L 1 A B 30或或門電路門電路 實現(xiàn)實現(xiàn)或或邏輯運算邏輯運算（即（即滿足滿足或或邏輯真值表）的邏

24、輯真值表）的電子電路稱為電子電路稱為或或門電路門電路（簡稱（簡稱或或門門）。）。 A 邏輯 0 邏輯 1 B L t1 31非非邏輯舉例狀態(tài)表邏輯舉例狀態(tài)表A燈燈不通電不通電亮亮通電通電滅滅3.非非運算運算事件發(fā)生的條件具備時，事件不會發(fā)生；事件發(fā)生的條件事件發(fā)生的條件具備時，事件不會發(fā)生；事件發(fā)生的條件不具備時，事件發(fā)生。這種因果關系稱為不具備時，事件發(fā)生。這種因果關系稱為非非邏輯關系。邏輯關系。 A VNC 非非邏輯舉例邏輯舉例32 非邏輯真值表非邏輯真值表AL0110非非邏輯符號邏輯符號邏輯表達式邏輯表達式L = A 非非邏輯舉例狀態(tài)表邏輯舉例狀態(tài)表A燈燈不通電不通電亮亮通電通電滅滅3.

25、非非運算運算線圈線圈(A) 通電通電- 1 不通電不通電- 0燈燈(L) 滅滅-0 亮亮 -1333.非非運算運算圖圖1.4.11 三極管實現(xiàn)的非門電路圖三極管實現(xiàn)的非門電路圖 1.4.12 非門的輸入、輸出波形圖非門的輸入、輸出波形圖341.2.2 常用復合邏輯運算及對應的邏輯門常用復合邏輯運算及對應的邏輯門p 邏輯運算的描述方式邏輯運算的描述方式:邏輯代數(shù)表達式、真值表、邏輯代數(shù)表達式、真值表、邏輯圖、卡諾圖、波形圖和硬件描述語言（邏輯圖、卡諾圖、波形圖和硬件描述語言（HDL) 等。等。p 在邏輯代數(shù)中，有在邏輯代數(shù)中，有與與、或或、非非三種基本的邏輯運三種基本的邏輯運算。還有算。還有 與

26、非與非、或非或非、同或同或、異或異或等常用的復合邏等常用的復合邏輯運算。輯運算。35 兩輸入變量與非兩輸入變量與非邏輯真值表邏輯真值表ABL001010111110ABLAB&L與非與非邏輯符號邏輯符號1. 與非運算與非運算與非與非邏輯表達式邏輯表達式L = A B36 兩輸入變量兩輸入變量或非或非邏輯真值表邏輯真值表ABL0010101110002. 或非或非運算運算L = A+B或非或非邏輯表達式邏輯表達式或非或非邏輯符號邏輯符號 B A B A LAB LAB 1 373. 異或異或邏輯邏輯若兩個輸入變量的值相異，輸出為若兩個輸入變量的值相異，輸出為1，否則為，否則為0。 異或異

27、或邏輯真值表邏輯真值表ABL000101011110異或異或邏輯符號邏輯符號異或異或邏輯表達式邏輯表達式L=A B +AB=AB B A B A = 1 BALBAL384.同或同或運算運算若兩個輸入變量的值相同，輸出為若兩個輸入變量的值相同，輸出為1 1，否則為，否則為0 0。同或同或邏輯真值表邏輯真值表ABL001010111001同或邏輯邏輯符號同或邏輯邏輯符號同或同或邏輯表達式邏輯表達式L=AB+BA=AB B A B A = L=AB L=AB 391.2.3 集成邏輯門電路簡介集成邏輯門電路簡介 邏輯運算都可以用集成電路實現(xiàn)邏輯運算都可以用集成電路實現(xiàn) 。40111高阻高阻 0 輸

28、出輸出L輸入輸入A使能使能EN001高電平有效的同相三態(tài)門高電平有效的同相三態(tài)門1.2.4 三態(tài)門三態(tài)門三態(tài)輸出門電路邏輯符號三態(tài)輸出門電路邏輯符號ENALEN A L 三態(tài)輸出門的真值表三態(tài)輸出門的真值表高阻高阻 1010100 LAEN低電平使能的三態(tài)輸出非門電路低電平使能的三態(tài)輸出非門電路41IC1 A 1 總線 EN2 A 2 EN3 ： EN1 ICn IC1 (1) (1) 構成總線傳輸結構構成總線傳輸結構1.2.4 三態(tài)門三態(tài)門應用舉例應用舉例為了減少復雜的系統(tǒng)中各個單元電路為了減少復雜的系統(tǒng)中各個單元電路之間的連線，數(shù)字系統(tǒng)中信號的傳輸之間的連線，數(shù)字系統(tǒng)中信號的傳輸常常采取一

29、種稱為常常采取一種稱為“總線總線”（BusBus）的結構形式，以達到在同一導線上分的結構形式，以達到在同一導線上分時傳遞若干路信號的目的時傳遞若干路信號的目的。工作時只要控制各個工作時只要控制各個EN 端的邏輯電端的邏輯電平，保證在任何時刻僅有一個三態(tài)平，保證在任何時刻僅有一個三態(tài)輸出門電路被使能，就可以把各個輸出門電路被使能，就可以把各個輸出信號按要求順序送到總線上，輸出信號按要求順序送到總線上，而互不干擾。而互不干擾。42 G1 總線 G2 DO/I DIR 1.2.4 三態(tài)門三態(tài)門應用舉例應用舉例(2) (2) 實現(xiàn)信號的雙向傳輸實現(xiàn)信號的雙向傳輸當當DIR=1時時G1工作，工作，G2為

30、高阻態(tài)，為高阻態(tài)，數(shù)據(jù)線數(shù)據(jù)線DO/I上的數(shù)據(jù)經(jīng)上的數(shù)據(jù)經(jīng)G1送到總線送到總線 上上DIR為傳送控制信號。為傳送控制信號。當當DIR=0時，時，G2工作而工作而G1為為高阻態(tài)，來自總線的數(shù)據(jù)經(jīng)高阻態(tài)，來自總線的數(shù)據(jù)經(jīng)G2送到的送到的DO/I線上。線上。43 1.3.1 邏輯代數(shù)的基本公式邏輯代數(shù)的基本公式1.3 邏輯代數(shù)的基本公式和規(guī)則邏輯代數(shù)的基本公式和規(guī)則1.3.2 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則1 1、基本公式基本公式1.3.1邏輯代數(shù)的基本公式邏輯代數(shù)的基本公式451.基本公式基本公式1.3.1 邏輯代數(shù)的基本定律和恒等式邏輯代數(shù)的基本定律和恒等式交換律：交換律： A + B =

31、 B + AA B = B A結合律：結合律：A + B + C = (A + B) + C A B C = (A B) C 分配律：分配律：A + BC = ( A + B )( A + C )A ( B + C ) = AB + AC A 1 = AA 0 = 0A + 0 = AA + 1 = 10 0、1 1律：律：A A = 0A + A = 1互補律：互補律：46重疊律重疊律：A + A = AA A = A反演律：反演律：AB = A + B A + B = A BAA BAB() ()ABACABCABAAAABA()吸收律吸收律 其他常用恒等式其他常用恒等式 ABACBCAB

32、ACBCDAB + ACAB + AC472.常用公式常用公式ABAAAA BABAABA()A B + A B = A A 0 = AA 1 = A+ A 0 = AA 1 = AAB = A + B A + B = A B482.常用公式常用公式493.例題例題例例1.3.1 證明證明ABA BABA B，列出等式、右邊的函數(shù)值的真值表列出等式、右邊的函數(shù)值的真值表( (用真值表證明基本公式用真值表證明基本公式) )011 = 001+1=00 01 1110 = 101+0=00 11 0101 = 100+1=01 00 1100 = 110+0=11 10 0A+ BA+BA B A

33、 BABA B可見上面每個等式兩邊的真值表相同，故等式成立。可見上面每個等式兩邊的真值表相同，故等式成立。50 1.3.2 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則 1.1.代入規(guī)則代入規(guī)則 在包含變量在包含變量A邏輯等式中，如果用另一個函邏輯等式中，如果用另一個函數(shù)式代入式中所有數(shù)式代入式中所有A的位置，則等式仍然成立。這一規(guī)則稱的位置，則等式仍然成立。這一規(guī)則稱為代入規(guī)則。為代入規(guī)則。用用BC 代替代替B B，得得代入規(guī)則可以擴展所有基本公式或定律的應用范圍代入規(guī)則可以擴展所有基本公式或定律的應用范圍A BAB CBABCABCA)(51對于任意一個邏輯表達式對于任意一個邏輯表達式L，若將其中

34、所有的與（，若將其中所有的與（ ）換成）換成或（或（+），或（），或（+）換成與（）換成與（）；原變量換為反變量，反變）；原變量換為反變量，反變量換為原變量；將量換為原變量；將1換成換成0，0換成換成1；則得到的結果就是原；則得到的結果就是原函數(shù)的反函數(shù)。函數(shù)的反函數(shù)。2. 反演規(guī)則反演規(guī)則 522. 反演規(guī)則反演規(guī)則)(1)(DCBADCB)(AL 0 CDBAL例例1.3.2 試求試求 的非函數(shù)。的非函數(shù)。解：按照反演規(guī)則，得解：按照反演規(guī)則，得 保留反變量以外的保留反變量以外的非非號不變。號不變。解：由反演規(guī)則，可得解：由反演規(guī)則，可得EDCBAL 例例 1.3.3 試求試求L。的的非非

35、函數(shù)函數(shù) ED)CB(AL 53LABAC 對于任何邏輯函數(shù)式，若將其中的與（對于任何邏輯函數(shù)式，若將其中的與（ ）換成或（）換成或（+），或（），或（+）換成與（換成與（）；并將）；并將1換成換成0，0換成換成1；那么，所得的新的函數(shù)式就；那么，所得的新的函數(shù)式就是是L的對偶式，記作的對偶式，記作 。 L()()LABAC例例2.1.6 邏輯函數(shù)邏輯函數(shù) 的對偶式為的對偶式為3. 對偶規(guī)則：對偶規(guī)則：當某個邏輯恒等式成立時，則該恒等式兩側的對偶式也相等。當某個邏輯恒等式成立時，則該恒等式兩側的對偶式也相等。這就是對偶規(guī)則。利用對偶規(guī)則，可從已知公式中得到更多的這就是對偶規(guī)則。利用對偶規(guī)則，可

36、從已知公式中得到更多的運算公式。運算公式。54例例1.3.4 用基本公式證明下列等式成立。用基本公式證明下列等式成立?；竟降膽没竟降膽肁BBABABA BABABABA證明：證明：8a )()(反演律BABA反演律反演律8b8b5b 4a 0 07a 交換律互補律分配律ABBABAABBBBAABAA1.3.355例題例題CAABBCCAABCAABBCAABCCAABCAABBCCAABBCDBCCAABCAABBCDCAAB左式求證求證BCAACAAB)( 左式左式求證求證56“或或- -與與”表達式表達式“與非與非- -與非與非”表達式表達式 “與與- -或或- -非非”表達

37、式表達式“或非或非- -或非或非” 表達式表達式“與與- -或或” 表達式表達式2、邏輯函數(shù)邏輯函數(shù)不同形式的轉換不同形式的轉換 DCACL DC A C = )DC)(CA( )C+D()CA( DCCA 1.邏輯函數(shù)的常見表達形式邏輯函數(shù)的常見表達形式p“與與- -或或”表達式表達式:也稱為也稱為 “積之和積之和 (Sum of Products，SOP)”表達式；表達式；p“或或- -與與”表達式表達式:也稱為也稱為 “和之積和之積(Products of Sum， POS)”表達式。表達式。57o 邏輯函數(shù)的化簡就是要消去邏輯函數(shù)的化簡就是要消去與與-或或表達式中表達式中多余的乘積項和

38、每個乘積項中多余的變量，多余的乘積項和每個乘積項中多余的變量，以得到邏輯函數(shù)的最簡以得到邏輯函數(shù)的最簡與與-或或表達式。表達式。o 有了最簡有了最簡與與-或或表達式以后，再用公式變換表達式以后，再用公式變換就可以得到其他的函數(shù)形式，從而可以找到就可以得到其他的函數(shù)形式，從而可以找到實現(xiàn)成本最低的電路。實現(xiàn)成本最低的電路。3、邏輯函數(shù)邏輯函數(shù)的化簡的化簡581.4.1 邏輯函數(shù)的最簡形式邏輯函數(shù)的最簡形式1.4 邏輯函數(shù)的代數(shù)法化簡邏輯函數(shù)的代數(shù)法化簡1.4.2 邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的代數(shù)化簡法 1.4.1 邏輯函數(shù)的最簡形式邏輯函數(shù)的最簡形式1化簡邏輯函數(shù)的意義化簡邏輯函數(shù)的意義 LA

39、BABA Bp兩個電路的邏輯功能完全相兩個電路的邏輯功能完全相同。但簡化電路使用的邏輯門同。但簡化電路使用的邏輯門較少，體積小且成本低。較少，體積小且成本低。p化簡的意義：根據(jù)化簡后的化簡的意義：根據(jù)化簡后的表達式構成的邏輯電路簡單，表達式構成的邏輯電路簡單，可節(jié)省器可節(jié)省器 件，降低成本，提高件，降低成本，提高工作的可靠性。工作的可靠性。 () 1 AA BA BBA BBA 60 1.4.1 邏輯函數(shù)的最簡形式邏輯函數(shù)的最簡形式 簡化標準簡化標準(最簡的最簡的與與-或或表達式表達式) 乘積項的個數(shù)最少乘積項的個數(shù)最少( (與與門的個數(shù)少）門的個數(shù)少）; ; 每個乘積項中包含的變量數(shù)最少每個

40、乘積項中包含的變量數(shù)最少（與與門的輸入端個數(shù)少）門的輸入端個數(shù)少）。化簡的主要方法化簡的主要方法：公式法（代數(shù)法）公式法（代數(shù)法） 運用邏輯代數(shù)的基本定律和恒等式進行化簡的方法。運用邏輯代數(shù)的基本定律和恒等式進行化簡的方法。 圖解法（卡諾圖法）圖解法（卡諾圖法）611.4.2 邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的代數(shù)化簡法1AA并項法并項法: : CBA CBAL BA)CC(BA 方法：方法：1 AAABBA 吸收法：吸收法： A + AB = A 消去法消去法： BABAA CABAB CAB 配項法配項法： CA=AB BAFEBCDABAL )(CBAAB)( CBCAABL A+AB=A+

41、BCBCAABL CBAACAAB)( CBACABCA=AB )()(BCACACABAB 62例例1.4.1 已知邏輯函數(shù)表達式為已知邏輯函數(shù)表達式為要求：（要求：（1）最簡的）最簡的與與-或或邏輯函數(shù)表達式，并畫出邏輯圖；邏輯函數(shù)表達式，并畫出邏輯圖； （2）僅用）僅用與非與非門畫出最簡表達式的邏輯圖。門畫出最簡表達式的邏輯圖。 LABDA B DABDA B CDA BCD()()LAB DDABDAB CC D= ABABDABD()ABAB DDABABABABAB AB解：解：(與與-或或表達式表達式)(與非與非-與非與非表達式表達式)63CBACBA CBACBA CBACBA

42、 CBACBAL 例例1.4.2 試對邏輯函數(shù)表達式試對邏輯函數(shù)表達式進行變換，僅用進行變換，僅用或非或非門畫出該表達式的邏輯圖。門畫出該表達式的邏輯圖。解：解： CBACBAL 641.5 邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法1.5.4 用卡諾圖化簡用卡諾圖化簡含無關項的邏輯函數(shù)含無關項的邏輯函數(shù)1.5.3 用卡諾圖化簡邏輯函數(shù)用卡諾圖化簡邏輯函數(shù)1.5.2 用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)1.5.1 最小項與最小項表達式最小項與最小項表達式 n個變量個變量X1X2Xn的最小項是的最小項是n個因子的乘積，每個變量個因子的乘積，每個變量都以它的原變量或非變量的形式在乘積項中出現(xiàn)

43、，且僅出都以它的原變量或非變量的形式在乘積項中出現(xiàn)，且僅出現(xiàn)一次。一般現(xiàn)一次。一般n個變量的最小項應有個變量的最小項應有2n個。個。 BAACBA、 、A(B+C) 等則不是最小項。等則不是最小項。 例如，例如，A、B、C 三個邏輯變量的最小項有（三個邏輯變量的最小項有（23）8個，個，CBACBACBABCACBACBACABABC。、1. 最小項的定義最小項的定義1.5.1 最小項與最小項表達式最小項與最小項表達式即即 66對于變量的任一組取值，全體最小項之和為對于變量的任一組取值，全體最小項之和為1 1。對于任意一個最小項，只有一組變量取值使得它的值為對于任意一個最小項，只有一組變量取值

44、使得它的值為1 1； 對于變量的任一組取值，任意兩個最小項的乘積為對于變量的任一組取值，任意兩個最小項的乘積為0 0；三個變量的所有最小項的真值表三個變量的所有最小項的真值表 2.最小項的性質最小項的性質 673. 邏輯函數(shù)的最小項表達式邏輯函數(shù)的最小項表達式 ( ,)()()L A B CAB CCA BB Cl 為為“與與- -或或”邏輯表達式；邏輯表達式； l 在在“與與- -或或”式中的每個乘積項都是最小項。式中的每個乘積項都是最小項。例例1.5.1 將將( , ,)L A B CABAC化成最小項表達式。化成最小項表達式。ABCABCABCABC= m7m6m3m1 (7, 6 3

45、1)m, ,()L ABCABCABCABCABC邏輯函數(shù)的最小項表達式：邏輯函數(shù)的最小項表達式：68( , ,)()L A B CABABC AB 例例1.5.1 將將 化成最小項表達式?；勺钚№棻磉_式。 a.去掉去掉非非號號()()L A,B,CABABCAB()AB AB CAB()()AB AB CABb.去括號去括號ABCABCAB()ABCABCAB CCABCABCABCABC3576(3,5,6,7)mmmmm691.邏輯代數(shù)與普通代數(shù)的公式易混淆，化簡過程要求對所邏輯代數(shù)與普通代數(shù)的公式易混淆，化簡過程要求對所有公式熟練掌握；有公式熟練掌握；2.代數(shù)法化簡無一套完善的方法可

46、循，它依賴于人的經(jīng)驗代數(shù)法化簡無一套完善的方法可循，它依賴于人的經(jīng)驗和靈活性；和靈活性；3.用這種化簡方法技巧強，較難掌握。特別是對代數(shù)化簡用這種化簡方法技巧強，較難掌握。特別是對代數(shù)化簡后得到的邏輯表達式是否是最簡式判斷有一定困難。后得到的邏輯表達式是否是最簡式判斷有一定困難?？ㄖZ圖法可以比較簡便地得到最簡的邏輯表達式。卡諾圖法可以比較簡便地得到最簡的邏輯表達式。代數(shù)法化簡在使用中遇到的困難：代數(shù)法化簡在使用中遇到的困難：701.5.1 用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)1.卡諾圖的引出卡諾圖的引出卡諾圖：將卡諾圖：將n變量的全部最小項都用小方塊表示，并使具有變量的全部最小項都用小方塊

47、表示，并使具有邏輯相鄰的最小項在幾何位置上也相鄰地排列起來，這樣邏輯相鄰的最小項在幾何位置上也相鄰地排列起來，這樣, ,所得到的圖形叫所得到的圖形叫n變量的卡諾圖。變量的卡諾圖。邏輯相鄰的最小項：如果兩個最小項只有一個變量互為反變邏輯相鄰的最小項：如果兩個最小項只有一個變量互為反變量，那么，就稱這兩個最小項在邏輯上相鄰。量，那么，就稱這兩個最小項在邏輯上相鄰。如最小項如最小項m6=ABC與與m7 =ABC 在邏輯上相在邏輯上相鄰。鄰。m7m671AB10100100011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m1100011

48、11000011110ABCD三變量卡諾圖三變量卡諾圖四變量卡諾圖四變量卡諾圖BABABAAB兩變量卡諾圖兩變量卡諾圖m0m1m2m3ACCCBABCACBABCACBACBACBAABCCAB m0 m1 m2 m3 m4 m5 m6 m7ADBB2. 卡諾圖的特點卡諾圖的特點:各小方格對應于各變量不同的組合，而且上下各小方格對應于各變量不同的組合，而且上下左右在幾何上相鄰的方格內只有一個因子有差別，這個重要特左右在幾何上相鄰的方格內只有一個因子有差別，這個重要特點成為卡諾圖化簡邏輯函數(shù)的主要依據(jù)點成為卡諾圖化簡邏輯函數(shù)的主要依據(jù)。 723. 已知邏輯函數(shù)真值表，畫卡諾圖已知邏輯函數(shù)真值表，

49、畫卡諾圖A B CA B C0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 1L L1 10 00 01 11 11 10 01 1m0m1m2m3m4m5m6m7邏輯函數(shù)真值表邏輯函數(shù)真值表13457LABCABCABCABCABCmmmmm邏輯函數(shù)的卡諾圖邏輯函數(shù)的卡諾圖0 01 10000010111111010CBABCBCA ACBABCACBACBACBAABCCAB m m0 0 m m1 1 m m2 2 m m3 3 m m4 4 m m5 5 m m6 6 m m7

50、 7BCA0 01 10000010111111010CBACBABCACBACBACBAABCCAB 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 173已知邏輯函數(shù)畫卡諾圖已知邏輯函數(shù)畫卡諾圖 當邏輯函數(shù)為最小項表達式時，在卡諾圖中找出和表達式當邏輯函數(shù)為最小項表達式時，在卡諾圖中找出和表達式中最小項對應的小方格填上中最小項對應的小方格填上1，其余的小方格填上，其余的小方格填上0（有時也可（有時也可用空格表示），就可以得到相應的卡諾圖。任何邏輯函數(shù)都等用空格表示），就可以得到相應的卡諾圖。任何邏輯函數(shù)都等于其卡諾圖中為于其卡諾圖中為1的方格所對應的最小項之和。的方格所對應的最

51、小項之和。例例1.5.1 畫出下列邏輯函數(shù)的卡諾圖。畫出下列邏輯函數(shù)的卡諾圖。( , , , ) ( , , , , , , , , , )L A B C Dm0 1 2 3 4 8 10 11 14 15 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 11 01 00 CD 00 01 11 10 AB L 74( ,)()()()L A B C DABCDABCDABCD()()ABCDABCDLABCDABCDABCDABCDABCD例例1.5.2 畫出下式的卡諾圖畫出下式的卡諾圖 10 11 01 00 CD 00 01 11 10 AB L 0 00 00 0

52、0 00 0 1 1 1 1 1 1 1 1 1 1 1 解：解：1. 1. 將邏輯函數(shù)化為最小項表達式將邏輯函數(shù)化為最小項表達式2. 2. 填寫卡諾圖填寫卡諾圖 ),(m1513106075例例1.5.3 已知已知LABCDB 0 0 0 0 1 1 11 1 1 1 1 0 0 0 00001111000011110ABCD解：解：容易發(fā)現(xiàn)利用吸收律容易發(fā)現(xiàn)利用吸收律LB即即B B等于等于1 1的方格填的方格填1 1其他方格填其他方格填0 0。，畫出卡諾圖。，畫出卡諾圖。76 1.5.2 用卡諾圖化簡邏輯函數(shù)用卡諾圖化簡邏輯函數(shù) 1. 化簡的依據(jù)化簡的依據(jù)DABDADBA DBACDBAD

53、CBA BDABCDADCBA m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 AB CD 00 01 11 10 00 01 11 10 ADABDDBA DADDA 772. 化簡的步驟化簡的步驟用卡諾圖化簡邏輯函數(shù)的步驟如下：用卡諾圖化簡邏輯函數(shù)的步驟如下：(4) 將所有包圍圈對應的乘積項相加。將所有包圍圈對應的乘積項相加。(1) 將邏輯函數(shù)寫成最小項表達式；將邏輯函數(shù)寫成最小項表達式；(2) 按最小項表達式填卡諾圖，凡式中包含了的最小項，按最小項表達式填卡諾圖，凡式中包含了的最小項，其對應方格填其對應方格填1，其余方格填，其余

54、方格填0；(3) 合并最小項，即將相鄰的合并最小項，即將相鄰的1方格圈成一組方格圈成一組(包圍圈包圍圈)，每，每一組含一組含2n個方格，對應每個包圍圈寫成一個新的乘積項；個方格，對應每個包圍圈寫成一個新的乘積項；78畫包圍圈時應遵循的原則：畫包圍圈時應遵循的原則： （1 1）包圍圈內的方格數(shù)一定是）包圍圈內的方格數(shù)一定是2n個，且包圍圈必須呈矩形；個，且包圍圈必須呈矩形；（2）循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰；循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰；（3）同一方格可以被不同的包圍圈重復包圍多次，但新增同一方格可以被不同的包圍圈重復包圍多次，但新增的包圍圈中一定要有原有

55、包圍圈未曾包圍的方格；的包圍圈中一定要有原有包圍圈未曾包圍的方格；（4） 一個包圍圈的方格數(shù)要盡可能多一個包圍圈的方格數(shù)要盡可能多, ,包圍圈的數(shù)目要可能少。包圍圈的數(shù)目要可能少。 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 79DBBDL BD 例例1.5.4 用卡諾圖法化簡下列邏輯函數(shù)用卡諾圖法化簡下列

56、邏輯函數(shù)（2）畫包圍圈合并最小項，得最簡）畫包圍圈合并最小項，得最簡與與-或或表達式表達式 解：解：(1) 由由L 畫出卡諾圖。畫出卡諾圖。 m)D,C,B,A(L(0，2，5，7，8，10，13，15) L C 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 D A B DB 80 1 1 1 00 AB L 01 10 11 CD 11 00 00 01 10 011 1111111111110( , , ,)(0 3,5 7,811,1315)L A B C DmLDCBB例例1.5.4 用卡諾圖化簡用卡諾圖化簡 1 1 1 00 AB L 01 10 11 CD 11

57、00 00 01 10 011 1111111111110CD圈圈0LBCDLDCB圈圈1811.5.3 用卡諾圖用卡諾圖化簡含無關項的邏輯函數(shù)化簡含無關項的邏輯函數(shù)1.1.什么叫無關項：什么叫無關項：在真值表內對應于變量的某些取值下，函數(shù)的值可以是任意的，在真值表內對應于變量的某些取值下，函數(shù)的值可以是任意的，或者這些變量的取值根本不會出現(xiàn)，這些變量取值所對應的最或者這些變量的取值根本不會出現(xiàn)，這些變量取值所對應的最小項稱為無關項或任意項。小項稱為無關項或任意項。在含有無關項邏輯函數(shù)的卡諾圖化簡中，它的值可以取在含有無關項邏輯函數(shù)的卡諾圖化簡中，它的值可以取0 0或取或取1 1，具體取什么值

58、，可以根據(jù)使函數(shù)盡量得到簡化而定。具體取什么值，可以根據(jù)使函數(shù)盡量得到簡化而定。82例例1.5.5 要求設計一個邏輯電路，能夠判斷要求設計一個邏輯電路，能夠判斷1位十進制數(shù)是奇數(shù)還是偶數(shù)，當十進制數(shù)為位十進制數(shù)是奇數(shù)還是偶數(shù)，當十進制數(shù)為奇數(shù)時，電路輸出為奇數(shù)時，電路輸出為1，當十進制數(shù)為偶數(shù)時，當十進制數(shù)為偶數(shù)時，電路輸出為電路輸出為0。 1111 1110 1101 1100 1011 101011001010001011100110101010010010011000101000100000LABCD解解:(1)列出真值表列出真值表(2)畫出卡諾圖畫出卡諾圖 0 1 1 0 0 1 1

59、0 0 1 L C D A B (3) 卡諾圖化簡卡諾圖化簡 D DL 831.邏輯抽象：根據(jù)實際邏輯問題的因果關系確定輸入、邏輯抽象：根據(jù)實際邏輯問題的因果關系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；輸出變量，并定義邏輯狀態(tài)的含義；2.根據(jù)邏輯描述列出真值表；根據(jù)邏輯描述列出真值表；3.由真值表寫出邏輯表達式。根據(jù)所用器件，簡化和變由真值表寫出邏輯表達式。根據(jù)所用器件，簡化和變換邏輯表達式。換邏輯表達式。4.根據(jù)根據(jù)邏輯表達式畫出邏輯圖。邏輯表達式畫出邏輯圖。二、組合邏輯電路的設計步驟二、組合邏輯電路的設計步驟 一、組合邏輯電路的設計：根據(jù)實際邏輯問題，求出所要求一、組合邏輯電路的設計：根

60、據(jù)實際邏輯問題，求出所要求邏輯功能的最簡單邏輯電路。邏輯功能的最簡單邏輯電路。1.6 組合邏輯電路的設計組合邏輯電路的設計84例例1.6.1 某雷達站有某雷達站有A、B、C三部雷達，其中三部雷達，其中A和和B消耗功率相等，消耗功率相等，C的消的消耗功率是耗功率是A的兩倍。這些雷達由兩臺發(fā)電機的兩倍。這些雷達由兩臺發(fā)電機X和和Y供電，發(fā)電機供電，發(fā)電機X的最大輸?shù)淖畲筝敵龉β实扔诶走_出功率等于雷達A的功率消耗，發(fā)電機的功率消耗，發(fā)電機Y的最大輸出功率是的最大輸出功率是X的的3倍。要求倍。要求用用與、或、非與、或、非門設計一個邏輯電路，利用各雷達的起動和關閉信號，以最門設計一個邏輯電路，利用各雷達的起動和關閉信號，以最