計(jì)算機(jī)基礎(chǔ)Chapter04-門(mén)和電路.

1、計(jì)算機(jī)基礎(chǔ)第第4 4章章 門(mén)和電路門(mén)和電路信息學(xué)院信息學(xué)院 王悅王悅20122012秋秋224硬件層章4.用晶體管搭建門(mén)；用門(mén)搭建電路章5.計(jì)算機(jī)的硬件與馮諾依曼體系結(jié)構(gòu)3提綱提綱邏輯與布爾代數(shù)門(mén)用晶體管搭建門(mén)組合電路 加法器 多路復(fù)用器集成電路的發(fā)展與CPU4重點(diǎn)重點(diǎn)熟練掌握各種門(mén)的布爾代數(shù)/邏輯圖/真值表的表達(dá)法熟練掌握晶體管的電學(xué)特性，及其如何用晶體管搭建門(mén)熟練掌握半加器的設(shè)計(jì) 理解邏輯與算術(shù)的聯(lián)系！了解多路復(fù)用器的功能了解集成電路的發(fā)展與CPU5邏輯（邏輯（Logic）邏輯是對(duì)邏輯是對(duì)“辯論辯論”（argument）的研究。）的研究。 例： “我周二上午3-4節(jié)在信管班上課?！?Tru

2、e (1) or False (0)? 考慮： “我周二上午3-4節(jié)上課?！?and “我在信管班上課?！?T or F? T or F?6George Boole (喬治喬治布爾，布爾，1815-1864)英國(guó)數(shù)學(xué)家和哲學(xué)家，創(chuàng)立了 布爾邏輯（Boolean logic）- 它是現(xiàn)在數(shù)字計(jì)算機(jī)的邏輯基礎(chǔ)。因此，Boole被后人認(rèn)為是計(jì)算機(jī)科學(xué)的奠基者之一。George Boole had taken the concept of arithmetic（算術(shù)）, such as the addition, and used it as a generator of logical OR. Th

3、e Laws of Thought7計(jì)算機(jī)和電子學(xué)（計(jì)算機(jī)和電子學(xué)（Electricity） We use technology to harness the power of a lightning bolt, bending it to our will so that we can perform calculations and make decisions. (摘自 Computer Science Illuminated)8邏輯門(mén)邏輯門(mén) 或 門(mén)（門(mén)（Logic Gate or Gate） 對(duì)電信號(hào)進(jìn)行基本操作的器件。門(mén)執(zhí)行邏輯運(yùn)算，接收邏輯輸入（1 or 0），產(chǎn)生邏輯輸出（1 o

4、r 0）。邏輯電路邏輯電路 或 電路（電路（Logic Circuits or Circuits） 多個(gè)門(mén)組合起來(lái)，可執(zhí)行更復(fù)雜的計(jì)算任務(wù)。計(jì)算機(jī)和電子學(xué)（計(jì)算機(jī)和電子學(xué)（Electricity）9如何描述門(mén)和電路的行為?布爾表達(dá)式（布爾表達(dá)式（Boolean expressions） 即布爾代數(shù)（Boolean algebra） 二值（two-valued）邏輯的數(shù)學(xué)表述邏輯圖（邏輯圖（Logic diagrams） 電路的圖形表示。門(mén)用圖形符號(hào)表示。真值表（真值表（Truth tables） 表格，用來(lái)繪制所有可能的輸入和輸出。計(jì)算機(jī)和電子學(xué)（計(jì)算機(jī)和電子學(xué)（Electricity）10門(mén)

5、（門(mén)（Gates） 6種門(mén)： NOT（非）（非） AND（與）（與） OR（或）（或） XOR（異或）（異或） NAND（與非）（與非） NOR（或非）（或非） 在邏輯圖中，我們用不同的形狀區(qū)分不同的門(mén)。11非門(mén)（非門(mén)（NOT Gate）NOT gate接收一個(gè)輸入信號(hào) (0 or 1) ，輸入相反的信號(hào)。 1 表示 True (T) 0 表示 False(F)12與門(mén)（與門(mén)（AND Gate）AND gate接收兩個(gè)輸入信號(hào)。如果兩個(gè)都是1，輸出是1；否則，輸出是0。運(yùn)算符 可以省略。13或門(mén)（或門(mén)（OR Gate）OR gate接收兩個(gè)輸入信號(hào)。如果兩個(gè)都是0，輸出是0；否則，輸出是1。1

6、4異或門(mén)（異或門(mén)（XOR Gate）XOR gate接收兩個(gè)輸入信號(hào)。如果兩者相同，輸出是0；否則，輸出是1。比較A+B?15異或門(mén)（異或門(mén)（XOR Gate）XOR和OR的區(qū)別：當(dāng)兩個(gè)輸入信號(hào)都為1時(shí)，OR產(chǎn)生1，而XOR 產(chǎn)生0。XOR 即 eXclusive（排他的） OR。與非門(mén)（與非門(mén)（NAND Gate）NAND gate接收兩個(gè)輸入信號(hào)。如果兩個(gè)都是1，輸出是0；否則，輸出是1。17或非門(mén)（或非門(mén)（NOR Gate）NOR gate接收兩個(gè)輸入信號(hào)。如果兩個(gè)都是0，輸出是1；否則，輸出是0。18小結(jié)小結(jié)NOT gate 反轉(zhuǎn)它的單輸入信號(hào)AND gate 產(chǎn)生 1，如果它的兩個(gè)輸

7、入是1NAND gate 產(chǎn)生 0，如果它的兩個(gè)輸入是1OR gate 產(chǎn)生 0，如果它的兩個(gè)輸入是0NOR gate 產(chǎn)生 1，如果它的兩個(gè)輸入是0XOR gate 產(chǎn)生 0，如果它的兩個(gè)輸入相同19多輸入信號(hào)的門(mén)多輸入信號(hào)的門(mén)例：三輸入的AND gate輸出1，僅當(dāng)它的所有輸入都為1。20用晶體管搭建門(mén)用晶體管搭建門(mén)晶體管（晶體管（Transistor） 由半導(dǎo)體（semiconductor）制成。根據(jù)輸入信號(hào)的電壓值的高低，它可以表現(xiàn)為導(dǎo)線(xiàn)或絕緣體的行為，即像一個(gè)電流開(kāi)關(guān)。21接線(xiàn)端:Source（源極）：電源供應(yīng)Base（基極）：信號(hào)輸入Output（輸出）：信號(hào)輸出Ground（地線(xiàn)

8、）：將電流導(dǎo)入大地用晶體管搭建門(mén)用晶體管搭建門(mén)(電源)(信號(hào)輸入)（信號(hào)輸出）半導(dǎo)體材料晶體管晶體管22我們用高電壓表示1，低電壓表示0。晶體管本身是一個(gè)晶體管本身是一個(gè)NOT gate！當(dāng)基極信號(hào)是1: 半導(dǎo)體材料表現(xiàn)為“導(dǎo)線(xiàn)”，源極電流被導(dǎo)地，因此信號(hào)輸出是0。當(dāng)基極信號(hào)是0: 半導(dǎo)體材料表現(xiàn)為“絕緣體”，源極電流不被導(dǎo)地，因此信號(hào)輸出是1。晶體管晶體管用晶體管搭建門(mén)用晶體管搭建門(mén)(電源)(信號(hào)輸入)（信號(hào)輸出）半導(dǎo)體材料23我們只需1-2個(gè)晶體管就可搭建NOT, NAND 和NOR gate。用晶體管搭建門(mén)用晶體管搭建門(mén)24NOT gateVin = 1, Vout = 0Vin = 0

9、, Vout = 1因此，Vout = Vin用晶體管搭建門(mén)用晶體管搭建門(mén)25NAND gateV1 = V2 = 1, Vout = 0否則, Vout = 1因此，Vout = (V1V2)用晶體管搭建門(mén)用晶體管搭建門(mén)26NOR gateV1 = V2 = 0, Vout = 1否則, Vout = 0因此, Vout = (V1+V2)用晶體管搭建門(mén)用晶體管搭建門(mén)27如何構(gòu)造OR, AND, XOR gates？用晶體管搭建門(mén)用晶體管搭建門(mén)28電路（電路（Circuits）組合電路（組合電路（Combinational circuit） 信號(hào)輸出由信號(hào)輸入唯一決定。如加法器（adders

10、）、多路復(fù)用器（multiplexer）。時(shí)序電路（時(shí)序電路（Sequential circuit） 信號(hào)輸出由信號(hào)輸入和電路狀態(tài)決定。如S-R鎖存器（S-R latch）。29一個(gè)門(mén)的輸出是另一個(gè)門(mén)的輸入。X = AB + AC 表示兩個(gè)導(dǎo)線(xiàn)是相連的組合電路組合電路輸出等于輸入的邏輯運(yùn)算。30X = A(B+C)組合電路組合電路X= 與之前的電路，比較它們的真值表。31電路等價(jià)性（電路等價(jià)性（Circuit equivalence） 兩個(gè)電路的真值表相同。 布爾代數(shù)提供了一些的數(shù)學(xué)定律來(lái)幫助設(shè)計(jì)電路。 A(B + C) = AB + AC (分配律) 哪個(gè)電路好？組合電路組合電路32問(wèn)題：A

11、B+AB 的真值表？邏輯圖？它是什么？組合電路組合電路33布爾代數(shù)的特性布爾代數(shù)的特性交換交換結(jié)合結(jié)合分配分配同一同一互補(bǔ)互補(bǔ)德摩根定律德摩根定律34加法器（加法器（Adders）加法器（加法器（Adders） 一種特殊的電路，執(zhí)行二進(jìn)制數(shù)的加法。半加器（半加器（Half adder） 半加器只考慮兩個(gè)bit的相加，產(chǎn)生一個(gè)進(jìn)位（carry）。全加器（全加器（Full adder） 除了對(duì)當(dāng)前的兩個(gè)bit相加，還要加上低位bits相加后的進(jìn)位（carry-in），即A+B+carry-in, 總共三個(gè)bit相加。這是加法器的一個(gè)基本結(jié)構(gòu)。35半加器（半加器（Half adders）sum =

12、A Bcarry = AB半加器（半加器（Half adder） 只考慮兩個(gè)bit的相加，產(chǎn)生一個(gè)進(jìn)位（carry）。36全加法器（Full adder）全加法器（全加法器（Full adder） 除了對(duì)當(dāng)前的兩個(gè)bit相加，還要加上低位bits相加后的進(jìn)位（carry-in），即A+B+carry-in, 總共三個(gè)bit相加。這是組成二進(jìn)制數(shù)相加的基本結(jié)構(gòu)。sum1carry1carry2（自低位的進(jìn)位）（自低位的進(jìn)位）（往高位進(jìn)位）（往高位進(jìn)位） 布爾表達(dá)式是？ 37多路復(fù)用器（Multiplexer） 多路復(fù)用器（多路復(fù)用器（Multiplexer） 用輸入的控制信號(hào)來(lái)控制輸出信號(hào)的選擇

13、。38控制信號(hào)（輸入）S0, S1, S2決定了D0 D7的哪個(gè)信號(hào)可以被輸出到F多路復(fù)用器（Multiplexer） 數(shù)據(jù)輸出控制信號(hào)變色燈多路復(fù)用器（多路復(fù)用器（Multiplexer） 用輸入的控制信號(hào)來(lái)控制輸出信號(hào)的選擇。數(shù)據(jù)信號(hào)電子多路開(kāi)關(guān)39集成電路（集成電路（Integrated Circuits）集成電路（集成電路（Integrated circuit，也稱(chēng) 芯片 chip) 一個(gè)硅片，上面嵌入了多個(gè)gates。被安裝在陶瓷或塑料封裝里。露在外面的引腳（pin）可以被焊接在電路板上或插在插槽里。40集成電路（集成電路（Integrated Circuits）41集成度（Inte

14、gration）的不斷增大：集成電路（集成電路（Integrated Circuits）42摩爾定律摩爾定律摩爾定律（摩爾定律（Moores Law） 是一個(gè)基于經(jīng)驗(yàn)的定律：芯片密度（chip density），即單位硅片上的晶體管數(shù)，每18個(gè)月翻一倍 因此，同等價(jià)格下，計(jì)算機(jī)的計(jì)算速度或存儲(chǔ)容量每18個(gè)月翻一倍；換句話(huà)說(shuō)，同等性能的CPU或存儲(chǔ)器的成本，每18個(gè)月降低一半（硅片是主要成本）。43中央處理器（中央處理器（CPU）中央處理器中央處理器 (Central Processing Unit, CPU)一臺(tái)計(jì)算機(jī)中最重要的IC，是運(yùn)算核心和控制核心。 酷睿（酷睿（Core）雙核處理器）雙

15、核處理器每個(gè)CPU有大量的引腳（pin），由它們與計(jì)算機(jī)的其它部件（內(nèi)存、輸入輸出設(shè)備等）通信。 Core 2有有775個(gè)引腳個(gè)引腳44附錄附錄時(shí)序電路沒(méi)有講解，不作要求，有興趣的同學(xué)自己看。45Circuits as MemoryDigital circuits can be used to store informationThese circuits form a sequential circuit（時(shí)序電路）, because the output of the circuit is also used as input to the circuit46Circuits as Mem

16、oryAn S-R latch（鎖存器） stores one bitThere are several ways an S-R latch circuit can be designed using various kinds of gatesFigure 4.12 An S-R latch47S-R LatchWe define the value of X is the state of the circuitTherefore, if X is 1, the circuit is storing a 1; if X is 0, the circuit is storing a 0We

17、set the values of S and R to set x or keep x by 0 (or 1)Figure 4.12 An S-R latch48Keep state（即鎖存）We let S = 1 and R = 1,if Xt = 1, Xt+1 = 1if Xt = 0, Xt+1 = 0 Figure 4.12 An S-R latchS-R Latch49Set X by 1We let S = 0 and R = 1, Xt+1 = 1 no matter what Xt is Figure 4.12 An S-R latchS-R Latch50Set X by 0We let S = 1 and R = 0,Xt+1 = 0 no matter what Xt isFigure 4.12 An S-R latchS-R Latch51S = 0 and R = 0 are not allowed, ca