第六章時序邏輯電路.

1、1第六章第六章 時序邏輯電路時序邏輯電路 組成時序邏輯電路基組成時序邏輯電路基本元件是觸發(fā)器本元件是觸發(fā)器 。重點：重點： 時序邏輯電路的分析時序邏輯電路的分析方法和同步時序邏輯方法和同步時序邏輯電路的設(shè)計方法。電路的設(shè)計方法。 時序邏輯電路器件的時序邏輯電路器件的應(yīng)用應(yīng)用6.1 時序邏輯電路的基本概念時序邏輯電路的基本概念 6.4 計數(shù)器計數(shù)器 6.2 時序邏輯電路的分析時序邏輯電路的分析 6.3 同步同步時序電路的設(shè)計方法時序電路的設(shè)計方法 6.5 寄存器寄存器26.1 時序邏輯電路的基本概念時序邏輯電路的基本概念 一一. 時序邏輯電路的基本結(jié)構(gòu)及特點時序邏輯電路的基本結(jié)構(gòu)及特點時序電路的

2、基本結(jié)構(gòu)框圖時序電路的基本結(jié)構(gòu)框圖 它由輸出邏輯組合電路、輸入邏輯組合電路和存儲器三它由輸出邏輯組合電路、輸入邏輯組合電路和存儲器三部分組成，它們之間的邏輯關(guān)系可用部分組成，它們之間的邏輯關(guān)系可用輸出方程、驅(qū)動方輸出方程、驅(qū)動方程和狀態(tài)方程程和狀態(tài)方程表示。表示。 3 輸出方程輸出方程驅(qū)動方程驅(qū)動方程狀態(tài)方程狀態(tài)方程Z=Fl(X，Qn) Y=F2(X，Qn) Qn+1=F3(Y，Qn)時序邏輯電路的特點時序邏輯電路的特點(1)時序邏輯由組合電路和存儲電路組成。時序邏輯由組合電路和存儲電路組成。(2)在存儲元件的輸出和電路輸人之間存在反饋連在存儲元件的輸出和電路輸人之間存在反饋連接。因而電路的工

3、作狀態(tài)，與時間因素相關(guān)，即接。因而電路的工作狀態(tài)，與時間因素相關(guān)，即時序電路的輸出由電路的輸入和原來的狀態(tài)共同時序電路的輸出由電路的輸入和原來的狀態(tài)共同決定。決定。4二時序邏輯電路的分類二時序邏輯電路的分類 時序電路通常分為兩大類時序電路通常分為兩大類: :一類是同步時序邏輯電路一類是同步時序邏輯電路，另另一類是異步時序電路，此類電路無公共的時鐘脈沖。由一類是異步時序電路，此類電路無公共的時鐘脈沖。由于同步時序電路的理論比較成熟，應(yīng)用也很廣泛，因而于同步時序電路的理論比較成熟，應(yīng)用也很廣泛，因而我們重點介紹同步時序電路的分析和設(shè)計方法。我們重點介紹同步時序電路的分析和設(shè)計方法。3時序邏輯電路功

4、能的描述方法時序邏輯電路功能的描述方法 1.邏輯方程式邏輯方程式 根據(jù)時序電路的原理圖，寫根據(jù)時序電路的原理圖，寫出的輸出方程、驅(qū)動方程和狀出的輸出方程、驅(qū)動方程和狀態(tài)方程可以描述時序電路的邏態(tài)方程可以描述時序電路的邏輯功能，但不直觀。輯功能，但不直觀。2.狀態(tài)圖狀態(tài)圖 反映時序邏輯電路狀態(tài)轉(zhuǎn)換反映時序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形稱為狀態(tài)圖。系的圖形稱為狀態(tài)圖。 Q1Q0 X/Z 0/0 0/1 1/0 1/0 1/0 1/1 0/0 0/0 00 01 10 11 53. .狀態(tài)表狀態(tài)表 反映輸出反映輸出Z Z、次態(tài)、次態(tài)Q Qn+1n+1與輸

5、入與輸入X X、現(xiàn)態(tài)、現(xiàn)態(tài)Q Qn n之間對應(yīng)取值關(guān)系的之間對應(yīng)取值關(guān)系的表格稱為狀態(tài)表。狀態(tài)表由三個部分組成：表格稱為狀態(tài)表。狀態(tài)表由三個部分組成：輸入變量和現(xiàn)狀輸入變量和現(xiàn)狀態(tài)的組合態(tài)的組合、次態(tài)次態(tài)和和輸出變量輸出變量。 輸入現(xiàn)態(tài)輸入現(xiàn)態(tài) 次態(tài)次態(tài)輸出輸出 XQ1n Q0nQ1n+1 Q0n+1Z000010001100010110011001100110111101110010101000前面狀態(tài)圖對應(yīng)的狀態(tài)表前面狀態(tài)圖對應(yīng)的狀態(tài)表 Q1Q0 X/Z 0/0 0/1 1/0 1/0 1/0 1/1 0/0 0/0 00 01 10 11 64.時時序序圖圖 時序圖即時序邏輯電路的工作波

6、形圖。它能直觀地描述電時序圖即時序邏輯電路的工作波形圖。它能直觀地描述電路的輸入信號、時鐘信號、輸出信號及電路的狀態(tài)轉(zhuǎn)換等在路的輸入信號、時鐘信號、輸出信號及電路的狀態(tài)轉(zhuǎn)換等在時間上的對應(yīng)關(guān)系。時間上的對應(yīng)關(guān)系。上面介紹描述時序電路邏輯功能的上面介紹描述時序電路邏輯功能的4種方法可以互相轉(zhuǎn)換。種方法可以互相轉(zhuǎn)換。 前面狀態(tài)表對應(yīng)的時序圖前面狀態(tài)表對應(yīng)的時序圖Q0Q1ZX 0 01 101 1輸入輸入 現(xiàn)態(tài)現(xiàn)態(tài) 次態(tài)次態(tài)輸出輸出 X Q1n Q0nQ1n+1Q0n+1Z00001000110001011001100110011011110111001010100076.2 時序邏輯電路的分析時序

7、邏輯電路的分析 時序電路的分析過程就是選擇某一狀態(tài)，將該狀態(tài)的代碼時序電路的分析過程就是選擇某一狀態(tài)，將該狀態(tài)的代碼與所有的輸入條件組合，求出次態(tài)及該狀態(tài)的輸出，然后繼與所有的輸入條件組合，求出次態(tài)及該狀態(tài)的輸出，然后繼續(xù)這個過程，直到考慮了所有可能的狀態(tài)為止。通過分析，續(xù)這個過程，直到考慮了所有可能的狀態(tài)為止。通過分析，求電路輸出求電路輸出Z Z的變化規(guī)律，以及電路狀態(tài)的變化規(guī)律，以及電路狀態(tài)Q Q的轉(zhuǎn)換規(guī)律，進而的轉(zhuǎn)換規(guī)律，進而說明該時序電路的邏輯功能和工作特性。說明該時序電路的邏輯功能和工作特性。一一. .分析時序邏輯電路的一般步驟分析時序邏輯電路的一般步驟1.1.根據(jù)給定的時序電路圖寫

8、出下列各邏輯方程式根據(jù)給定的時序電路圖寫出下列各邏輯方程式: : (1) (1)各觸發(fā)器各觸發(fā)器CPCP的邏輯表達式的邏輯表達式( (除同步除同步時序電路時序電路) ); ; (2) (2)時序電路的輸出方程時序電路的輸出方程; ; (3) (3)各觸發(fā)器的驅(qū)動方程。各觸發(fā)器的驅(qū)動方程。2.2.將驅(qū)動方程代入觸發(fā)器特性方程，求得觸發(fā)器的次態(tài)方程將驅(qū)動方程代入觸發(fā)器特性方程，求得觸發(fā)器的次態(tài)方程，即即時序邏輯電路的狀態(tài)方程。時序邏輯電路的狀態(tài)方程。3.3.根據(jù)狀態(tài)方程和輸出方程，列出時序電路狀態(tài)表，畫出狀根據(jù)狀態(tài)方程和輸出方程，列出時序電路狀態(tài)表，畫出狀態(tài)圖或時序圖。態(tài)圖或時序圖。4.4.用文字

9、描述給定時序邏輯電路的邏輯功能。用文字描述給定時序邏輯電路的邏輯功能。 8二二. .同步時序邏輯電路分析舉例同步時序邏輯電路分析舉例 例例1:試分析如試分析如圖所示電路。圖所示電路。解解:分析過程如分析過程如下下: (1)寫出各邏輯寫出各邏輯方程式。方程式。輸出方程輸出方程Z= Q1n Q0n X1CPQ0 Q1Z驅(qū)動方程驅(qū)動方程 J0= K0=1；J1= K1= X Q0n (2)寫出各觸發(fā)器的次態(tài)方程寫出各觸發(fā)器的次態(tài)方程 Q0n+1= J0Q0n+K0Q0n=Q0nQ1n+1= J1Q1n+K1Q1n= （X Q0n）Q1n X Q0n Q1n= X Q0n Q1n9(3)列狀態(tài)表、畫狀

10、態(tài)圖和時序圖列狀態(tài)表、畫狀態(tài)圖和時序圖 (4)邏輯功能分析邏輯功能分析 此電路是一個可控計此電路是一個可控計數(shù)器。當數(shù)器。當X=0進行加法計進行加法計數(shù)，數(shù)，Z為進位脈沖輸出；為進位脈沖輸出；當當X=l時，電路進行減時，電路進行減1計計數(shù)，數(shù)，Z是借位信號。是借位信號。 輸入輸入 現(xiàn)現(xiàn) 態(tài)態(tài)次態(tài)次態(tài)輸出輸出 X Q1n Q0nQ1n+1Q0n+1Z000010001100010110011001100110111101110010101000000110110/01/00/00/11/11/01/00/0CPXQ0Q1ZQ1Q0X/ZQ0n+1= Q0nQ1n+1= X Q0n Q1nZ= Q

11、1n Q0n10例例2:試分析如圖所示時序電路。試分析如圖所示時序電路。 解解: (1) 邏輯方程式邏輯方程式 輸出方程輸出方程 F= Q4n Q1n 驅(qū)動方程驅(qū)動方程 T1= 1 T2=Q4nQ1n T3= Q2nQ1n T4= Q4n Q3n Q2n Q1n(2) 各觸發(fā)器的次態(tài)方程各觸發(fā)器的次態(tài)方程Q1n+1=T1nQ1n =Q1nQ2n+1=(Q4nQ1n) Q2nQ3n+1=(Q2nQ1n) Q3n Q4n+4= (Q4n Q3n Q2n Q1n) Q4n11(3) 狀態(tài)圖狀態(tài)圖F= Q4n Q1nQ1n+1=T1nQ1n =Q1nQ2n+1=(Q4nQ1n) Q2nQ3n+1=(Q

12、2nQ1n) Q3n Q4n+4= (Q4n Q3n Q2n Q1n) Q4nQ4Q3Q2Q100010010001101001000011101100101101010111001110011100000/Z/0/1/1/1/1/0/0/0/0/0/0/0/0/01101/01111/012狀態(tài)表狀態(tài)表(4)邏輯功能分析邏輯功能分析電路電路每經(jīng)過每經(jīng)過10個時鐘脈個時鐘脈沖作用沖作用, , 狀態(tài)循環(huán)一次狀態(tài)循環(huán)一次，當觸發(fā)器的輸出狀態(tài)，當觸發(fā)器的輸出狀態(tài)為為1001，電路輸出，電路輸出F=1，。這這1010個個狀態(tài)狀態(tài)稱為稱為有效有效狀態(tài)狀態(tài)。其余的其余的6 6個狀態(tài)稱為個狀態(tài)稱為無效無效狀

13、態(tài)。狀態(tài)。電路具有電路具有自啟動能力自啟動能力。 同步同步8421BCD碼十進制碼十進制計數(shù)器，計數(shù)器，輸出輸出F=1，計數(shù)，計數(shù)器有進位表示器有進位表示 Q4nQ3nQ2nQ1nQ4n+1Q3n+1Q2n+1Q1n+1F00000001000010010000100011000110100001000101001010110001100111001111000010001001010010000110101011010110100111001101011010110111101111011110010113例例3:試分析如圖所示時序電路。試分析如圖所示時序電路。 解解: (1) 邏輯方程式邏

14、輯方程式驅(qū)動方程驅(qū)動方程 J0= Q0n Q2n K0= 1 J1=Q0n K1=Q0n+Q2n J2= Q0n Q1n K2= Q1n (2) 各觸發(fā)器的次態(tài)方程各觸發(fā)器的次態(tài)方程 Q0n+1=JQ0n+KQ0n = Q0nQ1n+1=Q1nQ0nQ2n Q1nQ0nQ2n+1=Q2nQ1n Q0nQ2nQ1n14 (3)狀態(tài)表、狀態(tài)圖和波形圖狀態(tài)表、狀態(tài)圖和波形圖現(xiàn)態(tài)現(xiàn)態(tài)次態(tài)次態(tài)Q2n Q1n Q0nQ2n+1Q1n+1Q0n+1000001001010010011011100100101101000110001111000001010100Q3Q2Q1000011101110111CPQ

15、1Q2Q3Q0n+1=JQ0n+KQ0n = Q0nQ1n+1=Q1nQ0nQ2n Q1nQ0nQ2n+1=Q2nQ1n Q0nQ2nQ1n12345615(4)邏輯功能分析邏輯功能分析 由狀態(tài)圖可見，由狀態(tài)圖可見，001001、010010、011011、100100、101101、110110這這6 6個狀態(tài)個狀態(tài)形成了閉合循環(huán)，在電路正常工作時，形成了閉合循環(huán)，在電路正常工作時，在時鐘脈沖作用下在時鐘脈沖作用下電電路狀態(tài)總是按照循環(huán)中的箭頭方向路狀態(tài)總是按照循環(huán)中的箭頭方向從從001到到110遞增，每經(jīng)過遞增，每經(jīng)過6個時鐘脈沖作用后，電路的狀態(tài)循環(huán)一次，個時鐘脈沖作用后，電路的狀態(tài)循環(huán)

16、一次，這這6 6個狀態(tài)稱為有個狀態(tài)稱為有效狀態(tài)。效狀態(tài)。其余的其余的2 2個狀態(tài)稱為無效狀態(tài)。個狀態(tài)稱為無效狀態(tài)。由狀態(tài)圖還可看出，若此電路由于某種原因，如噪聲信號或由狀態(tài)圖還可看出，若此電路由于某種原因，如噪聲信號或接通電源迫使電路進入無效狀態(tài)時，在接通電源迫使電路進入無效狀態(tài)時，在CP脈沖作用后，電路脈沖作用后，電路能自動回到有效序列，電路的這種能力稱為能自動回到有效序列，電路的這種能力稱為自啟動能力自啟動能力。根據(jù)分析得出：根據(jù)分析得出：此電路是一個六進制加法計數(shù)器此電路是一個六進制加法計數(shù)器，。，。 16例例3:試分析如圖所示時序電路。試分析如圖所示時序電路。 解解: (1)驅(qū)動驅(qū)動方

17、程式：方程式：D3=Q0n D2= Q3n D1= Q2n D0= Q1n (2) 次態(tài)方程：次態(tài)方程：Q3n+1= Q0n Q0n+1 =Q1n=Q2n=Q3n (3)狀態(tài)圖狀態(tài)圖 Q3nQ2nQ1nQ0n 17(4)邏輯功能分析邏輯功能分析 在在CP脈沖作用下，每位觸發(fā)器的數(shù)據(jù)右移循環(huán)，共脈沖作用下，每位觸發(fā)器的數(shù)據(jù)右移循環(huán)，共4 4個個有效狀態(tài)有效狀態(tài)10001000、01000100、00100010、00010001，每個狀態(tài)中只有，每個狀態(tài)中只有1 1位位與其它位不同。與其它位不同。其余狀態(tài)為無效狀態(tài)其余狀態(tài)為無效狀態(tài)，因電路由于某種原因，如噪聲信，因電路由于某種原因，如噪聲信號或

18、接通電源迫使電路進入無效狀態(tài)時，在號或接通電源迫使電路進入無效狀態(tài)時，在CP脈沖作用脈沖作用后，電路無法回到有效序列，故電路后，電路無法回到有效序列，故電路無自啟動能力無自啟動能力。根據(jù)分析得出：根據(jù)分析得出：此電路構(gòu)成此電路構(gòu)成4 4位環(huán)形計數(shù)器位環(huán)形計數(shù)器。環(huán)形計數(shù)器特點：每個有效狀態(tài)中只有環(huán)形計數(shù)器特點：每個有效狀態(tài)中只有1 1位與其它位不同位與其它位不同，可用做控制信號，無需再譯碼，但是狀態(tài)的利用率很，可用做控制信號，無需再譯碼，但是狀態(tài)的利用率很低。低。180/000例例4：試分析時序電路試分析時序電路。 解：解：(1) 邏輯方程式邏輯方程式 QQJJKKCP&121FX驅(qū)動

19、方程驅(qū)動方程 J1=X K1=XQ2n J2=XQ1n K2=X輸出方程輸出方程 F=XQ1nQ2n(2)次態(tài)方程次態(tài)方程( ) Q1n+1=XQ1n+XQ2nQ1nQ2n+1=XQ2nQ1n+XQ2nJQn+KQn(3)狀態(tài)圖、狀態(tài)表和狀態(tài)圖、狀態(tài)表和波波 形形 1/11/0010/0100/01/01/0110/0Q2Q1 X/FX Q2nQ1nQ2n+1Q1n+1F0000010100111001011101110 0 00 0 0 0 0 00 0 00 1 01 0 01 1 01 1 119(4)(4)邏輯功能邏輯功能 只要只要X=0，無論電路處于何種狀態(tài)都回到，無論電路處于何種狀

20、態(tài)都回到00狀態(tài)，狀態(tài)，且且F=0；以后，只有連續(xù)輸入四個或四個以上的；以后，只有連續(xù)輸入四個或四個以上的1時，時，才使才使F=l。該電路的邏輯功能是對輸入信號。該電路的邏輯功能是對輸入信號X進行檢進行檢測，當連續(xù)輸入四個或四個以上個測，當連續(xù)輸入四個或四個以上個1時，輸出時，輸出F=l，否，否則則F=O。故該電路稱作。故該電路稱作1111序列檢測器序列檢測器 。 波波 形形 圖圖12345CPXQ1Q2F0/0001/11/0010/0100/01/01/0110/0Q2Q1 X/F20三三.異步時序邏輯電路的分析舉例異步時序邏輯電路的分析舉例 在異步時序邏輯電路中，由于沒有公共的時鐘脈沖，

21、分析在異步時序邏輯電路中，由于沒有公共的時鐘脈沖，分析各觸發(fā)器的狀態(tài)轉(zhuǎn)換時，除考慮驅(qū)動信號的情況外，還必各觸發(fā)器的狀態(tài)轉(zhuǎn)換時，除考慮驅(qū)動信號的情況外，還必須考慮其須考慮其CP端的情況，觸發(fā)器只有在加到其端的情況，觸發(fā)器只有在加到其CP端上的信號端上的信號有效時，才有可能改變狀態(tài)。否則，觸發(fā)器將保持原有狀有效時，才有可能改變狀態(tài)。否則，觸發(fā)器將保持原有狀態(tài)不變。態(tài)不變。分析異步時序邏輯電路，應(yīng)首先確定各分析異步時序邏輯電路，應(yīng)首先確定各CP端的邏輯表達式端的邏輯表達式及觸發(fā)方式。及觸發(fā)方式。在考慮各觸發(fā)器的次態(tài)方程時，對于由正跳沿觸發(fā)的觸發(fā)在考慮各觸發(fā)器的次態(tài)方程時，對于由正跳沿觸發(fā)的觸發(fā)器而言

22、，當其器而言，當其CP端的信號由端的信號由0變變1時，則有觸發(fā)信號作用，時，則有觸發(fā)信號作用，對于由負跳沿觸發(fā)的觸發(fā)器而言，當其對于由負跳沿觸發(fā)的觸發(fā)器而言，當其CP端的信號由端的信號由1變變0時，則有觸發(fā)信號作用；有觸發(fā)信號作用的觸發(fā)器能改變時，則有觸發(fā)信號作用；有觸發(fā)信號作用的觸發(fā)器能改變狀態(tài)，無觸發(fā)信號作用的觸發(fā)器則保持原有的狀態(tài)不變。狀態(tài)，無觸發(fā)信號作用的觸發(fā)器則保持原有的狀態(tài)不變。 21例例5: 5: 試分析異步時序電路。試分析異步時序電路。 解解: (1) 邏輯方程式邏輯方程式 CP的邏輯方程：的邏輯方程： CPD=CP,觸發(fā)。觸發(fā)。 CPC=CPA=QD,僅當僅當QD ，QC和和

23、QA才可能改變狀態(tài)。才可能改變狀態(tài)。 CPB= QC, 僅當僅當QC ，QB才可能改變狀態(tài)。才可能改變狀態(tài)。 驅(qū)動方程：驅(qū)動方程： JD=KD=1；JC=QAn，KC=1；JB= KB=1；JA=QBnQCn KA=1；22(2) 次態(tài)方程次態(tài)方程 (3)狀態(tài)圖、狀態(tài)表和時序圖狀態(tài)圖、狀態(tài)表和時序圖 QAn+1=QAnQBnQCn （QD 此式有效）此式有效）QBn+1=QBn （QC 此式有效）此式有效）QCn+1=QAnQCn（QD 此式有效）此式有效）QDn+1=QDn （CP 此式有效）此式有效）QAQBQCQD0001001000110100100001110110010110101

24、0111111100111011100KA=KB =KC=KD=1 JB= JD=1 JA=QBnQCn JC=QAn1110000023現(xiàn)態(tài)現(xiàn)態(tài)時鐘信號時鐘信號次態(tài)次態(tài) QAnQBnQCnQDnCPACPBCPCCPDQAn+1QBn+1QCn+1QDn+100000001000100011011001000100001001100111111010001000001010101011011011001100001011101111111100010000001100110011011000010100001101110111111010011000001110111011011010011

25、1000011111111111110000狀態(tài)表狀態(tài)表無無效效狀狀態(tài)態(tài)有有效效狀狀態(tài)態(tài)24時序時序圖圖(4)(4)邏輯功能邏輯功能由狀態(tài)圖和狀態(tài)表看出，主循環(huán)共有十個不同的狀態(tài)由狀態(tài)圖和狀態(tài)表看出，主循環(huán)共有十個不同的狀態(tài)00001001，其余，其余6個狀態(tài)個狀態(tài)10101111為無效狀態(tài)，所以電路是一個為無效狀態(tài)，所以電路是一個十進制異步加法計數(shù)器，并具有自啟動能力。十進制異步加法計數(shù)器，并具有自啟動能力。 CPQDQCQBQA12345678910256.3 同步時序電路的設(shè)計方法同步時序電路的設(shè)計方法 時序電路設(shè)計是時序電路分析的逆過程，即根據(jù)給定的邏輯時序電路設(shè)計是時序電路分析的逆過

26、程，即根據(jù)給定的邏輯功能要求，選擇適當?shù)倪壿嬈骷?，設(shè)計出符合要求的時序邏功能要求，選擇適當?shù)倪壿嬈骷O(shè)計出符合要求的時序邏輯電路。輯電路。 本節(jié)僅介紹用觸發(fā)器及門電路設(shè)計同步時序電路的方法，這本節(jié)僅介紹用觸發(fā)器及門電路設(shè)計同步時序電路的方法，這種設(shè)計方法的基本指導(dǎo)思想是用盡可能少的時鐘觸發(fā)器和門種設(shè)計方法的基本指導(dǎo)思想是用盡可能少的時鐘觸發(fā)器和門電路來實現(xiàn)符合設(shè)計要求的時序電路。電路來實現(xiàn)符合設(shè)計要求的時序電路。一一. 同步時序邏輯電路設(shè)計的一般步驟同步時序邏輯電路設(shè)計的一般步驟 根據(jù)設(shè)根據(jù)設(shè)計題目計題目繪制原繪制原始狀態(tài)始狀態(tài)圖圖狀狀態(tài)態(tài)化化簡簡確定觸確定觸發(fā)器個發(fā)器個數(shù)進行數(shù)進行狀態(tài)編狀

27、態(tài)編碼碼選擇觸選擇觸發(fā)器，發(fā)器，確定輸確定輸出和驅(qū)出和驅(qū)動方程動方程畫邏輯畫邏輯電路圖電路圖并檢查并檢查自啟動自啟動能力能力26二二. 同步時序邏輯電路設(shè)計舉例同步時序邏輯電路設(shè)計舉例 例例1:設(shè)計一個自然二進制碼的五進制計數(shù)器。設(shè)計一個自然二進制碼的五進制計數(shù)器。 解解:（1）確定觸發(fā)器個數(shù)，進行狀態(tài)編碼）確定觸發(fā)器個數(shù)，進行狀態(tài)編碼 由于五進制計數(shù)器狀態(tài)已定，可畫出狀態(tài)圖由于五進制計數(shù)器狀態(tài)已定，可畫出狀態(tài)圖 由于狀態(tài)數(shù)由于狀態(tài)數(shù)M=5，所以，所以n=3，滿足，滿足2n-116，所以要用兩片，所以要用兩片74161級聯(lián)而成。級聯(lián)而成。 計數(shù)器輸出計數(shù)器輸出 2QD2QC2QB2QA1QD1

28、QC1QB1QA 若運用整體清零或置數(shù)復(fù)位法可獲得容量大于集成若運用整體清零或置數(shù)復(fù)位法可獲得容量大于集成計數(shù)器模數(shù)的任意計數(shù)器模數(shù)的任意N進制計數(shù)器。進制計數(shù)器。 例例2：用用74161組成八位二進制進制計數(shù)器。組成八位二進制進制計數(shù)器。47例例3：分析圖示電路，指出是幾進制計數(shù)器。：分析圖示電路，指出是幾進制計數(shù)器。 解：解：1 1）兩個芯片都有置數(shù)功能，當芯片）兩個芯片都有置數(shù)功能，當芯片(2)(2)產(chǎn)生進位信號時，產(chǎn)生進位信號時，芯片芯片(1)(1)置數(shù)為置數(shù)為00100010，芯片，芯片(2)(2)置數(shù)為置數(shù)為0101 0101 ( (共共1個個CP) ) 。2）接著，）接著，芯片芯

29、片(1)(1)從從00110011計數(shù)至計數(shù)至1111 1111 ( (共共13個個CP) ) ，并通過進，并通過進位輸出位輸出RCORCO向芯片向芯片(2)(2)發(fā)出發(fā)出1 1次計數(shù)信號。次計數(shù)信號。3 3）此后此后芯片芯片(1)(1)從從00000000計數(shù)至計數(shù)至1111 1111 ( (共共16個個CP) ) ，每當芯片，每當芯片(1)(1)計數(shù)至計數(shù)至11111111時，向芯片時，向芯片(2)(2)發(fā)出發(fā)出1 1次計數(shù)信號。次計數(shù)信號。4 4）芯片）芯片(2)(2)接受芯片接受芯片(1)(1)的信號，從的信號，從01100110計數(shù)至計數(shù)至1111 1111 ( (共共10個個CP)

30、 ) ，當芯片，當芯片(2)(2)產(chǎn)生進位信號時，電路重復(fù)產(chǎn)生進位信號時，電路重復(fù)1-41-4過程。過程。狀態(tài)總數(shù)狀態(tài)總數(shù)N= SN= SC C - S- SZ Z +1 +1 =(FF-52+1)=(FF-52+1)H H=(AD)=(AD)H H=174=174電路為電路為174進進制計數(shù)器制計數(shù)器482. 74LS90計數(shù)器：二計數(shù)器：二五五十進制計數(shù)器十進制計數(shù)器功能表功能表 時鐘時鐘清零輸入清零輸入置置9輸入輸入輸出輸出CPACPBR0(1)R0(2)S9(1)S9(2)QDQBQCQA1100000110000001110010111001CP0CP0CPQA有有0有有0二進制計數(shù)

31、，二進制計數(shù)，Q QA A輸出輸出五進制計數(shù)，五進制計數(shù)，Q QD DQ QC CQ QB B輸出輸出十進制計數(shù)，十進制計數(shù)，Q QD DQ QC CQ QB BQ QA A輸出輸出49工作方式：工作方式： (1) 異步清零異步清零 只要只要R0(1)= R0(2)=1，S9(1)S9(2)=0，輸出，輸出QDQCQBQA =0000，不，不受受CP控制?？刂啤?2) 異步置異步置9 只要只要S9(1)= S9(2) =1，R0(1)R0(2)=0，輸出，輸出QDQCQBQA =1001，不受不受CP控制?？刂?。(3) 計數(shù)計數(shù) 在在S9(1)S9(2)=0和和R0(1)R0(2)=0同時滿足

32、的前提下，在同時滿足的前提下，在CP負跳負跳沿作用下實現(xiàn)加計數(shù)。沿作用下實現(xiàn)加計數(shù)。 若在若在CPA端輸入端輸入CP，則輸出，則輸出QA實現(xiàn)二進制計數(shù)；實現(xiàn)二進制計數(shù)； 若在若在CPB端輸入端輸入CP，則輸出，則輸出QDQCQB實現(xiàn)異步五進制計數(shù)；實現(xiàn)異步五進制計數(shù)； 若在若在CPA端輸入計數(shù)脈沖端輸入計數(shù)脈沖CP，同時將，同時將CPB端與端與QA相接，則相接，則輸出輸出QDQCQBQA實現(xiàn)異步實現(xiàn)異步8421碼十進制計數(shù)。碼十進制計數(shù)。(4) 利用清零和置利用清零和置9功能可以構(gòu)成其他進制的計數(shù)器功能可以構(gòu)成其他進制的計數(shù)器50例例4 用用74LS90組成六進制計數(shù)器。組成六進制計數(shù)器。 解

33、：由于題意要求是六進制解：由于題意要求是六進制計數(shù)器，因而先將計數(shù)器，因而先將74LS90連接成十計數(shù)器，再利用清連接成十計數(shù)器，再利用清零或置零或置9方式，即可實現(xiàn)六方式，即可實現(xiàn)六進制計數(shù)。進制計數(shù)。( (1)1)確定確定SC和和SZ SC=000，SZ=101(2)確定復(fù)位信號表達式確定復(fù)位信號表達式 利用利用SZ+1=110 譯碼產(chǎn)譯碼產(chǎn)生生清零清零信號信號 R0(1)R0(2)=11=11 (3)畫出邏輯電路圖和狀態(tài)畫出邏輯電路圖和狀態(tài)圖圖101101QCQBQA1101100010011001000000000001001011111151例例5 用用74LS90組成六十進制計數(shù)器

34、。組成六十進制計數(shù)器。 解：由于解：由于74LS90最大的最大的M=10，而實際要求，而實際要求N=60M，所，所以要用以要用2片片74LS90。一片接成十進制（個位），輸出為。一片接成十進制（個位），輸出為QDQCQBQA，另一片接成六進制（十位），輸出為，另一片接成六進制（十位），輸出為QCQBQA。 把一個把一個N1進制的計數(shù)器與一個進制的計數(shù)器與一個N2進制的計數(shù)器串接起來，進制的計數(shù)器串接起來，便可以構(gòu)成便可以構(gòu)成N= N1N2進制計數(shù)器，該方法稱為相乘法。進制計數(shù)器，該方法稱為相乘法。 52數(shù)字電子秒表計數(shù)、譯碼及顯示電路數(shù)字電子秒表計數(shù)、譯碼及顯示電路 74LS9074LS907

35、4487448536.5* 寄存器寄存器 寄存器是另一類特殊的時序電路，廣泛地應(yīng)用于數(shù)字計寄存器是另一類特殊的時序電路，廣泛地應(yīng)用于數(shù)字計算機和數(shù)字系統(tǒng)中。算機和數(shù)字系統(tǒng)中。 作用作用: 暫存數(shù)據(jù)和移位操作，暫存數(shù)據(jù)和移位操作， 可分為數(shù)據(jù)寄存器和移位寄存器?？煞譃閿?shù)據(jù)寄存器和移位寄存器?；窘Y(jié)構(gòu)基本結(jié)構(gòu): 由觸發(fā)器和門電路組合而成，由觸發(fā)器和門電路組合而成，n位二進制代碼的寄存器就需要位二進制代碼的寄存器就需要用用n個觸發(fā)器組成。個觸發(fā)器組成。 數(shù)據(jù)傳輸方式數(shù)據(jù)傳輸方式: 并行輸入、串行輸入、并行輸出、串行輸出。并行輸入、串行輸入、并行輸出、串行輸出。寄存器初始狀態(tài)：寄存器初始狀態(tài)： 數(shù)據(jù)輸

36、入前一般使每位觸發(fā)器置數(shù)據(jù)輸入前一般使每位觸發(fā)器置“0”，即清，即清0,使寄存器清使寄存器清0的的脈沖叫做清脈沖叫做清0脈沖。脈沖。54一一. 74LS175數(shù)據(jù)數(shù)據(jù)(并入一并出并入一并出) )寄存器寄存器 RD是異步清零控制端。寄存器存數(shù)之前，是異步清零控制端。寄存器存數(shù)之前，必須先將寄存器清零，否則有可能出錯。必須先將寄存器清零，否則有可能出錯。 1D4D是數(shù)據(jù)輸入端，在是數(shù)據(jù)輸入端，在CP正跳沿作用正跳沿作用下，下，1D4D端的數(shù)據(jù)被并行地存入寄存端的數(shù)據(jù)被并行地存入寄存器。器。輸出數(shù)據(jù)從輸出數(shù)據(jù)從lQ4Q并行地取出。并行地取出。 邏輯圖邏輯圖 清零清零 時鐘時鐘數(shù)據(jù)輸入數(shù)據(jù)輸入數(shù)據(jù)輸出

37、數(shù)據(jù)輸出R RD DCPCP1D1D 2D2D 3D3D 4D4D 1Q1Q 2Q2Q 3Q3Q 4Q4Q0 0 0 00 00 00 01 1A AB BC CD DA AB BC CD D1 11 1 保持保持1 10 0 功能表功能表 55二二. 4位移位位移位(串入一串出串入一串出)寄存器寄存器 在時鐘脈沖作用下，內(nèi)部各觸發(fā)在時鐘脈沖作用下，內(nèi)部各觸發(fā)器的信息同步地向右器的信息同步地向右( (或向左）移或向左）移動。因而串行寄存器又稱為移位動。因而串行寄存器又稱為移位寄存器。寄存器。邏輯圖邏輯圖狀態(tài)表狀態(tài)表 時鐘數(shù)據(jù)輸出端CPQ0 Q1 Q2 Q3000001D3 0 0 02D2 D

38、3 0 03D1 D2 D3 04D0 D1 D2 D3 56三三. 移位移位寄存器寄存器型計數(shù)器型計數(shù)器 前面的計數(shù)器從第前面的計數(shù)器從第i個狀態(tài)到第個狀態(tài)到第i+1個狀態(tài)變化時，計數(shù)器個狀態(tài)變化時，計數(shù)器輸出代碼通常會有多位發(fā)生變化。若用計數(shù)器的狀態(tài)作控制信輸出代碼通常會有多位發(fā)生變化。若用計數(shù)器的狀態(tài)作控制信號，號，常需譯碼電路常需譯碼電路。此外，由于計數(shù)器的狀態(tài)代碼有多位同時。此外，由于計數(shù)器的狀態(tài)代碼有多位同時向相反方向變化，對于后級的組合電路而言，向相反方向變化，對于后級的組合電路而言，存在著競爭冒險存在著競爭冒險。為了克服上述問題，在有些應(yīng)用場合，需要采用移位寄存器型為了克服上述

39、問題，在有些應(yīng)用場合，需要采用移位寄存器型計數(shù)器。如果把移位寄存器的輸出，以計數(shù)器。如果把移位寄存器的輸出，以一定的方式反饋到輸入一定的方式反饋到輸入，則可則可構(gòu)成構(gòu)成具有特殊編碼的具有特殊編碼的移位寄存器型計數(shù)器移位寄存器型計數(shù)器。最簡單的移位。最簡單的移位寄存器型計數(shù)器有寄存器型計數(shù)器有環(huán)形計數(shù)器環(huán)形計數(shù)器和和扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器。 571. 環(huán)型計數(shù)器環(huán)型計數(shù)器 電路組成電路組成 工作原理工作原理 主要特點主要特點 有效狀態(tài)只有一個是有效狀態(tài)只有一個是1（或（或0），可直接用作譯碼器輸出。），可直接用作譯碼器輸出。 n位環(huán)形計數(shù)器，只有位環(huán)形計數(shù)器，只有n個有效狀態(tài)，狀態(tài)利用率低。個

40、有效狀態(tài)，狀態(tài)利用率低。無自啟動能力，需要啟動脈沖才能工作。無自啟動能力，需要啟動脈沖才能工作。 582. 扭環(huán)型計數(shù)器扭環(huán)型計數(shù)器 電路組成電路組成 工作原理工作原理 主要特點主要特點 每次有效狀態(tài)變化僅有一個觸發(fā)器翻轉(zhuǎn)，輸出狀態(tài)譯碼不易每次有效狀態(tài)變化僅有一個觸發(fā)器翻轉(zhuǎn)，輸出狀態(tài)譯碼不易存在競爭冒險。存在競爭冒險。 n位環(huán)形計數(shù)器，只有位環(huán)形計數(shù)器，只有2n個有效狀態(tài)，狀態(tài)利用較率低。個有效狀態(tài)，狀態(tài)利用較率低。無自啟動能力，需要啟動脈沖才能工作。無自啟動能力，需要啟動脈沖才能工作。 593. 自啟動電路的設(shè)計自啟動電路的設(shè)計自啟動電路的設(shè)計原則自啟動電路的設(shè)計原則 設(shè)計新的反饋電路，即設(shè)

41、計新的反饋電路，即求求反饋電路輸出端的反饋電路輸出端的觸發(fā)器驅(qū)動方程觸發(fā)器驅(qū)動方程。 先切斷一個最簡單的無效循環(huán)，設(shè)計反饋電路，然后進行狀先切斷一個最簡單的無效循環(huán)，設(shè)計反饋電路，然后進行狀態(tài)檢查，如果不存在無效循環(huán)，設(shè)計完成。態(tài)檢查，如果不存在無效循環(huán)，設(shè)計完成。 否則，切斷另一否則，切斷另一個無效循環(huán)，重新設(shè)計。個無效循環(huán)，重新設(shè)計?；静襟E基本步驟 列出修改后的狀態(tài)表和反饋電路輸出端的觸發(fā)器驅(qū)動表列出修改后的狀態(tài)表和反饋電路輸出端的觸發(fā)器驅(qū)動表 求觸發(fā)器的驅(qū)動方程求觸發(fā)器的驅(qū)動方程 畫邏輯圖畫邏輯圖 電路檢查，畫出完整的狀態(tài)圖電路檢查，畫出完整的狀態(tài)圖60例：設(shè)計一個能自啟動的例：設(shè)計一

42、個能自啟動的3位扭環(huán)形計數(shù)器。位扭環(huán)形計數(shù)器。 解解 1）畫出基本扭環(huán)形計數(shù)器電路及其狀態(tài)圖）畫出基本扭環(huán)形計數(shù)器電路及其狀態(tài)圖 2）列出修改后的狀態(tài)表和反饋電路輸出端的觸發(fā)器驅(qū)動表）列出修改后的狀態(tài)表和反饋電路輸出端的觸發(fā)器驅(qū)動表 1DC1CP1DC1Q0D0Q1D1Q0Q1FF0FF11DC1Q2Q2FF2D2Q0nQ1nQ2n000100110001011111010101無效有效循環(huán)1DC1CP1DC1Q0D0Q1D1Q0Q1FF0FF11DC1Q2Q2FF2D2Q0nQ1nQ2n000100110001011111010101無效有效循環(huán)1DC1CP1DC1Q0D0Q1D1Q0Q1F

43、F0FF11DC1Q2Q2FF2D2Q0nQ1nQ2n000100110001011111010101無效有效循環(huán)Q0nQ1nQ2n Q0n Q 1nQ2n Q0n+1 Q1n+1 Q2n+1D00001001001000001000100110010100110110111011111110110 Q1nQ2nQ0n00 01 11 10001001 1 01D03）觸發(fā)器的驅(qū)動方程）觸發(fā)器的驅(qū)動方程 D0=Q1nQ2n+Q0nQ2n =Q0nQ1n Q2n614）畫邏輯圖）畫邏輯圖 5）電路檢查，畫出完整的狀態(tài)圖）電路檢查，畫出完整的狀態(tài)圖Q0nQ1nQ2n 000100110 101010001011111 1DC1CP1DC1Q0D0Q1D1Q0Q1FF0FF11DC1Q2Q2FF2D2&62四四. 74194多功能寄存器多功能寄存器 功能表功能表 序序號號清清零零R RD D輸輸 入入輸輸 出出控制信號控制信號串行輸入串行輸入時鐘時鐘CPCP并行輸入并行輸入Q Q0 0Q Q1 1Q Q2 2Q Q3 3M M1 1M M0 0左移左移D DSLSL右移右移D DSRSRD D0 0D D1 1D D2 2D D3