第2章計(jì)算機(jī)的邏輯部件

1、ABABAB（a） (b)圖2-8 用布爾代數(shù)化簡(jiǎn)繼電器線路首先，把圖首先，把圖2-8(a)中觸點(diǎn)（如同開(kāi)關(guān)）和燈的關(guān)系用中觸點(diǎn)（如同開(kāi)關(guān)）和燈的關(guān)系用布爾代數(shù)表達(dá)出來(lái)：布爾代數(shù)表達(dá)出來(lái)：Y(AAB) B其中，其中，A和和A是同一繼電器的常開(kāi)與常閉觸點(diǎn)。一般是同一繼電器的常開(kāi)與常閉觸點(diǎn)。一般我們把常開(kāi)觸點(diǎn)認(rèn)定為變量我們把常開(kāi)觸點(diǎn)認(rèn)定為變量A、B，則常閉觸點(diǎn)相應(yīng)，則常閉觸點(diǎn)相應(yīng)為為A、B。下面我們使用布爾代數(shù)知識(shí)進(jìn)行化簡(jiǎn)：下面我們使用布爾代數(shù)知識(shí)進(jìn)行化簡(jiǎn)：Y=(A A B)BA B A BBA B A B A BCAABBCACBACBABA,),(,_ABCCABCBACBACBACBACBA

2、,_這 8 個(gè)乘積項(xiàng)具有以下特點(diǎn)：每個(gè)乘積項(xiàng)包括 3 個(gè)變量；每個(gè)變量都以原變量（A, B, C）或反變量的形式在每個(gè)乘積項(xiàng)中出現(xiàn)且僅出現(xiàn)一次。 這 8 個(gè)乘積項(xiàng)即是三變量函數(shù)的最小項(xiàng)。 111110001111001BCABCBA_AACA_CBAA_C_A_CBCAF 所以_CBADCBADCACBADCBADCBADCBADBCADCBADCBA_DCBADCBADCBADDCBACBA)(DCBADBCABBDCADCA)(DCBADCBADDCBACBA)(),(DCBAF1111000111100001CDAB1111110錯(cuò)誤(圈的面積不夠大)F C BCD正確F C BD錯(cuò)誤(

3、有一個(gè)圈無(wú)新的1格)F BD ABC ACD ABC ACDF ABC ACD ABC ACD正確(d)(c)11111000111100001CDAB11111111011111000111100001CDAB1111111101111000111100001CDAB111111101111000111100001CDAB11111110錯(cuò)誤(多畫(huà)一個(gè)圈)F BC ABC ACD ACDF BC ACD ABD正確錯(cuò)誤(圈的面積不夠大)F C ABC正確F C AC(b)(a)111111000111100001CDAB111110111111000111100001CDAB11111011

4、1110001111001BCA111110001111001BCA注意注意:上述三種運(yùn)算中上述三種運(yùn)算中, “非非”運(yùn)算的級(jí)別最高；運(yùn)算的級(jí)別最高；“與與”運(yùn)算次之；運(yùn)算次之；“或或”運(yùn)算最低。運(yùn)算最低。加法單元加法單元 i i Ai Bi Ci-1Ciii（本位操作數(shù)）（本位操作數(shù)） （低位進(jìn)位）（低位進(jìn)位）（本位進(jìn)位）（本位進(jìn)位）（本位和）（本位和）加法單元（全加器）加法單元（全加器）1. 加法單元的輸入和輸出加法單元的輸入和輸出一個(gè)輸入為一個(gè)輸入為1時(shí)，時(shí)， ii為為1，Ci為為0；兩個(gè)輸入為兩個(gè)輸入為1時(shí)，時(shí)， ii為為0，Ci為為1；三個(gè)輸入為三個(gè)輸入為1時(shí)，時(shí)， ii為為1，Ci

5、為為1。 全加器111_1_1_nnnnnnnnnnnnnnnnCYXCYXCYXCYXCYXF11_1_1_nnnnnnnnnnnnnCYXCYXCYXCYXCFAACiBSCo 串行加法器：串行加法器： 超前進(jìn)位加法器： 為了提高加法器的工作速度，實(shí)現(xiàn)快速加法運(yùn)算，采用超前進(jìn)位加法器。 我們引入進(jìn)位傳遞函數(shù) Pi=Xi+Yi 和進(jìn)位產(chǎn)生函數(shù) Gi=XiYi C1=X1Y1+(X1+Y1)C0=G1+P1C0 C2=X2Y2+(X2+Y2)C1=G2+P2C1=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4G3+P4P3G2+P4P3P2

6、G1+P4P3P2P1C0S0 S1 S2 S3 L L L L L L L H L L H L L L H H L H L L L H L H L H H L L H H H H L L L H L L H H L H L H L H H H H L L H H L H H H H L H H H HAA+BAB“0”ABBABABA+BABBAB“1”A+BA+BAAA+BA+B減1A加(AB)(AB)加(A+B)A減B減1(AB)減1A加(AB)A加B(AB)加(A+B)(AB)減1A加AA加(A+B)A加(A+B)A減1A+1(A+B)加1(A+B)加1“0”A加(AB)加1(AB)加

7、(A+B)加1A減BABA加(AB)加1A加B加1(AB)加(A+B)加1(AB)A加A加1A加(A+B)加1A加(A+B)加1A正 邏 輯M=H邏輯運(yùn)算M=L算術(shù)運(yùn)算Cn=1 Cn=0i、i、成64位快速ALU。圖2-12畫(huà)出了用74181和74182芯片構(gòu)成的16位快速ALU。2.4.3譯碼器 譯碼：把某組編碼翻譯為唯一的輸出，實(shí)際應(yīng)用中要用到的有地址譯碼器和指令譯碼器。譯碼器：有24譯碼器、38譯碼器（8選1譯碼器）和416譯碼器（即16選1譯碼器）等多種。 書(shū)中介紹的是24譯碼器的組成及應(yīng)用例如：38譯碼器，即8選1譯碼器的輸入信號(hào)有三個(gè)：C、B、A（A為低位），三位二進(jìn)制數(shù)可組成8個(gè)

8、不同數(shù)字，因此可分別選中輸出Y0 到Y(jié)7的某一個(gè)輸出故稱(chēng)為 8選1譯碼器。在資料手冊(cè)中的型號(hào)為74138。Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA下圖分別為譯碼器引腳圖和輸入輸出真值表其中：G1、G2A、G2B為芯片選擇端，G1高電平有效，而G2A、G2B為低電平有效。輸 入 輸 出C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y000001111 00110011 01010101 11111110 11111101 1111101111110111 11101111 11011111 10111111 01111111 74LS138FD0D1D2D3A1A0地址A1

9、A0 輸出F0 0 D00 1 D11 0 D21 1 D3DA1A0SW0W1W2W3A0 A1 D W0 0 D W0=D0 1 D W1=D 1 0 D W2=D1 1 D W3=DD S QCLK CLR Q輸入 輸出S CLR CLK D Q0 0 1 10 0 0 01 0 X X 10 1 X X 0 電路符號(hào)：D為數(shù)據(jù)輸入端；CLK為時(shí)鐘信號(hào)；S為置位信號(hào)端；CLR復(fù)位信號(hào)端；Q為輸出信號(hào)端。D觸發(fā)器功能表：正跳變觸發(fā)有效。輸入 輸出S CLR CLK J K Q0 0 0 0 不變0 0 1 0 10 0 0 1 00 0 1 1 翻轉(zhuǎn)0 1 X X X 01 0 X X X 1電路符號(hào)： JK為控制輸入端；CLK為時(shí)鐘信號(hào)；S為置位信號(hào)端；CLR復(fù)位信號(hào)端；Q為輸出信號(hào)端。J S QCLKK CLR Q Q3D3 CLKX3 Q2D2 CLKX2 Q1D1 CLKX1 Q0D0 CLKX0控制端X1 X2 X3 X4移位脈沖CLK D1 Q1 F1 CLK D2 Q2 F2 CLK D3 Q3 F3 CLK D4 Q4 F4CLK 串行輸入信號(hào)DINDINCLKX1X2X3X41 0 1 1 01 0 1 1 01 0 1 1 1 0 1 1 0 串行輸入并行