第七屆(2017年)大學(xué)生集成電路設(shè)計(jì)應(yīng)用創(chuàng)新大賽杯賽題目

1、第七屆（第七屆（20172017 年）大學(xué)生集成電路設(shè)計(jì)年）大學(xué)生集成電路設(shè)計(jì)應(yīng)用創(chuàng)新大賽應(yīng)用創(chuàng)新大賽杯賽題目杯賽題目第七屆（第七屆（20172017 年）大學(xué)生集成電路設(shè)計(jì)年）大學(xué)生集成電路設(shè)計(jì)應(yīng)用創(chuàng)新應(yīng)用創(chuàng)新大賽設(shè)計(jì)賽大賽設(shè)計(jì)賽集創(chuàng)北方企業(yè)杯華大九天企業(yè)杯燕東微電子企業(yè)杯展訊通信企業(yè)杯IEEE 工程之星杯設(shè)計(jì)賽創(chuàng)新杯第七屆（第七屆（20172017 年）大學(xué)生集成電路設(shè)計(jì)年）大學(xué)生集成電路設(shè)計(jì)應(yīng)用創(chuàng)新應(yīng)用創(chuàng)新大賽應(yīng)用賽大賽應(yīng)用賽希格瑪企業(yè)杯時(shí)代民芯企業(yè)杯紫光同創(chuàng)企業(yè)杯應(yīng)用賽創(chuàng)新杯第七屆第七屆（20172017 年年）大學(xué)生集成電路設(shè)計(jì)大學(xué)生集成電路設(shè)計(jì)應(yīng)用創(chuàng)新大賽設(shè)計(jì)應(yīng)用創(chuàng)新大賽設(shè)計(jì)賽賽杯

2、賽題目杯賽題目集創(chuàng)北方企業(yè)杯集創(chuàng)北方企業(yè)杯1.杯賽題目杯賽題目：數(shù)據(jù)轉(zhuǎn)換系統(tǒng)設(shè)計(jì)2.設(shè)計(jì)要求：設(shè)計(jì)要求：1)系統(tǒng)說明如上圖，數(shù)據(jù)（包含有效數(shù)據(jù)和無效數(shù)據(jù)）通過數(shù)據(jù)線 DIN采用串行方式不間斷的輸入，需要根據(jù) MODE 的設(shè)定，對接收到的有效數(shù)據(jù)重新排列，分別輸出到 DOUT_A/DOUT_B/DOUT_C上，同時(shí)產(chǎn)生輸出的同步時(shí)鐘（CLK_OUT）和有效指示信號（VALID）。2)信號說明i.RSTN系統(tǒng)的 resetn 信號，為 1b0，reset 操作；為 1b1，正常工作ii.CLK_30MHZ & DIN輸入數(shù)據(jù)及對應(yīng)的同步時(shí)鐘， 該信號采用了如下的串行規(guī)則：A、 每一組數(shù)據(jù)包含 72

3、0 個(gè)有效數(shù)據(jù)（8bit）和至少 20 個(gè)無效數(shù)據(jù)；B、 在每一組的第一個(gè)有效數(shù)據(jù)前，輸出連續(xù) 10 個(gè) 1b1，記作“特殊數(shù)據(jù)”C、 對 8bit 有效數(shù)據(jù)進(jìn)行串行輸出（MSB first，LSB last） ，在每一個(gè)有效數(shù)據(jù)后面附加輸出 1 個(gè) 1b0 和 1 個(gè) 1b1。D、 對無效數(shù)據(jù)，連續(xù)輸出 10 個(gè) 1b0;如下為一組數(shù)據(jù)的傳輸示意圖：iii.CLK_48MHZ用該時(shí)鐘根據(jù) MODE1:0產(chǎn)生所需要的時(shí)鐘。iv.MODE1：0控制輸出模式，見 DOUT_A、DOUT_B、DOUT_C的定義v.CLK_OUT & VALID & DOUT_A& DOUT_B & DOUT_C該組

4、信號為輸出，根據(jù) MODE1：0的設(shè)置，將接收到的有效數(shù)據(jù)，重新排序后進(jìn)行輸出，輸出延遲無要求，但要求接收有效數(shù)據(jù)的時(shí)間與輸出有效數(shù)據(jù)的時(shí)間基本一致，且每一組輸出的有效數(shù)據(jù)連續(xù)、不間斷。VALID 為 1b1,表示 DOUT_A & DOUT_B & DOUT_C 上輸出有效數(shù)據(jù)。否則，為無效數(shù)據(jù)。DOUT_A & DOUT_B & DOUT_C為接收到有效數(shù)據(jù)的串行輸出 （MSBfirst，LSB last）。當(dāng)為無效數(shù)據(jù)時(shí)(VALID=1b0)，DOUT輸出為。MODE1：0=2b00：DOUT_A 按順序輸出上一組有效數(shù)據(jù)DATA1，DATA3， ，DATA717, DATA719;DO

5、UT_B 按順序輸出上一組有效數(shù)據(jù)DATA2，DATA4， ，DATA718, DATA720;DOUT_C 固定輸出1b0.MODE1：0=2b01：DOUT_A 按順序輸出上一組有效數(shù)據(jù)DATA719，DATA717， ，DATA3，DATA1;DOUT_B 按順序輸出上一組有效數(shù)據(jù)DATA720，DATA718， ，DATA4，DATA2;DOUT_C 固定輸出1b0.MODE1：0=2b10：DOUT_A 按順序輸出上一組有效數(shù)據(jù)DATA1，DATA4， ，DATA715, DATA718;DOUT_B 按順序輸出上一組有效數(shù)據(jù)DATA2，DATA5， ，DATA716, DATA71

6、9;DOUT_C 按順序輸出上一組有效數(shù)據(jù)DATA3，DATA6， ，DATA717, DATA720;MODE1：0=2b11：DOUT_A 按順序輸出上一組有效數(shù)據(jù)DATA718，DATA715， ，DATA4，DATA1;DOUT_B 按順序輸出上一組有效數(shù)據(jù)DATA719，DATA716， ，DATA5，DATA2;DOUT_C 按順序輸出上一組有效數(shù)據(jù)DATA720，DATA717， ，DATA6，DATA3;以下為 MODE1:0=2b00 時(shí)的示意圖：DATA1=8b1110_0001; ; DATA719 = 8b1110_0000;DATA2=8h1010_0010; ; D

7、ATA720 = 8b0000_0110;3)設(shè)計(jì)目標(biāo)：低功耗設(shè)計(jì)優(yōu)先；3.3.使用工藝和平臺使用工藝和平臺如參賽對自己有合適的設(shè)計(jì)平臺和工藝可直接使用。同時(shí)組委會(huì)為本設(shè)計(jì)推薦使用 FPGA 平臺進(jìn)行設(shè)計(jì)和驗(yàn)證， 請留意大賽通知。4.4.提交內(nèi)容：提交內(nèi)容：1)1)詳細(xì)的設(shè)計(jì)文檔，包含但不限于以下內(nèi)容：A、 數(shù)據(jù)接收設(shè)計(jì)說明；B、 數(shù)據(jù)接收與數(shù)據(jù)發(fā)送的切換過程；C、 時(shí)鐘關(guān)系分析及產(chǎn)生；D、 都采用了哪些低功耗方法；（從架構(gòu)和 RTL 實(shí)現(xiàn)兩方面來說明）2)Verilog code，Synthesis & STA script & Reports；3)包含 MODE1：0=2b00, 2b01

8、, 2b10, 2b11的仿真波形。（建議輸入有效數(shù)據(jù)采用遞增的方式進(jìn)行驗(yàn)證）華大九天企業(yè)杯華大九天企業(yè)杯1.題目題目：整數(shù)分頻 PLL2.設(shè)計(jì)要求設(shè)計(jì)要求：請根據(jù)以下要求設(shè)計(jì)整數(shù)分頻 PLL（可自由設(shè)計(jì)前置，反饋，后置分頻器）電源電壓：1.8V（10%）參考時(shí)鐘：100MHz（以 Sit8103 作為參考時(shí)鐘源）PLL 輸出時(shí)鐘范圍：200MHz2GHz(200MHz/step)Rms phase jitter：6ps2.4GHz（integrated from 1KHz to100MHz）15ps1GHz（integrated from 1KHz to 100MHz）Reference S

9、pur：-50dBc輸出時(shí)鐘占空比：4555%（附加功能 1，如完成可增加 5%評分）自動(dòng)鎖定檢測功能：鎖定時(shí)間在 1000 個(gè)參考時(shí)鐘周期以內(nèi)（附加功能 2，如完成可增加 10%評分）面積: 0.1mm2（含自動(dòng)鎖定檢測，占空比調(diào)節(jié)及必要的偏置電路）在滿足上述條件下，盡量減小功耗（其它指標(biāo)都滿足條件下，功耗最低者勝）。3.3.使用工藝：使用工藝：推薦使用華潤上華 0.18um 工藝4.作品提交內(nèi)容作品提交內(nèi)容：如果由于時(shí)間和工作量方面的限制不能對所有模塊完整設(shè)計(jì)，可以選取關(guān)鍵模塊（如 VCO、PFD、MMD）等模塊完成從電路到版圖和后仿的設(shè)計(jì)。 其余模塊可根據(jù)自身情況，完成系統(tǒng)級設(shè)計(jì)（行為級

10、仿真）或電路級設(shè)計(jì)。應(yīng)注意，評分時(shí)，作品的完整度會(huì)作為評分的考量之一。撰寫一份簡明扼要的匯報(bào)文檔，主要闡述設(shè)計(jì)作品與傳統(tǒng)設(shè)計(jì)的差異和優(yōu)點(diǎn)，概述設(shè)計(jì)作品的功耗，面積和性能等關(guān)鍵指標(biāo)。撰寫一份詳盡的設(shè)計(jì)文檔，至少包括以下內(nèi)容：1）電路原理分析2）具體電路架構(gòu)和設(shè)計(jì)參數(shù)3）電路原理圖及前仿結(jié)果，前仿環(huán)境的全部設(shè)計(jì)數(shù)據(jù)4）電路版圖及后仿結(jié)果，后仿環(huán)境全部設(shè)計(jì)數(shù)據(jù)。燕東微電子企業(yè)杯燕東微電子企業(yè)杯1.1.題目：基于環(huán)型振蕩器的具有展頻功能的鎖相環(huán)電路題目：基于環(huán)型振蕩器的具有展頻功能的鎖相環(huán)電路設(shè)計(jì)設(shè)計(jì)2.2.設(shè)計(jì)要求設(shè)計(jì)要求基于環(huán)型振蕩器結(jié)構(gòu)，采用 Sigma-Delta 調(diào)制方式，設(shè)計(jì)具有展頻功能的

11、鎖相環(huán)電路。3.3.設(shè)計(jì)指標(biāo)設(shè)計(jì)指標(biāo)1）輸入?yún)⒖紩r(shí)鐘頻率范圍：15MHz100MHz；2）輸入?yún)⒖紩r(shí)鐘抖動(dòng)(Jitter)大小的均方值（RMS）：0.005UI；3）時(shí)鐘倍頻系數(shù)：40；4）PLL 輸出時(shí)鐘：10 相；5）PLL 輸出時(shí)鐘抖動(dòng)(Jitter)大小的均方值（RMS）：0.015UI；6）展頻調(diào)制頻率：50300KHz，變化步長：50KHz；7）展頻調(diào)制深度：13%， 變化步長：0.5%8）總電流：20mA4.4.作品提交內(nèi)容作品提交內(nèi)容如果由于時(shí)間和工作量方面的限制不能對所有模塊完整設(shè)計(jì)，可以選取關(guān)鍵模塊完成從電路到版圖和后仿的設(shè)計(jì)。其余模塊可根據(jù)自身情況，完成系統(tǒng)級設(shè)計(jì)（行為級

12、仿真）或電路級設(shè)計(jì)。應(yīng)注意，評分時(shí)，作品的完整度會(huì)作為評分的考量之一。撰寫一份詳細(xì)的設(shè)計(jì)文檔，主要闡述設(shè)計(jì)作品的設(shè)計(jì)原理、創(chuàng)新性和實(shí)現(xiàn)方案的優(yōu)點(diǎn)，概述設(shè)計(jì)作品關(guān)鍵技術(shù)指標(biāo)的優(yōu)化思路及最終結(jié)果。撰寫一份詳盡的設(shè)計(jì)文檔，至少包含以下內(nèi)容：1）系統(tǒng)設(shè)計(jì)和系統(tǒng)仿真結(jié)果（可為行為級仿真）；2）電路原理分析；3）具體電路架構(gòu)及設(shè)計(jì)參數(shù)；4）電路圖、RTL 代碼、仿真及后仿真結(jié)果；5）電路測試方案說明展訊通信企業(yè)杯展訊通信企業(yè)杯1.1.題目：高精度溫度檢測電路題目：高精度溫度檢測電路2.2.設(shè)計(jì)要求：設(shè)計(jì)要求：請根據(jù)以下要求設(shè)計(jì)高精度溫度檢測電路電源電壓：3.3V溫度檢測范圍：-40 度125 度絕對溫度精

13、度：1 度溫度分辨率：0.1 度總電流：200uA在滿足上述條件下，盡量減小面積。3.3.使用工藝：使用工藝：推薦使用華潤上華 0.18um 或 0.35um 工藝4.4.作品提交內(nèi)容：作品提交內(nèi)容：如果由于時(shí)間和工作量方面的限制不能對所有模塊完整設(shè)計(jì)， 可以選取關(guān)鍵模塊完成從電路到版圖和后仿的設(shè)計(jì)。其余模塊可根據(jù)自身情況，完成系統(tǒng)級設(shè)計(jì)（行為級仿真）或電路級設(shè)計(jì)。應(yīng)注意，評分時(shí)，作品的完整度會(huì)作為評分的考量之一。撰寫一份簡明扼要的匯報(bào)文檔，主要闡述設(shè)計(jì)作品與傳統(tǒng)設(shè)計(jì)的差異和優(yōu)點(diǎn)，概述設(shè)計(jì)作品的功耗，面積和性能等關(guān)鍵指標(biāo)。撰寫一份詳盡的設(shè)計(jì)文檔，至少包括以下內(nèi)容：1）電路原理分析2）具體電路架

14、構(gòu)和設(shè)計(jì)參數(shù)3）仿真及后仿結(jié)果。原理圖，版圖和仿真驗(yàn)證環(huán)境的全部設(shè)計(jì)數(shù)據(jù)。5.5.說明說明本次賽題是設(shè)計(jì)檢測芯片溫度的電路， 它通常包括兩部分：溫敏元件（或電路）和 ADC。賽題對絕對溫度精度的要求是比較高的， 必須考慮工藝 Corner 以及隨機(jī)失配等的影響，因此可以考慮使用 Calibration 等技術(shù)。最終的檢測溫度通常是將 AD 轉(zhuǎn)換的結(jié)果代入相應(yīng)的公式計(jì)算而得， 這一步的工作可以考慮不用電路實(shí)現(xiàn)，只需在報(bào)告中說明即可。IEEEIEEE 工程之星杯工程之星杯1.1.題目：適用于題目：適用于 5G5G 通信的寬帶低噪聲放大器（通信的寬帶低噪聲放大器（LNALNA）設(shè)）設(shè)計(jì)計(jì)2.2.設(shè)計(jì)

15、要求設(shè)計(jì)要求采用 CMOS 65nm（或 90nm）工藝節(jié)點(diǎn)，提供 PDK（productiondevelopment kit）以確定器件模型與參數(shù)，要求設(shè)計(jì)的電路圖（Schematic，不是版圖）經(jīng) Spice 仿真可達(dá)到如下指標(biāo)：1）Vdd = 1.2V ；2）Rin = Rout = 503）3dB 帶寬 BW：0.5GHz6GHz；4）輸入匹配 S11：在 33dB 帶寬內(nèi) SS11 10dB。注：可利用輸入 bonding 線電感輔助輸入匹配；5）噪聲系數(shù) NF：在 3dB 帶寬內(nèi)，最小值-10dBm;7）電壓增益：在 3dB 帶寬內(nèi)，最大值22dB;8）在滿足指標(biāo)要求基礎(chǔ)上，功耗盡

16、可能低；3.3.使用工藝和工具：使用工藝和工具：使用 65nm 的工藝庫， PDK 請關(guān)注大賽通知， 參賽題目確定后。 設(shè)計(jì)工具可使用 Synopsys 或 Cadence Spice 或 Spectre。如果不具備工具，請與大賽組委會(huì)聯(lián)系解決。4.4.相關(guān)資料相關(guān)資料請結(jié)合所給的賽題資料 pdf 了解賽題更多信息；5.5.作品提交內(nèi)容作品提交內(nèi)容撰寫一份詳細(xì)的匯報(bào)文檔，主要闡述設(shè)計(jì)作品的設(shè)計(jì)原理、創(chuàng)新性和實(shí)現(xiàn)方案的優(yōu)點(diǎn)，概述設(shè)計(jì)作品關(guān)鍵技術(shù)指標(biāo)的優(yōu)化思路及最終結(jié)果。撰寫一份詳盡的技術(shù)文檔，至少包含以下內(nèi)容：1)電路原理分析；2)具體電路架構(gòu)及設(shè)計(jì)參數(shù)；3)電路圖、仿真結(jié)果及分析；設(shè)計(jì)賽創(chuàng)新杯

17、設(shè)計(jì)賽創(chuàng)新杯1 1、設(shè)計(jì)要求設(shè)計(jì)要求請根據(jù)某一具體的應(yīng)用場景，設(shè)計(jì)整個(gè)系統(tǒng)或者系統(tǒng)中的關(guān)鍵模塊。要求設(shè)計(jì)圍繞著集成電路方向，可為模擬，數(shù)字，數(shù)?；旌弦约?FPGA 設(shè)計(jì)。須完成設(shè)計(jì)指標(biāo)確認(rèn)，原理圖仿真直到最后版圖設(shè)計(jì)和后仿真結(jié)果。2 2、設(shè)計(jì)指標(biāo)設(shè)計(jì)指標(biāo)設(shè)計(jì)指標(biāo)不限，請根據(jù)應(yīng)用場景自行確定。但要在設(shè)計(jì)報(bào)告中給出指標(biāo)確定的依據(jù)和推算過程。3.3.中期作品提交內(nèi)容：中期作品提交內(nèi)容：1)1)應(yīng)用場景描述，作品應(yīng)用領(lǐng)域，技術(shù)先進(jìn)性或市場需求與前景2)2)方案設(shè)計(jì)與論證4.4.最終作品提交內(nèi)容最終作品提交內(nèi)容提供項(xiàng)目設(shè)計(jì)報(bào)告，至少包含以下內(nèi)容：1)應(yīng)用場景描述，系統(tǒng)描述和設(shè)計(jì)指標(biāo)確認(rèn)過程2)電路原理分

18、析3)具體電路架構(gòu)和設(shè)計(jì)參數(shù)4)仿真及后仿結(jié)果。原理圖，版圖和仿真驗(yàn)證環(huán)境的全部設(shè)計(jì)數(shù)據(jù)。第七屆第七屆（20172017 年年）大學(xué)生集成電路設(shè)計(jì)大學(xué)生集成電路設(shè)計(jì)應(yīng)用創(chuàng)新大賽應(yīng)用應(yīng)用創(chuàng)新大賽應(yīng)用賽賽杯賽題目杯賽題目希格瑪企業(yè)杯希格瑪企業(yè)杯1.1.題目：磁共振式無線充電解決方案題目：磁共振式無線充電解決方案2.2.設(shè)計(jì)要求：設(shè)計(jì)要求：本設(shè)計(jì)要求設(shè)計(jì)一款中等功率的無線充電產(chǎn)品，發(fā)射裝置由220V 市電供電，接收裝置接收到能量給其連接的電池充電，需要接收裝置配有鋰電池充電管理功能，并完成必要的指示功能。為提高其效率和發(fā)射距離要求采用磁共振方式。本設(shè)計(jì)為板級設(shè)計(jì)，對方案中使用的芯片沒有任何限制。重點(diǎn)

19、是使用磁共振原理設(shè)計(jì)，并兼顧系統(tǒng)效率和可靠性。3.3.設(shè)計(jì)指標(biāo)：設(shè)計(jì)指標(biāo)：發(fā)射端電源電壓：220V 市電發(fā)射和接收線圈：外徑小于 10cm線圈間距：不小于 1cm接收器功率：36w，可給 18V 的電池 2A 充電，符合電池充電規(guī)范。效率要求：70%電池充滿電壓：4.2V狀態(tài)指示功能： （指示功能用 LED 閃爍或顯示不同顏色皆可）1)異物檢測：發(fā)射線圈上放置異物時(shí)，發(fā)射裝置不會(huì)發(fā)送能量，并做相應(yīng)指示。2)充滿提示： 電池充滿后發(fā)射裝置給出相應(yīng)指示。3)正在充指示：充電時(shí)，發(fā)射端實(shí)時(shí)指示被充電池的電量4.4.最終作品提交內(nèi)容：最終作品提交內(nèi)容：闡明設(shè)計(jì)思路及控制原理，概述設(shè)計(jì)作品的設(shè)計(jì)指標(biāo)，撰

20、寫一份詳盡的設(shè)計(jì)文檔，至少包含以下內(nèi)容：1）電路原理圖2）電路具體功能及工作原理介紹3）完整的 PCB 設(shè)計(jì)資料：PCB 設(shè)計(jì)層數(shù)原則上為 2 層，如需更多層請向組委會(huì)申請4）完整的測試報(bào)告5.5.制板驗(yàn)證制板驗(yàn)證a)優(yōu)勝作品將完整設(shè)計(jì)文檔提交后安排統(tǒng)一制板；b)實(shí)際測試后需要?dú)w還 PCB 電路板并提交測試報(bào)告；時(shí)代民芯企業(yè)杯時(shí)代民芯企業(yè)杯1.1.題目：題目：北斗衛(wèi)星導(dǎo)航接收機(jī)算法的開發(fā)2.2.設(shè)計(jì)要求：設(shè)計(jì)要求：隨著我國北斗衛(wèi)星導(dǎo)航系統(tǒng)的建設(shè)，北斗應(yīng)用進(jìn)入了高速發(fā)展時(shí)期，北斗衛(wèi)星導(dǎo)航成為了很多電子設(shè)備的標(biāo)配。為幫助相關(guān)專業(yè)的在校學(xué)生或從業(yè)人員進(jìn)行衛(wèi)星導(dǎo)航相關(guān)知識的學(xué)習(xí)、研究和實(shí)踐，大賽提供了

21、一段在特定路段采集的衛(wèi)星接收機(jī)原始觀測量和衛(wèi)星電文，參賽選手需利用所提供的原始觀測量和衛(wèi)星電文，進(jìn)行定位算法的實(shí)現(xiàn)。（具體文檔稍后給出，請注意大賽通知）設(shè)計(jì)實(shí)現(xiàn)使用的編程語言不限。3.3.設(shè)計(jì)指標(biāo)：設(shè)計(jì)指標(biāo)：水平定位精度優(yōu)于 5 米； 適應(yīng)城市峽谷環(huán)境； 具備 RAIM 算法；具備定位濾波算法。4.4.作品提交內(nèi)容：作品提交內(nèi)容：開發(fā)一個(gè)軟件接收機(jī)定位算法，輸出定位結(jié)果；撰寫一份簡明扼要的匯報(bào)文檔，主要闡述作品的設(shè)計(jì)原理、設(shè)計(jì)方法。撰寫一份詳盡的設(shè)計(jì)文檔，至少包含以下內(nèi)容：1)原理分析；2)具體方法；3)測試結(jié)果紫光同創(chuàng)企業(yè)杯紫光同創(chuàng)企業(yè)杯題目題目 1 1：基于：基于 FPGAFPGA 的的

22、vSLAMvSLAM 系統(tǒng)設(shè)計(jì)系統(tǒng)設(shè)計(jì)1 1、設(shè)計(jì)要求設(shè)計(jì)要求基于視覺信息的同步地圖創(chuàng)建與定位(vSLAM)問題是自主導(dǎo)航技術(shù)的關(guān)鍵，在一個(gè)未知的環(huán)境中，從一個(gè)位置出發(fā)，經(jīng)過一系列的位置并且在每一個(gè)位置利用視覺傳感器獲得周圍的環(huán)境信息，用于創(chuàng)建環(huán)境地圖，并根據(jù)環(huán)境地圖確定自身位置。請基于紫光同創(chuàng) Titan 系列 FPGA 設(shè)計(jì)一款 vSLAM 系統(tǒng)， 實(shí)現(xiàn)基于視覺信息的自動(dòng)導(dǎo)航及定位。2.2.設(shè)計(jì)指標(biāo)設(shè)計(jì)指標(biāo)1）攝像頭種類不限2）支持自身定位3）支持路徑規(guī)劃4）支持障礙檢測3.3.作品提交內(nèi)容作品提交內(nèi)容提供項(xiàng)目設(shè)計(jì)報(bào)告，至少包含以下內(nèi)容：1）實(shí)現(xiàn)原理描述2）電路原理圖以及 PCB 源文件3

23、）達(dá)到的關(guān)鍵技術(shù)指標(biāo)4）RTL 代碼、Testbench5）演示作品4.4.使用工藝和工具：使用工藝和工具：Titan 相關(guān)資料請?jiān)谙旅婢W(wǎng)站自行下載：http:/ 報(bào)名確認(rèn)后大賽組委會(huì)統(tǒng)一發(fā)送設(shè)計(jì)軟件和 license 申請。題目題目 2 2：基于：基于 FPGAFPGA 的人工智能圖像識別系統(tǒng)設(shè)計(jì)的人工智能圖像識別系統(tǒng)設(shè)計(jì)1 1、設(shè)計(jì)要求設(shè)計(jì)要求目前圖像識別技術(shù)方興未艾，在 ADAS、安防、銀行等領(lǐng)域展現(xiàn)出了巨大的潛力。目前的圖像識別無論在基礎(chǔ)算法，還是實(shí)現(xiàn)平臺上都有著多種形式以及各自的理解和特點(diǎn)。圖像識別的應(yīng)用需求，包括人臉識別、車輛識別等，在視頻采集中加入圖像識別功能，以滿足實(shí)時(shí)的人員身

24、份認(rèn)證、車輛信息抓取、人車跟蹤等終端應(yīng)用需求。請以紫光同創(chuàng) Titan 系列 FPGA 為核心元器件， 采用深度學(xué)習(xí)技術(shù)來實(shí)現(xiàn)圖像識別系統(tǒng)。2 2、設(shè)計(jì)指標(biāo)設(shè)計(jì)指標(biāo)1)圖像識別采用FPGA實(shí)現(xiàn)深度學(xué)習(xí)算法；2)識別對象可包含但不限于人臉、 車輛；3)人臉檢測應(yīng)用包含：基于可見光環(huán)境下的實(shí)時(shí)人臉檢測，如正確檢測人臉，并標(biāo)記眼、鼻、口等特征信息；具有人臉姿態(tài)矯正功能；4)車輛識別應(yīng)用包含：輪廓不完整車輛檢測識別，可識別部分被遮擋或位于畫面邊緣的車輛，不依賴車牌信息；對光線變化有良好的適應(yīng)性；3 3、作品提交內(nèi)容作品提交內(nèi)容提供項(xiàng)目設(shè)計(jì)報(bào)告，至少包含以下內(nèi)容：1)實(shí)現(xiàn)原理描述2)電路原理圖以及 PC

25、B 源文件3)達(dá)到的關(guān)鍵技術(shù)指標(biāo)4)RTL 代碼、Testbench5)演示作品4 4、使用工藝和工具：使用工藝和工具：Titan 相關(guān)資料請?jiān)谙旅婢W(wǎng)站自行下載：http:/ 報(bào)名確認(rèn)后大賽組委會(huì)統(tǒng)一發(fā)送設(shè)計(jì)軟件和 license 申請。題目 3：基于基于 FPGAFPGA 的全景影像系統(tǒng)設(shè)計(jì)的全景影像系統(tǒng)設(shè)計(jì)1 1、設(shè)計(jì)要求設(shè)計(jì)要求隨著圖像和計(jì)算機(jī)視覺技術(shù)的快速發(fā)展，越來越多的技術(shù)被應(yīng)用到圖像視頻領(lǐng)域。在某些應(yīng)用場景中，人們不再滿足單一的視角觀察，為擴(kuò)大視野，就必須能感知 360全方位的環(huán)境，這就需要多個(gè)視覺傳感器的相互協(xié)同配合作用然后通過視頻合成處理，形成周圍的一整套的視頻圖像。全景影像系

26、統(tǒng)通常由前后左右的 4 個(gè)超廣角魚眼攝像頭和一個(gè)主機(jī)組成，同時(shí)采集四周的影像，經(jīng)過圖像處理單元矯正和拼接后，形成一幅四周的全景圖像，實(shí)時(shí)傳送到顯示設(shè)備上。請基于TITAN系列FPGA設(shè)計(jì)一款全景影像系統(tǒng)， 實(shí)現(xiàn)無縫的、360 度環(huán)視的影像采集、顯示。2 2、設(shè)計(jì)指標(biāo)設(shè)計(jì)指標(biāo)1)采用廣角攝像頭2)分辨率：標(biāo)清及以上3)支持圖像實(shí)時(shí)無縫拼接4)支持魚眼矯正5)標(biāo)定簡單快捷3 3、作品提交內(nèi)容作品提交內(nèi)容提供項(xiàng)目設(shè)計(jì)報(bào)告，至少包含以下內(nèi)容：1)實(shí)現(xiàn)原理描述2)電路原理圖以及 PCB 源文件3)達(dá)到的關(guān)鍵技術(shù)指標(biāo)4)RTL 代碼、Testbench5)演示作品4 4、使用工藝和工具：使用工藝和工具：Titan 相關(guān)資料請?jiān)谙?/p>