數(shù)字HIC平面設計與工藝研究畢業(yè)設計

1、Gof bistable flip-flop designed, at the same time, Process layout was drew. Membrane resistance and Membrane capacitance have been explained, and the bonded components location in designing have been instructed. membrane capacitance,membrane resistance摘 要ABSTRACT目 錄引 言1、數(shù)字HIC 的概述11數(shù)字HIC 的分類212數(shù)字HIC

2、的特點313 薄膜電路與厚膜電路的區(qū)別314數(shù)字HIC在微電子技術(shù)中的地位32、HIC元、器件的平面圖形設計2.1薄厚膜集成方式的選擇52.2膜電阻器的平面圖形設計5 膜電阻率和方阻電阻設計3種方法2.3膜電容的平面圖形設計8膜電容的主要特性參數(shù)膜電容的平面設計2.4導電帶、焊接區(qū)和交叉區(qū)的設計13導電帶設計焊區(qū)的設計交叉區(qū)的設計3、HIC平面設計基礎3.1基片材料14基片材料概述基片的要求3.2薄膜材料15薄膜導體材料薄膜電阻材料薄膜介質(zhì)材料薄膜絕緣體材料33薄膜工藝174、數(shù)字HIC的平面化布局設計4.1設計指導原則184.2電路平面圖的粗略布局194.3膜電阻的寄生效應224.4 HIC

3、的熱設計22混合集成電路熱設計的基本原則混合集成電路的散熱方式4.5電路平面化布局的設計和計算235、總 結(jié)致 謝參考文獻隨著電子產(chǎn)業(yè)的迅速發(fā)展對電子系統(tǒng)的速度、功能和可靠性提出了越來越高的要求，混合集成電路便是滿足這種要求的核心技術(shù)之一。近年來，特別是1994年以來，由于電子產(chǎn)品和電子設備的生產(chǎn)能力以及通信設備市場擴大，混合集成電路產(chǎn)品的產(chǎn)值激增，這種勢頭歸因于混合集成電路在移動通信設備及商用計算機高頻和高功率器件中的應用迅速擴大，加之混合集成電路越來越多的用于高密度組裝，而高密度組裝是通過在電路基板上做膜式分立器件來實現(xiàn)的，所以混合集成電路有各種不同的款式?；旌霞呻娐返墓に囉钟芯C合發(fā)展的

4、趨勢，它沖破傳統(tǒng)的厚、薄膜工藝束縛，把厚膜、薄膜、半導體等工藝相結(jié)合，制成具有多項特殊功能的大規(guī)模、超大規(guī)模集成電路。自本世紀七十年代以來，薄膜技術(shù)與薄膜材料得到突飛猛進的發(fā)展，無論在學術(shù)上還是在實際應用中都取得了豐碩的成果，并已成為當代真空科學與技術(shù)和材料科學中最活躍的研究領域，在高新技術(shù)產(chǎn)業(yè)中具有舉足輕重的作用。薄膜技術(shù)、薄膜材料、表面科學相結(jié)合推動了薄膜產(chǎn)品全方位的開發(fā)與應用。特別是對數(shù)字混合集成電路的發(fā)展產(chǎn)生重大影響。數(shù)字集成電路是將元器件和連線集成于同一半導體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。在同一個基片上用蒸發(fā)、濺射、電鍍等薄膜工藝制成無源網(wǎng)路,并組裝上分立的微型元件、器件,外加封

5、裝而成的混合集成電路。所裝的分立微型元件、器件，可以是微型元件、半導體芯片或單片集成電路。(1) 小規(guī)模集成電路（Small Scale Integration，SSI）小規(guī)模集成電路通常指含邏輯門個數(shù)小于10 門(或含元件數(shù)小于100個)的電路。(2) 中規(guī)模集成電路（Medium Scale Integration，MSI）中規(guī)模集成電路通常指含邏輯門數(shù)為10門99門(或含元件數(shù)100個999個)的電路。(3) 大規(guī)模集成電路（Large Scale Integration，LSI）大規(guī)模集成電路通常指含邏輯門數(shù)為100門999門(或含元件數(shù)1000個9999個)的電路。(4) 超大規(guī)模集

6、成電路（Very Large Scale Integration，VLSI）超大規(guī)模集成電路通常指含邏輯門數(shù)大于1000 門(或含元件數(shù)大于10000個)的電路。數(shù)字混合集成電路更是綜合了半導體集成電路與薄膜集成電路的共同優(yōu)點。既可用半導體IC或晶體管做有源器件，又可用膜工藝制作無源器件。電路集成度高，穩(wěn)定性好，可靠性好。但是所用工藝設備比較昂貴、生產(chǎn)成本較高。薄膜電路與厚膜電路的區(qū)別主要有以下幾點：一、是膜厚的區(qū)別：薄膜的膜厚小于10m，大多處于小于1m，厚膜電路的膜厚一般大于10m；二、是制造工藝的區(qū)別：薄膜電路采用的是真空蒸發(fā)、磁控濺射等工藝方法，厚膜電路一般采用絲網(wǎng)印刷工藝；三、與厚膜

7、集成電路相比較，薄膜電路的特點是所制作的元件參數(shù)范圍寬、精度高、溫度頻率特性好，可以工作到毫米波段。并且集成度較高、尺寸較小。微電子技術(shù)是一門使電子元器件和電子系統(tǒng)微小型化的技術(shù)。具體說，微電子技術(shù)，除了設計，制造微型電子組件，集成電路和功能器件等技術(shù)外 ，還包括集成電路和由集成電路構(gòu)成的微電子系統(tǒng)的應用技術(shù)。集成電路則是微電子技術(shù)的一個重要方面，它將組成電路的有源和無源元器件及其互連線一起制作在半導體基片或絕緣基板上，直接構(gòu)成一個完整的具有一定功能的微型電路。按照制造工藝不同，集成電路可分為半導體，薄膜，厚膜和混合集成電路。隨著電子產(chǎn)品向功能復雜化、體積小型化以及高性能高可靠性方面的發(fā)展,集

8、成化和大規(guī)模集成化已成為迫切的要求和必然趨勢。在集成電路面臨這種應用要求而迅速發(fā)展的過程中,數(shù)字集成電路又在數(shù)量、品種和進展速度上比其它集成電路居領先地位。因此，數(shù)字集成電路已被廣泛地應用于計算機、通訊、自動控制、儀器儀表等的數(shù)字系統(tǒng)中。近幾十年，薄膜技術(shù)與薄膜材料科學突飛猛進的發(fā)展對薄膜電子產(chǎn)品的巨大推動作用，尤其是數(shù)字混合集成電路具備了半導體集成電路與薄膜集成電路的共同有點，引起了廣大生產(chǎn)廠家的極大興趣和廣大用戶對這種電子產(chǎn)品的青睞。自然而然，在未來微電子技術(shù)的進一步發(fā)展 膜電阻率和方阻塊狀導體的電阻率只與物質(zhì)種類有關(guān)，與物體的形狀和大小無關(guān)。對于膜電阻材料來說，由于膜厚度很小，厚度的精確

9、測量有一定的難度，而且這時膜的電阻率已不再是一個常數(shù)。導體的電阻率與厚度有密切關(guān)系。膜電阻(Sheet Resistance)與電阻率之間的關(guān)系可表示為： (2-1) 式中表示膜的厚度。對與一個寬度一致的均勻電阻膜，其電阻值： (2-2)式中L為膜的長度，單位為cm;為膜的寬度,單位為cm；為與膜有關(guān)的性能常數(shù)，稱為膜所具有的電阻值或叫做方阻，單位為/。膜電阻的定義為：長寬相等的一塊正方形電阻膜，當電流從一邊流向其對邊時電阻膜所具有的電阻值，又稱方阻，膜長L與膜寬的比N叫做方數(shù)。制作膜電阻器所選用的材料，應該膜電阻高或溫度系數(shù)小。 電阻設計3種方法分別是直線型電阻、帽型電阻、彎曲型電阻在設計膜

10、式電阻圖形時，首先要根據(jù)可利用的基片面積和電阻器的功耗，粗略的計算電阻體的長、寬比，在根據(jù)所要求的阻值，選擇適當?shù)膱D形和材料。膜式電阻的阻值是由下式?jīng)Q定的。即： 式中N為方數(shù)，在實際設計中可根據(jù)方數(shù)選擇圖形。當N5時，采用直線型；當5N10時利用帽型，當N10時要用彎曲型。由于工藝，材料和小型化的限制，厚膜電阻宜采用直線型、帽型；薄膜電阻多采用帽型和彎曲型。圖2-1 直線型電阻平面圖1)直線形電阻的設計直線形電阻是一種最簡單的電阻圖形（如圖2-1）為了小型化，電阻器圖形占用的面積越小越好。然而，電阻器的長度和寬度并不是可以任意確定的，這是因為他們不僅受到式2-2中所規(guī)定的長寬比的制約，而且還受

11、到電阻器的額定功率和工藝條件的限制。 電阻器的額定功率密度，簡稱為功率密度，是一個根據(jù)特定種類電阻器的老化試驗確定的典型數(shù)據(jù)，它表明電阻體的單位面積上能夠承受的功率，用表示。的值主要與電阻器的基片材料和電阻材料有關(guān)，在實際的設計中要通過實驗確定出合理的數(shù)據(jù)。 根據(jù)電路功能指標確定出電阻器的額定功率P以后，就可以求出電阻器的面積于是有： (2-3)解由式(2-3)和式(2-2）組成的方程組，就可以得到滿足阻值和額定功率要求的直線形膜電阻器的寬度W和長度：； (2-4)當N1時，以上公式改為：; (2-5)當由式(2-4)和(2-5)求出電阻器的最小寬度和長度，小于工藝條件說容許的最小值時，應以后

12、者為準。在基片面積容許的條件下，電阻器尺寸可做的略大些，因為大多數(shù)電阻器的寬度與長度比起來都較小，而寬度越小，工藝因素造成的寬度W的相對誤差就越大，因而對電阻器方數(shù)的影響也會越大，進而對整個電阻器阻值誤差的影響也越顯著。另外，電阻器的寬度W與實際膜的寬度是相等的，而長度L卻有所不同，這是因為L只是電阻器兩引端之間的距離。為了使電阻膜能夠和引出端導體良好接觸，必須保證電阻膜的每個端頭和導體重疊一定長度，一般為0.5毫米，因此電阻膜的實際長度為()。在設計電阻膜圖形時一定要注意這一點。(2)帽形電阻圖形的設計帽形電阻由于圖形很像帽子而得名（如圖2-2），是膜電阻設計中最常用的電阻圖形。這種圖形的主

13、要特點是在采用微調(diào)電阻值增加很多，同時又不增加占用的面積。圖2-2 帽型電阻示意圖帽形電阻主要是利用切去部分膜層以增加膜的長度的方法來達到所要求的阻值（即標稱阻值），所以一般設計時的阻值要小于規(guī)定的阻值（即小于70%左右）。我們用和分別表示設計阻值和標稱阻值。則： 先用直線形電阻器的寬度公式來計算線寬，以代入（2-4）式得： (2-6) 電阻的長度為： (2-7)如果計算所得的L5W即N5，則仍用直線圖形這是因為帽長度必須為，為切割寬度，也就是說要保證切割后余下部分的電阻寬度不小于設計的線寬W。如果L>5W或N>5,則可以設計為帽形，帽長為： (2-8)最大限度微調(diào)的情況，帽形的電

14、阻值可表示為： (2-9)從上式可見，只有時未知數(shù)，如果求出它的阻值則圖形的大小就確定了。那么如何確定呢？考慮未切割時帽形部分的阻值比設計值小，而在最大切割時阻值會大大增加，所以在計算時一般取標稱阻值1.5倍來求出，即：利用上式和得到： (2-10)帽形電阻圖形是基本不損失面積而大大增加電阻方數(shù)最有效的途徑，而且便于調(diào)整阻值，所以在膜電路中被廣泛采用。(3)彎曲形電阻圖形設計圖2-3 彎曲電阻圖形彎曲形電阻圖形在薄膜或厚膜電阻中都有使用，但主要用于薄膜電阻器中。為了或得高阻值電阻膜，除在材料方面進行研究外，目前主要通過多個彎曲的方法來增加阻值。圖形中任何彎曲圖形拐彎處的有效方數(shù)都相應地比直線部

15、分的少，這是由于彎曲部分電流分布不均勻造成的，而且愈靠近拐角內(nèi)側(cè)其電流密度越大，也就越容易形成過熱點。因此，在考慮大功率的場合，往往用圓角來代替直角或用金屬薄膜將其短路。在實際應用中，把拐彎處的方數(shù)取0.5就可以滿足一定精度要求。彎曲圖形如圖(2-3)的有效方數(shù)可以近似表示為： (2-11) 式中為圖形的長度；為圖形的寬度；為線條寬度；為線條間距；為彎曲的次數(shù)；為每個彎曲中的方數(shù)。在一般設計中，常取= 于是（2-11）式化簡為： (2-12)式中為電阻圖形面積。這時的電阻值為： (2-13)由上式可見在給定圖形面積和方阻的條件下，如果盡可能的選擇小線寬和間距，彎曲電阻圖形可以獲得盡可能大的方數(shù)

16、和阻值。但是在實際應用中，線寬和線距還要視阻值、面積和功率密度、工藝要求等具體情況來確定最小的線寬和線距。與膜電阻相比，膜式電容的幾何圖形設計比較簡單，它是將下電極、介質(zhì)、上電極依次制作在基片上。對于非陽極氧化介質(zhì)膜，為了防止上、下電極間的短路并考慮到工藝上的誤差，介質(zhì)圖形面積必須大于電容器的有效面積，每邊留邊在0.2mm以上。電容器的電極圖形形狀是由電容器的精度、基片的整體布局、電極寄生電阻及制造工藝要求確定的。當比容確定以后，電容器的電極有效面積可根據(jù)下是確定： mm2 （2-17）圖2-4 幾種常見的膜電容器的電極圖形電極的有效面積確定以后，就可以根據(jù)電路布局中電容器的位置，選擇合適的電

17、極形狀面積（）=長（）×寬（）。由于電容器容量和精度與電極有效面積的大小和精度是緊密相關(guān)的，所以在進行平面圖形設計時，電極有效面積的對準行性是至關(guān)重要的。（a）交叉電極圖形交叉電極圖形如圖2-4（a）、（b）所示，這種電極的設計、制造簡單，只要上、下電極的寬度足夠精確，二者之間即使發(fā)生上下、左右移動也不影響S的大小。當兩電極偏離垂直相交位置而相對轉(zhuǎn)動角時，如圖2-5所示，有效面積S的相對誤差為： 圖2-5上下電極相對移動示意圖 （2-18）例如兩電極相對移動1°，即，才增加0.016%。這一誤差是可以忽略的。而在工藝上控制二者的轉(zhuǎn)動不大于1°也是容易達到的，因此，

18、這種圖形可以獲得高精度的值，是普遍采用的圖形之一。它的缺點是總臺階尺寸較長，串聯(lián)電阻較大。（b）最小電極電阻圖形最小電阻圖形如圖2-4（c），是將下電極兩側(cè)適當擴大，使下電極串聯(lián)電阻降為較小的數(shù)值。它在下電極材料電阻率較大的陽極氧化膜電容器中較為多見。但是上、下電極的左右偏移會改變電極有效面積，因此，上、下電極的對準精確度是十分重要的。 為了說明圖2-4（c）的特點，我們先回顧一下電容器的損耗。通常電容器的等效電路是電極電阻和引線與電容器串聯(lián)，其阻抗為： （2-19）式中為等效串聯(lián)電容，為所有的等效串聯(lián)電阻，電容器的損耗因數(shù)為： （2-20）可將分成兩部分： （2-21）式中為介質(zhì)損耗，為電極

19、引線提供的總有效電阻?？梢钥闯?，在極高頻率下，項是損耗的主要來源。根據(jù)式（2-20）和（2-21），R是由兩部分組成，即： （2-22）將式（2-22）代入（2-19）得： （2-23）圖 2-6 指形可調(diào)電容圖形從式中可見:當頻率很低時，阻抗實部取決于，而高頻時則取決于。的大小是由電極材料的電阻率、電極的厚度和電容器的圖形所確定。 （c）無極性電極圖形無極性電極圖形如圖2-4（d）所示，適用于工作在大信號情況下的陽極氧化膜電容器。由于閥金屬氧化膜電容器具有單向?qū)щ娦裕瑢儆跇O性電容器，能夠經(jīng)受的反向電壓很小，在較大的交流圖 信號或過大的反向偏壓下就會造成擊穿而短路。因此在這種情況下，最好設計成

20、無極性電容器。 由于兩個背靠背的極性電容器串聯(lián)在一起，是出于正偏壓的電容器限制了反向偏壓電容器的漏電流，從而保護它免受電擊穿。顯然兩個相同大小的電容器串聯(lián)，使總電容量減小為一個電容器容量的一半，即同樣容量的電容器確需要四倍于單個電容器的面積。圖2-7 叉指形電容器圖形（d）考慮到電極微調(diào)的圖形電容器的容量精度，除了受到電容器的有效面積精度的影響外，還隨著介質(zhì)層厚度d和介電常數(shù)的變化而變化。而在實際工藝中，厚度和介電常數(shù)是不容易直接進行測量和監(jiān)控的，所以要考慮到電容的微調(diào)。 膜電容器的微調(diào)是通過減小電容器電極的有效面積，即一般減小上電極的面積來實現(xiàn)，所以要求電容器的容量要比標稱值大。 圖2-7是

21、一個容量微調(diào)設計。它是由一個主電容器和五個小的指形電容器組成。主電容器的容量應為標稱值的95%，五個小指形電容的容量為總標稱值的10%。利用切斷個別指形上電極的方法可以把容量調(diào)整到0.2%。高頻電路或者要求上升時間極短的脈沖電路中，需要小容量高精度的電容器時，可以采用叉指形結(jié)構(gòu)的圖形，如圖2-7 在混合集成電路中，膜元件之間是由導電帶連接；外貼元件和外引線則必須通過焊區(qū)與膜元件實現(xiàn)連接；而在導電帶不得不交叉時，相互之間應以介質(zhì)材料絕緣，這就是導電帶、焊區(qū)交叉區(qū)的設計。在這些設計中，除了考慮到工藝、材料、圖形的選擇以外，還與整個電路的布局設計密切相關(guān)。導電帶設計(a)盡可能減少導電帶的電阻，為此

22、導電帶要設計成寬而短的形狀，一般寬度大于0.5毫米(b)導電帶之間及導電帶與其它元件之間要保持一定間距，這是因為考慮到掩膜的偏移等工藝誤差及減少分布電容，一般要求間距在0.30.5mm，若采用直接光刻技術(shù)，最小間距可以是0.15mm。(c)導電帶與其它的元件的邊緣重部分一般大于0.15mm。焊區(qū)的設計焊區(qū)的幾何形狀和大小是由焊接工藝和引線決定的，如烙鐵焊，焊區(qū)就應大，至少為1mm×1mm。焊接區(qū)面積大，其焊接強度自然也大。外貼元器件用再流焊時，焊區(qū)寬度與元器件寬度相一致。若用微焊接技術(shù)，如超聲波焊，焊區(qū)邊長可減小至0.5mm交叉區(qū)的設計設計導電帶時盡量避免交叉，在無法避免時，可在交叉

23、處淀積一層絕緣層把它們彼此隔開，但這會產(chǎn)生附加的寄生電容和交叉處的“臺階”效應（容易使導電帶失效）等問題。對交叉區(qū)的要求是：(a)電容量盡量小，要在0.5Pf-5pF以下。(b)絕緣層電阻盡量大，要大于，耐壓大于。(c)絕緣層和基片、導電帶要相容，彼此之間附著力要求在7*105PA以上。為了減少交叉區(qū)的附加電容，介質(zhì)膜應適當厚一些，并選用小的材料，用較窄的導電帶交叉以減小容量，但太窄又會使導電帶的電阻增加。一般要求一個交叉區(qū)容量應小于2PF。在布線復雜時，避免交叉的有效辦法是多層布線技術(shù)。按材料的晶體狀態(tài)可將基片分為四種類型：單晶基片、多晶基片、無定形玻璃基片和介于晶體與無定形二者之間的玻璃陶

24、瓷基片。常見的單晶基片有-Al2O3、MgO、SiO2等，由于它們的制造成本很高，只有在特殊情況下才少量使用。其次是多晶Al2O3、BeO陶瓷基片，其中上釉的Al2O3是薄膜電路廣泛應用的材料之一。無定形玻璃基片主要是無堿玻璃和堿土玻璃?？傂阅芙橛诓ＡШ吞沾芍g的一種基片叫做玻璃陶瓷又叫微晶玻璃 。各類型基片都有他們的優(yōu)點和缺點：玻璃成本低、表面光潔度好淡導熱性機械性強度差；微晶玻璃表面光潔度，機械強度較好，但導熱較差，；陶瓷的導熱、機械性能均好，但表面光潔度差；被釉的陶瓷雖然改善了光潔度，但導熱率下降、高頻性能及附著力等變差。在混合集成電路中，薄厚膜元件都是直接制作在基片上，這樣，基片本身的

25、性質(zhì)對混合集成電路的性能，特別是可靠性和生產(chǎn)中的可重復性關(guān)系非常密切。因此對于混合集成電路的設計和制造者來說，關(guān)鍵在于怎樣選擇和正確應用基片，以使得制造出的電路既穩(wěn)定可靠，又成本低廉。隨著微電子技術(shù)的發(fā)展，基片的材料也越來越廣泛，除了玻璃、陶瓷、半導體之外，還有復合基片、有機材料基片、多層基片及各種印刷版基片。為了適應各方面的需要，基片還分成剛性、半剛性、彈性和可繞性基片?；囊?一般來說，混合集成電路使用的基片要求具備如下的性能：(a)良好的表面光潔度。薄膜電路的基片所使用的微晶玻璃基片和無堿玻璃基片的表面粗糙度在Ra0.01以上。厚膜基片對光潔度也有一定的要求，因為過于光潔的基片會使厚

26、膜元件對基片的附著力降低，而過于粗糙又要增加電阻噪聲(b)化學穩(wěn)定性好。要求基片在制造電路的工藝過程不受到或盡可能少受到腐蝕損壞?；旧淼幕瘜W組份要有長期穩(wěn)定性。表面電阻和體積電阻高，以保證基片上膜式元件之間的絕緣。(c)機械強度高，以保證基片在復雜的制造過程中和在惡劣的機械振動環(huán)境中不致?lián)p壞。(d)熱膨脹系數(shù)盡可能接近膜層的熱膨脹系數(shù)。若相差過大，將使基片與膜層之間產(chǎn)生應力，對膜層產(chǎn)生破壞作用。(e)導熱性好，以提高混合集成電路的集成度和使用功率。(f)成本低。至少要達到在大批量生產(chǎn)時能夠有較低的價格。除此以外，還有無氣孔、無吸水性、劃片分隔性能好、外框尺寸公差小等要求。同時滿足上述要求的

27、理想基片是幾乎沒有的，在實際應用過程中，必須充分考慮電路對基片要求，進行合理的選取。在薄膜電路中主要有四種薄膜：導體、電阻、介質(zhì)和絕緣薄膜。導電薄膜用作互連線、焊接區(qū)和電容器極板。電阻薄膜形成各種微型電阻。介質(zhì)薄膜是各種微型電容器的介質(zhì)層。絕緣薄膜用作交叉導體的絕緣和薄膜電路的保護層。各種薄膜的作用不同，所以對它們的要求和使用的材料也不相同。薄膜導體材料1、薄膜導體的作用：連接電阻器端頭；薄膜電容器的上、下電極；膜式元件之間的互連和外帖元器件的連接；制作高頻電感器、微帶線和制作接地線。2、薄膜導體的主要要求：（1）有良好的導電性方電阻不大于0.04 K/，金屬的電阻率應小于4·cm。

28、（2）與基片、介質(zhì)材料、電阻材料的粘附性好。（3）能承受較大電流密度，而不出現(xiàn)明顯的點遷移。（4）與N型和P型硅材料以及薄膜電阻的端頭能形成良好的端頭接觸。（5）可以電鍍加厚，能經(jīng)受高溫處理。（6）原料成本低廉，淀積和制造工藝簡單、經(jīng)濟。薄膜導體材料除了經(jīng)濟性能外，主要是導電率大，附著牢靠，可焊性好和穩(wěn)定性高。因尚無一種材料能完全滿足這些要求，所以必須采用多層結(jié)構(gòu)。常用的是二至四層結(jié)構(gòu),如鉻-金(Cr-Au)、鎳鉻-金(Ni Cr-Au)、鈦-鉑-金(Ti-Pt-Au)、鈦-鈀-金(Ti-Pd-Au)、鈦-銅-金(Ti-Cu-Au)、鉻-銅-鉻-金(Cr-Cu-Cr-Au)等。薄膜電阻材料根據(jù)

29、薄膜電阻材料的組分，可將薄膜材料分為以下幾類：(1) 單組分金屬材料一般單組分金屬的電阻率很低，不適宜做電阻材料。但對于一些難熔金屬，塊電阻率較高，可達10·cm以上，當他們處在薄膜狀態(tài)時，電阻率還會增加幾，甚至幾十倍，溫度系數(shù)也會相應的改善。鉭膜是目前混合電路中應用最為廣泛的材料。(2) 合金材料單元素金屬的電阻率一般都比較小，人們?yōu)榱颂岣唠娮璨牧系碾娮杪?，降低溫度系?shù)，一般都采用合金：對薄膜電阻材料的主要要求是膜電阻范圍寬、溫度系數(shù)小和穩(wěn)定性能好。最常用的是鉻硅系和鉭基系。在鉻硅系中有鎳-鉻(Ni-Cr)、鉻-鈷(Cr-Co)、鎳-鉻-硅(Ni-Cr-Si)、鉻-硅(Cr-Si)

30、、鉻-氧化硅(Cr-SiO)、鎳鉻-二氧化硅（NiCrSiO2）。屬于鉭基系的有鉭(Ta)、氮化鉭(Ta2N)、鉭-鋁-氮(TaAlN)、 鉭-硅(Ta-Si)、鉭-氧-氮(Ta-O-N)、鉭-硅-氧(Ta-Si-O)等。目前，在混合集成電路大多采用含有百分之八十的鎳和百分之二十鉻的鎳鉻膜。(3) 金屬-陶瓷材料所謂金屬陶瓷材料是一種由金屬和氧化物兩種成分組成的一種電阻膜，目前最常用的是鉻-一氧化硅。薄膜介質(zhì)材料用于混合集成電路中薄膜電容器介質(zhì)膜一般要求介電常數(shù)大、介電強度高、損耗角正切值小,用得最多的仍是硅系和鉭系。即氧化硅(SiO)、二氧化硅(SiO2)、氧化鉭(Ta2O5)和它們的雙層復

31、合結(jié)構(gòu)：Ta2O5-SiO和Ta2O5-SiO2。有時還用氧化釔(Y2O3)，氧化鉿(HfO2)和鈦酸鋇(BaTiO3)等。用一氧化硅做介質(zhì)的電容器，由于制作工藝簡單，其性能基本能滿足一般場合的需要，所以成為國內(nèi)外制作電容器的首選材料。薄膜絕緣體材料為了減小薄膜網(wǎng)路中的寄生效應，絕緣薄膜的介電常數(shù)應該很小,因而采用氧化硅(SiO)、二氧化硅(SiO2)、氮化硼(BN)、氮化鋁(AlN)、氮化硅(Si3N4)等。33薄膜工藝薄膜則是利用半導體采用已久的物理氣相沉積技 術(shù)(PVD)，包括濺鍍(Sputter Deposition)、蒸鍍 (Evaporation)等制程和化學氣相沉積技術(shù)(CVD)

32、 來生成薄膜。相較于需要高溫燒結(jié)的厚膜制程，薄膜制程多可控 制于400的制程溫度以下，而且可視所采用的基板特性來調(diào)整制程，使得薄膜被動集成組件可因應不同的產(chǎn)品應用，制作在不同的基板上?？蛇x用的基板可涵蓋硅芯片、氧化鋁陶瓷基板、玻璃基板， 甚至CB等基板上，都可制作薄膜被動組件，這種特性也使得薄膜型的集成被動組件可應用的范圍相當廣泛。平面化布局是把給定的電路原理圖繪制成一塊或幾塊平面化圖形的過程。要綜合各種因數(shù)加以權(quán)衡，需要反復修改和比較，才能最后確定一種比較合理的平面圖和具體的細節(jié)尺寸。薄膜混合集成電路平面布局設計的一般原則包括：同一電路中各膜式元件，互連導體，焊接區(qū)的形狀，取向和它們的推薦尺

33、寸，最小細節(jié)尺寸，以及電路圖形的布局。推薦尺寸代表目前大量生產(chǎn)中的工藝水平，這樣的尺寸可以保證產(chǎn)品能夠進行高成平率的生產(chǎn)。最小尺寸是目前可能達到，但尚不能保證高成品率生產(chǎn)的尺寸。薄膜混合集成電路（雙穩(wěn)態(tài)觸發(fā)器）的尺寸限制如表（4-1）：表(4-1)：薄膜工藝尺寸限制及受制因素 單位：mm序號內(nèi) 容薄膜電路（蒸發(fā)）限制最小尺寸的主要因數(shù)1互連導體線寬和間寬0.2圖形分辨率、導體寄生串聯(lián)電阻、寄生分布電容2互連導體離基片邊緣 0.5避免封裝損傷與短路、圖形對準精確 3外引出線焊接區(qū)邊長 1.0焊接區(qū)與基片的附著強度、引出線鍵合強度 4外引出線焊接區(qū)間距 0.5焊接工藝操作、寄生分布電容、避免短路

34、5焊接區(qū)離基片邊緣 0.5避免封裝損傷與短路、圖形對準精確 6片狀外貼件焊接區(qū)間距元件長度的最小值減1 元件尺寸、圖形對準精確、避免倒焊元件局部焊接短路 7半導體芯片焊接區(qū)邊長芯片邊長最大值加0.125芯片尺寸、芯片鍵合強度8帶引線外貼件焊接區(qū)邊長引線直徑×（1.53）元件鍵合強度 9電阻器線寬和間寬 0.20.3圖形分辨率 10電阻膜與引出端重疊0.5圖形對準精確、寄生串聯(lián)電阻 11引出端對電阻膜外側(cè)留邊0.2圖形對準精確 12電阻器離基片邊緣0.5圖形對準精確、避免封裝短路、電阻器散熱 13電阻器間距離0.2圖形分辨率、電阻微調(diào)工藝 14電容器電解質(zhì)留邊 0.2圖形對準精確、避免

35、電極短路 15電容器電極與引出端重疊 0.5圖形對準精確、圖形分辨率、鍵合強度電路平面圖形粗略布局的目的，是為了給電路的最差條件分析安裝和評價電路模擬實驗板和電路設計定型提供結(jié)構(gòu)依據(jù)。其具體做法是：重新畫出電路原理圖，盡量減少連接線的數(shù)量長度彎曲和交叉。先將輸入輸出及其它各種外引出線表清楚，再將模式元件及互連導體外貼元件和絲狀連線用不同的顏色筆畫出。估計膜式元件膜導體和焊接區(qū)可能占用的面積，在相當于基片的圖紙平面上，重新繪制出元件分布圖。大面積元件應分布得較為松散，小面積的較密集，它們各自占據(jù)與其平面圖形相對應的位置。各外引出線的焊接區(qū)務必布置在基片的適當?shù)倪吘壣?。最后，驗證所取的方案能否滿足

36、電路功能尺寸體積和重量方面的要求。其粗略布局圖的基本做法：(a)焊接區(qū)編號。為了區(qū)別，外引出線的焊區(qū)用數(shù)字表示，內(nèi)部外貼元件器件的絲狀焊區(qū)用字母表示。(b)重畫電路圖，略去外貼件，縮短膜互連導體的長度。(c)初步安排膜式元件和焊接區(qū)的平面布局，應該盡量避免膜導體的交叉，在交叉不能避免時，可設計膜交叉區(qū)或絲狀連接。下面是雙穩(wěn)態(tài)觸發(fā)器的原理圖(4-1)和可實現(xiàn)薄膜化的電路(4-2)：圖4-1 雙穩(wěn)態(tài)觸發(fā)器原理圖圖4-2雙穩(wěn)態(tài)觸發(fā)器可實現(xiàn)薄膜化的電路部分4.3膜電阻的寄生效應在對電阻器進行幾何尺寸的設計和計算時，是把電阻器作為純電阻元件來考慮的。實際上，不能簡單地認為膜式電阻器是純電阻元件。因為在某

37、些狀態(tài)下，電阻器本身還存在著不少寄生效應，如：串聯(lián)電感，串聯(lián)電阻，分布電容，分流電阻等，它們的大小與膜式元件的形狀，平面化布局和使用的材料特性等多方面因素有關(guān)，很難加以定量的計算。在這里，我們只作定性的介紹，以便在實際設計時注意到它們的影響，并使寄生效應降低到最小。(1)串聯(lián)電感：膜式導體或膜式電阻帶本身就存在著自感，帶與帶之間又存在著互感。膜電阻的串聯(lián)電感通?？梢赃@樣考慮：(a)彎曲形電阻器比直線形串聯(lián)電感??；(b)減少電阻膜的長度可以減少串聯(lián)電感；(c)增加間隙和線寬比，同時保持長度不變，則串聯(lián)電感增加；(d)縮小電阻圖形，可減小串聯(lián)電感。(2)串聯(lián)電阻：在設計低阻值的膜式電阻時，串聯(lián)電阻

38、是必須考慮的因素。串聯(lián)電阻主要是導電帶的電阻和導電帶與電阻膜層之間的接觸電阻。在正常的工藝條件下，導電帶的電阻很小，薄膜導體通常在，厚膜導體在之間。接觸電阻是由于電阻膜層和導體膜層之間的氧化，污染或引入雜質(zhì)等所引起的，在嚴格工藝條件下，接觸電阻可控制在毫歐姆級范圍內(nèi)。對于高阻值電阻器，串聯(lián)電阻還會產(chǎn)生嚴重的影響。但是，對于10以下精密電阻，串聯(lián)電阻就比較明顯地影響電阻體的特性，因為它占總電阻的相當大的一部分，而且對電阻溫度系數(shù)，電壓系數(shù)，噪聲和穩(wěn)定性都有較大的影響。因此在設計阻值電阻器時應特別減小串聯(lián)電阻。(3)分布電容：薄膜電阻的分布電容與電阻的幾何圖形和基片材料有關(guān)。彎曲形電阻器的分布電容

39、主要來自兩電阻帶之間，它是由以空氣為介質(zhì)的和以基片為介質(zhì)的兩并聯(lián)電容組成。由于基片的介電常數(shù)遠大于空氣，所以分布電容主要來自基片。分布電容大，則高頻性能差，所以要盡可能的減小它。在設計中，可以從以下幾點考慮減?。?a)基片的介電系數(shù)小；(b)加大電阻帶之間的間距，減小電阻帶的寬度。(c)盡量采用直線形電阻圖形法(d)對于電阻帶長度相同的彎曲形電阻，盡量采用彎曲多而短的形狀。(4)分流電阻：分流電阻包括流經(jīng)基片表面和內(nèi)部的兩部分電流所對應的電阻。它們分別成為表面電阻和體積電阻，顯然兩者是并聯(lián)的。分流電阻對高祖特別是108以上的高阻電阻器影響是十分嚴重的，因此，在設計時要注意以下幾點：(a)努力提

40、高基片的清潔狀態(tài)以增大表面電阻率(b)采取適當?shù)拇胧┫虮M可能的減小環(huán)境濕度的影響。(c)選擇體積電阻率高的材料作電阻基片；(d)對于高阻電阻器，要適當?shù)脑黾与娮鑾еg的距離。隨著混合集成電路集成度的提高和體積的日益減小，混合集成電路實現(xiàn)了基板布線的細化，多層化，組裝高密度化及封裝的薄型化，這樣，電路內(nèi)部演期間占有的空間越來越小，發(fā)熱程度日益增加。面對過熱的溫度，即使是經(jīng)過高可靠設計的電子元器件也可能會粗線誤操作和失效。混合集成電路熱設計包括兩方面的內(nèi)容：首先通過元器件自身結(jié)構(gòu)設計及散熱器的合理配置，在熱源與環(huán)境之間提供散熱同通路，將電路內(nèi)部產(chǎn)生的熱量有效地散發(fā)到外部空間中去；其次，通過合理

41、的布局元件避免大功率元件的過分集中，消除或消弱電路在基板上的過熱點，使集成電路內(nèi)部所有電子元器件的溫度，在所處的工作環(huán)境下，不超過所允許的最高溫度?；旌霞呻娐窡嵩O計的基本原則（1）基片 ：要求盡可能導熱率大，厚度盡量小。在基片上配置的元器件要考慮到溫度分布均勻，發(fā)熱源（電阻、晶體管或半導體集成電路芯片）盡可能靠近引出線或散熱片。（2）引線 : 要求導熱率高,盡可能短而粗，與基片的結(jié)合處有盡可能大的接觸面積，以降低連線處的熱阻。（3）裝配與封裝 ：要求集成電路垂直放置或發(fā)熱面向上。如果集成電路是多片迭層，應將含大功率元器件的層置于最上面。封裝外殼應盡量涂黑。外部內(nèi)殼如需要填料時，應選用導熱率大

42、的材料。（4）散熱器 ：對于大功率或比功率400nW/cm2 以上的集成電路，要安裝散熱器。散熱器要選用導熱率而重量輕的材料，如鋁。散熱器的表面積盡量大?；旌霞呻娐返纳岱绞郊呻娐穬?nèi)部熱源所產(chǎn)生的熱量是通過傳導，對流和輻射三種形式同時向周圍環(huán)境散發(fā)。在通常情況下熱傳導約占60，熱對流約占30，熱輻射約占10，可見，傳導散熱是最有效的。因此，在實際設計中，特別是大功率電路中，硬挨首先使熱傳導有效的進行。為制作雙穩(wěn)態(tài)觸發(fā)器集成電路，所選用的主要材料有：（1）基片材料：微晶玻璃基片，尺寸為：17mm×13.5mm×0.5mm；選擇微晶玻璃做基片材料的原因是：微晶玻璃總性能介于

43、玻璃和陶瓷之間，表面光潔度和機械強度較好，化學穩(wěn)定性好，有利于確保薄膜混合集成電路的可靠性。（2）電阻器材料：Cr-SiO，=1 K/,比功率=15W/ mm2電阻：=4.7 K =1.5 K =24 K =6.8 K 選擇鉻-一氧化硅做電阻器材料的原因是：鉻-一氧化硅是由金屬和氧化物兩種成分組成的一種電阻膜，是目前最常用的是薄膜電阻材料。（3）電容器材料：Al/SiO/Al，Cp=40pF/mm2；電容： =16pF =50pF 選擇一氧化硅做介質(zhì)材料的原因：用一氧化硅做介質(zhì)的電容器，制作工藝簡單，其性能基本能滿足一般場合的需要。而且，它已成為國內(nèi)外制作電容器的首選材料。其他器件均用外貼形式

44、。為了計算膜電阻和膜電容器的幾何尺寸，需要對電路進行具體分析。利用計算公式得出電阻的尺寸大小。下面計算R4的寬度和長度：首先分析電路，當BG2導通時就可以近似認為它的集電極和發(fā)射機完全短路，即Vc2=0, R4此時的功耗為最大： P4=V2/ R4=96(mW) 當BG2截止時，由于箝位電壓Vc2=6V，R4的功耗為最小，雖然雙穩(wěn)態(tài)電路的連續(xù)反轉(zhuǎn)有可能使導通和截止的時間相等，但也不能將R4的功耗取為平均值。為防止BG2長時間導通，使R4過熱，故P4應取為最大值。由此計算R4的長、寬： =2.1 mm =/=2.11.5/1=3.15 mm用同樣的計算方法可得出圖中所有電阻的長度和寬度。見表（4

45、-2） 表（4-2）各電阻的長寬列表 單位：mm元件符號阻值薄膜電阻的長薄膜電阻的寬4.7 K0.940.24.7 K0.940.21.5 K3.152.11.5 K3.152.124 K4.80.224 K4.8 0.26.8 K13.6 0.26.8 K13.6 0.2 計算電容的有效面積： =/=16/40=0.4 mm2同理得，的有效面積： =/=50/40=1.25 mm2整理得電路中各電容的有效面積如表（4-3）： 表（4-3）各電容有效面積列表元件符號電容量（pF）有效面積（mm2）160.4160.45012550125根據(jù)以上數(shù)據(jù)放大10倍后畫出雙穩(wěn)態(tài)觸發(fā)器的平面設計圖。平面設計總圖及分圖（導體膜層、電阻膜層、電容器下電極層膜、介質(zhì)膜層、上電