數(shù)字邏輯電路總復(fù)習(xí)

1、第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 數(shù)字邏輯電路整體框架數(shù)字邏輯電路整體框架第8章.數(shù)/模和模/數(shù)轉(zhuǎn)換第9章.脈沖信號(hào)的產(chǎn)生和整形第 1章 . 邏 輯代數(shù)基礎(chǔ)第2章.組合邏輯電路第3章.組合MSI電路模塊第4章.時(shí)序邏輯電路第5章.時(shí)序MSI電路模塊第6章.可編程邏輯電路第7章.VHDL語(yǔ)言邏輯不變邏輯改變硬件軟件原理應(yīng)用產(chǎn)生外內(nèi)數(shù)制第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 數(shù)制邏輯代數(shù)邏輯函數(shù)運(yùn)算公式轉(zhuǎn)換化簡(jiǎn)第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 邏輯代數(shù)運(yùn)算邏輯代數(shù)運(yùn)算八進(jìn)制二進(jìn)制十進(jìn)制十六進(jìn)制按位權(quán)展開整數(shù)/除法/取余小數(shù)/乘法/取整按位展開第第1章章

2、邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) (1) 0 00(2) 0 10(3) 1 11(4) 00(5) 0(6) 1(7)0(8)(9)(10)()()(11)()(12)(13)AAAAA AA AAA BB AAB CA BCABCA BA CABA BAA (1) 000(2 ) 010(3) 1 11(4 ) 10(5) 0(6 ) 1(7 )0(8)(9 )(10 )()()(11)() ()(12 )AAAAAAAAAABBAABCABCAB CABACA BAB 同一律交換律結(jié)合律分配律德。摩根定律還原律第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 卡諾圖真值表表達(dá)式邏輯圖功能分析設(shè)計(jì)最簡(jiǎn)與或表達(dá)

3、式最簡(jiǎn)或與表達(dá)式標(biāo)準(zhǔn)與或表達(dá)式標(biāo)準(zhǔn)或與表達(dá)式第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 常用公式化簡(jiǎn) 下面列出一些常用的邏輯代數(shù)公式，利用前面介紹的基本公式可以對(duì)它們加以證明。 （1）A+AB=A ( 2 ) A+AB=A+B ( 3 ) AB+AC=AB+AC+BC ( 4 ) AB+AC=AB+AC+BCD “找原變量，找反變量”第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 圖113 卡諾圖中最小項(xiàng)相鄰的幾種情況AB0001000111101110緊靠相鄰AB0001000111101110上下相對(duì)相鄰AB0001000111101110左右相對(duì)相鄰ABCDE000 0010001011 0101110

4、110111 101 100對(duì)折相重相鄰卡諾圖化簡(jiǎn)第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 圖114 兩個(gè)相鄰最小項(xiàng)的合并 11ABC0001011110B ACB AC B A(a)11ABC0001011110CABCACB A(b)11ABC0001011110CBCB ACBA(c)11ABC0001011110CACABC BA(d)11ABCD00011110DCBDCABDCBA(e)11ABCD00011110CDBCDBACDB A(f)0001111000011110第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 圖115 四個(gè)相鄰最小項(xiàng)的合并 11ABC0001011110CCABC

5、BACBAC B A(b)11ABCD00011110BADBCABCDADCBAD CBA(d)0001111011ABC0001011110BCBAC BACB AC B A(a)111111ABCD00011110DBCDBADC BACDB ADC B A(c)000111101111ABCD00011110D BDCBAD C BADCB AD C B A(e)0001111011ABCD00011110CBDCABD CABDCBAD CBA(f)00011110111111第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 圖116 八個(gè)相鄰最小項(xiàng)的合并 11ABCD00011110BDABC

6、ABCDDCABD CABDBCABCDADCBAD CBA(a)0001111011ABCD00011110BDCBACDBADC BAD C BADCB ACDB ADC B AD C B A(b)0001111011111111111111ABCD00011110DDCBADABCDBCADCB AD C BAD CABD CBAD C B A(c)0001111011ABCD00011110CDCBADABCDBCADCB ACDBAABCDBCD ACDB A(d)00011110111111111111第第1章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 用卡諾圖化簡(jiǎn)法求函數(shù)最簡(jiǎn)與或表達(dá)式的原則如

7、下: （1）每個(gè)值為1的方格至少被圈一次。當(dāng)某個(gè)方格被圈多于一次時(shí)，相當(dāng)于對(duì)這個(gè)最小項(xiàng)使用同一律A+A=A，并不改變函數(shù)的值。 （2）每個(gè)圈中至少有一個(gè)1方格是其余所有圈中不包含的。如果一個(gè)圈中的任何一個(gè)1方格都出現(xiàn)在別的圈中，則這個(gè)圈就是多余的。 （3）任一圈中都不能包含取值為0的方格。 （4）圈的個(gè)數(shù)越少越好。圈的個(gè)數(shù)越少，得到的與項(xiàng)就越少。 （5）圈越大越好。圈越大，消去的變量越多，所得與項(xiàng)包含的因子就越少。每個(gè)圈中包含的1方格的個(gè)數(shù)必須是2的整數(shù)次方。第第2章章 組合邏輯電路組合邏輯電路 第第2章章 組合邏輯電路組合邏輯電路 組合邏輯電路門電路TTLCMOS分析設(shè)計(jì)競(jìng)爭(zhēng)和冒險(xiǎn)競(jìng)爭(zhēng)冒險(xiǎn)組

8、合邏輯電路第第2章章 組合邏輯電路組合邏輯電路 圖21 4路2輸入與非門引腳排列和邏輯圖 141312111098VCC&234567GND&1第第2章章 組合邏輯電路組合邏輯電路 圖213 用與非門構(gòu)造與門、或門和非門 &AZA AA ZA1A&AZAB BA ZA&BAB&B&AZBA BA ZA1BA BB&第第2章章 組合邏輯電路組合邏輯電路 圖216 用或非門構(gòu)造與門、或門和非門 1AZA AA ZA1A1AZAB B A ZA1BAB1B1AZBA BA ZA&BA BB11第第2章章 組合邏輯電路組合邏輯電路 在組合邏輯電路中,當(dāng)輸入信號(hào)變化時(shí),由于所經(jīng)路徑不同,產(chǎn)生延時(shí)不同,導(dǎo)

9、致的其后某個(gè)門電路的兩個(gè)輸入端發(fā)生有先有后的變化,稱為競(jìng)爭(zhēng)。 由于競(jìng)爭(zhēng)而使電路的輸出端產(chǎn)生尖峰脈沖,從而導(dǎo)致后級(jí)電路產(chǎn)生錯(cuò)誤動(dòng)作的現(xiàn)象稱為冒險(xiǎn)。產(chǎn)生0尖峰脈沖的稱為0型冒險(xiǎn),產(chǎn)生1尖峰脈沖的稱為1型冒險(xiǎn)。 第第2章章 組合邏輯電路組合邏輯電路 2.競(jìng)爭(zhēng)-冒險(xiǎn)的判斷 判斷一個(gè)組合邏輯電路是否存在競(jìng)爭(zhēng)-冒險(xiǎn)有兩種常用的方法:代數(shù)法和卡諾圖法。 1)代數(shù)法 在一個(gè)組合邏輯電路中,如果某個(gè)門電路的輸出表達(dá)式在一定條件下簡(jiǎn)化為 或 的形式,而式中的A和 是變量A經(jīng)過(guò)不同傳輸途徑來(lái)的,則該電路存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。 存在0型冒險(xiǎn) 存在1型冒險(xiǎn)ZAAZ=AAAZAAZAA第第2章章 組合邏輯電路組合邏輯電路

10、（2）卡諾圖法。 我們知道,當(dāng)邏輯函數(shù)對(duì)應(yīng)的卡諾圖中存在相切的圈,而相切的兩個(gè)方格又沒(méi)有同時(shí)被另一個(gè)圈包含,則當(dāng)變量組合在相切方格之間變化時(shí),存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。因而，通過(guò)增加由這兩個(gè)相切方格組成的圈,就可以消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用第第3章章 常用組合邏輯電路及常用組合邏輯電路及MSI組合組合電路模塊的應(yīng)用電路模塊的應(yīng)用3.1 編碼器和編碼器和譯碼器譯碼器 1383.2 加法器加法器和比較和比較器器2833.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器和數(shù)據(jù)分配器和數(shù)據(jù)分配器151 第第3 3章章 常用組合邏輯電路及常

11、用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 3.1.2 譯碼器 譯碼是編碼的逆過(guò)程,是將二進(jìn)制代碼所表示的相應(yīng)信號(hào)或?qū)ο蟆胺g”出來(lái)。具有譯碼功能的電路稱為譯碼器。常見的譯碼器有二進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯示譯碼器等。 1.二進(jìn)制譯碼器 具有n個(gè)輸入,2n個(gè)輸出,能將輸入的所有二進(jìn)制代碼全部翻譯出來(lái)的譯碼器稱為二進(jìn)制譯碼器。 圖311是三位二進(jìn)制譯碼器的框圖。它有三個(gè)輸入、八個(gè)輸出,因此也稱為3線-8線譯碼器。 二進(jìn)制譯碼器假定輸入的任何組合都可能出現(xiàn),且每一個(gè)輸出對(duì)應(yīng)一個(gè)輸入組合。表36所示為一個(gè)三位二進(jìn)制譯碼器的真值表。第第3 3章章 常用組合邏輯電路及常用組合邏

12、輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 圖311 3位二進(jìn)制譯碼器的框圖 三位二進(jìn)制譯碼器Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用表36 三位二進(jìn)制譯碼器的真值表第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 由表36真值表可以寫出如下邏輯表達(dá)式:21020031062121101042721020121520Y =A A A Y =A A A Y =A A AY =A A A Y =A A A Y =A A AY =A

13、 A A Y =A A A圖312是三位二進(jìn)制譯碼器的邏輯圖。第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用圖312 三位二進(jìn)制譯碼器的邏輯圖 &Y7 &Y6 &Y5 &Y4 &Y3 &Y2 &Y1 &Y01A21A11A0第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 3.顯示譯碼器 在數(shù)字系統(tǒng)中,經(jīng)常需要將數(shù)字、文字、符號(hào)的二進(jìn)制代碼翻譯成人們習(xí)慣的形式,直觀地顯示出來(lái),以便掌握和監(jiān)控系統(tǒng)的運(yùn)行情況。把二進(jìn)制代碼翻譯出來(lái)以供顯示器件顯示的電路稱為顯示譯碼器。設(shè)計(jì)顯示譯碼器時(shí),首先要了

14、解顯示器件的特性。常用的顯示器件有半導(dǎo)體顯示器件和液晶顯示器件,它們都可以用TTL和CMOS電路直接驅(qū)動(dòng)。顯示譯碼器有很多種類,BCD-七段顯示譯碼器是其中一種常用的顯示譯碼器。第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 BCD-七段顯示譯碼器如圖315所示。該顯示譯碼器有四個(gè)輸入,七個(gè)輸出。輸入為09這十個(gè)數(shù)字的BCD碼;輸出用來(lái)驅(qū)動(dòng)七段發(fā)光二極管(LED),使它發(fā)光從而顯示出相應(yīng)的數(shù)字。假定驅(qū)動(dòng)信號(hào)為0時(shí),發(fā)光二極管發(fā)光,也就是說(shuō),如要a段發(fā)光,需要Ya為0。 根據(jù)顯示器件的驅(qū)動(dòng)特性,可以列出如表38所示的真值表,表中假定10101

15、111共六個(gè)輸入組合不會(huì)出現(xiàn)。第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 圖315 BCD-七段顯示譯碼器 顯示譯碼器YaYbYcYdYeYfYgA0A1A2A3afbcedg第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用表38 BCD-七段顯示譯碼器的真值表 第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用利用約束項(xiàng),通過(guò)化簡(jiǎn),得到如下表達(dá)式: 10321a2010b202120c110321d221001e20232f10103

16、21g210Y =A A A +A A A AY =A A A +A A AY =A A AY =A A A +A A A +A A A AY =A A +AY =A A +A A +A A AY =A A A +A A A圖316為BCD-七段顯示譯碼器的邏輯圖。 第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用圖316 BCD-七段顯示譯碼器的邏輯圖 & 1 & 1 & & 1 & 1 & 1 & 1YaYbYcYdYeYfYg1A01A11A21A3第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電

17、路模塊的應(yīng)用 4. MSI74138譯碼器 74138是3線-8線二進(jìn)制譯碼器,它有三個(gè)輸入和八個(gè)輸出,輸入高電平有效,輸出低電平有效。74138有三個(gè)使能輸入端S1、 和 ,只有當(dāng)S1=1，同時(shí) 時(shí),譯碼器工作，否則,譯碼功能被禁止。74138譯碼器的引腳圖和邏輯符號(hào)如圖317所示,真值表如表3-9所示。23SS23S +S =0第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用圖317 74138譯碼器引腳圖和邏輯符號(hào) (a)引腳圖;(b)邏輯符號(hào)VCCGND0Y12345678161514131211109(a)1Y2Y3Y4Y5Y6Y7

18、YS12S3SA0A1A2BIN/OCT01234567(b)124A0A1A20Y1Y2Y3Y4Y5Y6Y7Y&S12S3SEN第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用表39 74138譯碼器的真值表第第3 3章章 常用組合邏輯電路及常用組合邏輯電路及MSIMSI組合電路模塊的應(yīng)用組合電路模塊的應(yīng)用 當(dāng) 時(shí),由74138譯碼器的真值表可以得到如下輸出邏輯表達(dá)式:231S =1,S +S =0021002100102112102212022013310232103421041024520151205621060216721072107

19、YAAAA A AmMYAAAA A AmMYAAAA A AmMYAAAA A AmMYAAAA A AmMYAAAA A AmMYAAAA A AmMYAAAA A AmM第第4章章 時(shí)序邏輯電路時(shí)序邏輯電路 第第4章章 時(shí)序邏輯電路時(shí)序邏輯電路 觸發(fā)器分析設(shè)計(jì)異步同步第第4章章 時(shí)序邏輯電路時(shí)序邏輯電路 4.1 時(shí)序邏輯電路的結(jié)構(gòu)和特點(diǎn)時(shí)序邏輯電路的結(jié)構(gòu)和特點(diǎn) 在第三章我們知道,所有的組合邏輯電路都有一個(gè)共同的特點(diǎn):任一時(shí)刻電路的輸出僅取決于當(dāng)時(shí)電路的輸入,與電路以前的輸入和狀態(tài)無(wú)關(guān)。在本章中,我們將要討論另一種類型的邏輯電路時(shí)序邏輯電路（簡(jiǎn)稱時(shí)序電路）。在時(shí)序邏輯電路中,電路的輸出不僅

20、取決于當(dāng)時(shí)電路的輸入,還與以前電路的輸入和狀態(tài)有關(guān),也就是說(shuō),時(shí)序邏輯電路具有記憶功能。第第4章章 時(shí)序邏輯電路時(shí)序邏輯電路 圖41 時(shí)序邏輯電路的結(jié)構(gòu)框圖存 儲(chǔ) 電 路組合邏輯電路Q1W1QrWpX1XmY1Yk第第4章章 時(shí)序邏輯電路時(shí)序邏輯電路 按照存儲(chǔ)電路中觸發(fā)器狀態(tài)變化的特點(diǎn),時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。在同步時(shí)序邏輯電路中,所有觸發(fā)器都受同一時(shí)鐘信號(hào)控制,觸發(fā)器的狀態(tài)變化是同步進(jìn)行的。在異步時(shí)序邏輯電路中,并非所有觸發(fā)器都受同一時(shí)鐘信號(hào)控制,因此觸發(fā)器的狀態(tài)變化不是同步進(jìn)行的。 按照電路輸出信號(hào)的特點(diǎn),時(shí)序邏輯電路分為Mealy型電路和Moore型電路兩種。

21、在Mealy型電路中,輸出不僅取決于電路的狀態(tài),還與電路的輸入有關(guān)。在Moore型電路中,輸出僅僅取決于電路的狀態(tài),與電路的輸入無(wú)關(guān)。第第4章章 時(shí)序邏輯電路時(shí)序邏輯電路 4.2 觸觸 發(fā)發(fā) 器器 觸發(fā)器是時(shí)序邏輯電路中的基本單元電路,它具有兩個(gè)穩(wěn)定的狀態(tài),這兩個(gè)狀態(tài)分別稱為0狀態(tài)和1狀態(tài)。只要外加信號(hào)不變,觸發(fā)器的狀態(tài)就不會(huì)發(fā)生變化,這就是它的存儲(chǔ)功能。只有當(dāng)外加信號(hào)變化時(shí),觸發(fā)器的狀態(tài)才可能發(fā)生變化。 在分析觸發(fā)器的狀態(tài)變化時(shí),將外加信號(hào)變化之前觸發(fā)器的狀態(tài)稱為現(xiàn)態(tài),用Qn表示；將外加信號(hào)變化之后觸發(fā)器的狀態(tài)稱為次態(tài),用Qn+1表示。觸發(fā)器的Q輸出端為0時(shí)稱為0狀態(tài),為1時(shí)稱為1狀態(tài)。第第

22、4章章 時(shí)序邏輯電路時(shí)序邏輯電路 圖419 邊沿觸發(fā)器的邏輯符號(hào)QQ1SC1SCP1RRQQ1DC1DCPQQ1JC1JCP1KKQQ1TC1TCP上升沿觸發(fā)的邊沿觸發(fā)器QQ1SC1SCP1RRQQ1DC1DCPQQ1JC1JCP1KKQQ1TC1TCP下降沿觸發(fā)的邊沿觸發(fā)器 4.邊沿觸發(fā)器 為了進(jìn)一步提高可靠性,增強(qiáng)抗干擾能力,克服主從觸發(fā)器存在的缺點(diǎn),設(shè)計(jì)了邊沿觸發(fā)器。邊沿觸發(fā)器也是邊沿動(dòng)作的觸發(fā)器。第第4章章 時(shí)序邏輯電路時(shí)序邏輯電路 邊沿觸發(fā)器的動(dòng)作特點(diǎn): 觸發(fā)器輸出的次態(tài)僅僅取決于現(xiàn)態(tài)和動(dòng)作邊沿（CP的上升沿或下降沿）時(shí)的輸入信號(hào),在這之前的輸入信號(hào)變化對(duì)觸發(fā)器輸出的次態(tài)無(wú)影響，從而

23、提高了可靠性,增強(qiáng)了抗干擾能力。CPJKQ主從主從QQ邊沿01邊沿Q圖420 下降沿動(dòng)作的主從JK觸發(fā)器和邊沿JK觸發(fā)器對(duì)比時(shí)序圖第第2章章 組合邏輯電路組合邏輯電路 4.2.2 觸發(fā)器的邏輯功能和分類 從邏輯功能,亦即從觸發(fā)器次態(tài)和現(xiàn)態(tài)以及輸入信號(hào)之間的關(guān)系上,可以將觸發(fā)器分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器等幾種類型。描述觸發(fā)器邏輯功能的常用方式有:特性方程、特性表、驅(qū)動(dòng)表、狀態(tài)轉(zhuǎn)換圖、時(shí)序圖。驅(qū)動(dòng)表（又稱激勵(lì)表）用表格的形式來(lái)描述觸發(fā)器從一個(gè)現(xiàn)態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)次態(tài)時(shí)所需的驅(qū)動(dòng)信號(hào)。狀態(tài)轉(zhuǎn)換圖則用圖形來(lái)描述觸發(fā)器的轉(zhuǎn)換和相應(yīng)驅(qū)動(dòng)信號(hào)的關(guān)系。時(shí)序圖反映了時(shí)鐘控制信號(hào)、輸入信號(hào)、觸發(fā)器

24、狀態(tài)變化的時(shí)間對(duì)應(yīng)關(guān)系。 第第2章章 組合邏輯電路組合邏輯電路 1.RS觸發(fā)器 邏輯功能: RS觸發(fā)器具有三種邏輯功能:保持、置0、置1。當(dāng)S=0,R=0時(shí),為保持功能;當(dāng)S=0,R=1時(shí),為置0功能;當(dāng)S=1,R=0時(shí),為置1功能。另外,S和R存在約束條件RS=0。 特性方程: n 1nn 1nQSRQRS0QQCP有效時(shí) CP無(wú)效時(shí) 第第2章章 組合邏輯電路組合邏輯電路 2. D觸發(fā)器 邏輯功能: D觸發(fā)器具有兩種邏輯功能:置0、置1。當(dāng)D=0時(shí),為置0功能;當(dāng)D=1時(shí),為置1功能。 特性方程:n 1n 1nQDQQ CP有效時(shí) CP無(wú)效時(shí) D觸發(fā)器的特性表、驅(qū)動(dòng)表、狀態(tài)轉(zhuǎn)換圖分別如表49

25、、表410、圖422所示。 第第2章章 組合邏輯電路組合邏輯電路 3.JK觸發(fā)器 邏輯功能: JK觸發(fā)器具有四種邏輯功能:保持、置0、置1和翻轉(zhuǎn)。當(dāng)J=0,K=0時(shí),為保持功能;當(dāng)J=0,K=1時(shí)，為置0功能;當(dāng)J=1,K=0時(shí),為置1功能;當(dāng)J=1,K=1時(shí)，為翻轉(zhuǎn)功能。特性方程:n 1nnn 1nQJQKQQQCP有效時(shí)CP無(wú)效時(shí) 第第2章章 組合邏輯電路組合邏輯電路 4. T觸發(fā)器 邏輯功能: T觸發(fā)器具有兩種邏輯功能:保持和翻轉(zhuǎn)。當(dāng)T=0時(shí),為保持功能;當(dāng)T=1時(shí),為翻轉(zhuǎn)功能。 特性方程:nn 1nn 1nQTQTQQQ CP有效時(shí) CP無(wú)效時(shí) T觸發(fā)器的特性表、驅(qū)動(dòng)表、狀態(tài)轉(zhuǎn)換圖分別

26、如表413、表414、圖424所示。 第第2章章 組合邏輯電路組合邏輯電路 表416 例4.1同步時(shí)序邏輯電路的狀態(tài)表第第2章章 組合邏輯電路組合邏輯電路 表417 例4.2同步時(shí)序邏輯電路的狀態(tài)表第第2章章 組合邏輯電路組合邏輯電路 表418 例4.3異步時(shí)序邏輯電路的狀態(tài)表 第第2章章 組合邏輯電路組合邏輯電路 表419 例4.4異步時(shí)序邏輯電路的狀態(tài)表第第2章章 組合邏輯電路組合邏輯電路 表420 例4.5的狀態(tài)轉(zhuǎn)換和驅(qū)動(dòng)真值表第第2章章 組合邏輯電路組合邏輯電路 表421 例4.6同步時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換和驅(qū)動(dòng)第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的

27、應(yīng)用時(shí)序電路模塊的應(yīng)用 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 5.1 計(jì)數(shù)器計(jì)數(shù)器 160、1635.2 寄存器寄存器 5.3 移位寄存器型計(jì)數(shù)器移位寄存器型計(jì)數(shù)器194第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 5.1.3 MSI計(jì)數(shù)器模塊及應(yīng)用計(jì)數(shù)器模塊及應(yīng)用 1.74163MSI計(jì)數(shù)器模塊計(jì)數(shù)器模塊 74163是中規(guī)模集成四位同步二進(jìn)制加法計(jì)數(shù)器,計(jì)數(shù)范圍是015。它具有同步置數(shù)、同步清零、保持和二進(jìn)制加法計(jì)數(shù)等邏輯功能。圖529（a）和（b）分別是它的國(guó)標(biāo)符號(hào)和慣用模塊符號(hào);表5

28、9為功能表;圖530是它的時(shí)序圖。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖529 74163MSI四位同步二進(jìn)制加法計(jì)數(shù)器 （a）國(guó)標(biāo)符號(hào);（b）慣用模塊符號(hào)第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表59 74163MSI四位同步二進(jìn)制加法計(jì)數(shù)器功能表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖530 74163MSI四位同步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的

29、應(yīng)用時(shí)序電路模塊的應(yīng)用 在圖529中,CLK是時(shí)鐘脈沖輸入端,上升沿有效; 是低電平有效的同步清零輸入端; 是低電平有效的同步置數(shù)輸入端;EP和ET是兩個(gè)使能輸入端;D0、D1、D2、D3是并行數(shù)據(jù)輸入端;Q0、Q1、Q2、Q3是計(jì)數(shù)器狀態(tài)輸出端;CO是進(jìn)位信號(hào)輸出端,當(dāng)計(jì)數(shù)到1111狀態(tài)時(shí),CO為1。CLRLD第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 2. 74160MSI計(jì)數(shù)器模塊計(jì)數(shù)器模塊 74160是中規(guī)模集成8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器,計(jì)數(shù)范圍是09。它具有同步置數(shù)、異步清零、保持和十進(jìn)制加法計(jì)數(shù)等邏輯功能。74160

30、的國(guó)標(biāo)符號(hào)和慣用模塊符號(hào)分別如圖531（a）和（b）所示。圖531 74160MSI四位同步十進(jìn)制加法計(jì)數(shù)器 （a）國(guó)標(biāo)符號(hào);（b）慣用模塊符號(hào)第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 74160的 是低電平有效的異步清零輸入端,它通過(guò)各個(gè)觸發(fā)器的異步復(fù)位端將計(jì)數(shù)器清零,不受時(shí)鐘信號(hào)CLK的控制。74160其他輸入、輸出端的功能和用法和74163的對(duì)應(yīng)端相同。 表510是74160的功能表,它和表59所示的74163功能表基本相同。不同之處為:74160是異步清零而74163為同步清零;74160是十進(jìn)制計(jì)數(shù)而74163為二進(jìn)制計(jì)數(shù)。74

31、160的時(shí)序圖如圖532所示。 CLR第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表510 74160MSI四位同步十進(jìn)制加法計(jì)數(shù)器功能表 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖532 74160MSI四位同步十進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 4.用用MSI計(jì)數(shù)器模塊構(gòu)成任意進(jìn)制計(jì)數(shù)器計(jì)數(shù)器模塊構(gòu)成任意進(jìn)制計(jì)數(shù)器 利用MSI計(jì)數(shù)器模塊的清零端和置數(shù)端,結(jié)合MSI計(jì)數(shù)器模塊的串接,可以構(gòu)成任意進(jìn)

32、制的計(jì)數(shù)器。假設(shè)已有N進(jìn)制的計(jì)數(shù)器模塊,要構(gòu)造M進(jìn)制的計(jì)數(shù)器,當(dāng)NM時(shí),只用一個(gè)MSI計(jì)數(shù)器模塊即可;當(dāng)NCCV32 CCV31 1 0 導(dǎo)通 CCV32 CCV31 1 1 截止 CCV31 1 不變 不變 第9章脈沖信號(hào)的產(chǎn)生與整形 9.3.2用用555定時(shí)器構(gòu)成施密特觸發(fā)器的方法定時(shí)器構(gòu)成施密特觸發(fā)器的方法 將555定時(shí)器的高電平觸發(fā)端和低電平觸發(fā)端連接起來(lái)，作為觸發(fā)信號(hào)的輸入端，就可構(gòu)成施密特觸發(fā)器，如圖9-4所示。 圖9-4555定時(shí)器構(gòu)成的施密特觸發(fā)器 第9章脈沖信號(hào)的產(chǎn)生與整形 對(duì)照555定時(shí)器的功能表，可知圖9-4所示電路的工作過(guò)程形成了一個(gè)反相施密特觸發(fā)器電壓傳輸特性曲線，如圖9-5所示。 圖9-5555定時(shí)器構(gòu)成的施密特觸發(fā)器電壓傳輸特性曲線 第9章脈沖信號(hào)的產(chǎn)生與整形 【例【例9.1】用555定時(shí)器將輸入三角波轉(zhuǎn)換成矩形波。解解變換后的波形如圖9-6所示。圖9-6三角波變換矩形波波形圖第9章脈沖信號(hào)的產(chǎn)生與整形 9.4.2用用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器的方法定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器的方法 在555定時(shí)器的外部加接幾個(gè)阻容元件，就可構(gòu)成單穩(wěn)態(tài)電路。它所