第五章、同步時序邏輯電路

1、第第 五五 章章 同同 步步 時時 序序 邏邏 輯輯 電電 路路 了解時序電路的基本結構、分類和常用的描述方法； 熟練掌握同步時序電路分析和設計的基本方法； 熟悉狀態(tài)圖的建立，狀態(tài)簡化和狀態(tài)分配的各個重要環(huán)節(jié)。一個電路在任何時刻的穩(wěn)定輸出不僅與該時刻電路的輸入信號有關，而且與該電路過去的輸入有關，這樣的電路稱為時序電路。時序電路由組合電路和存儲(記憶)器件及反饋回路三部分組成，見下圖.x1z1組合電路存儲器件xnzmyry1Y1Ylx1 . xn：時序電路的輸入或外部輸入；：時序電路的輸入或外部輸入；z1 . zm：時序電路的輸出或外部輸出；：時序電路的輸出或外部輸出；y1. yr：時序電路的

2、狀態(tài)或內部輸入；：時序電路的狀態(tài)或內部輸入；Y1 . Yl：時序電路的激勵或內部輸出；：時序電路的激勵或內部輸出；狀態(tài)狀態(tài)：過去的輸入已不存在，但可以通過存儲器件把它們記錄下來，稱之為狀態(tài)。記錄下來的信息可能和過去的輸入完全一樣，也可能是經過了組合電路加工處理后的結果。我們把某一時刻之前的狀態(tài)稱為現態(tài)，把這一時刻之后的狀態(tài)稱為次態(tài)，現態(tài)和次態(tài)是一個相對的概念，分別用y(n)(或y)和y(n+1)表示。時序電路的邏輯函數由下列方程組成：時序電路的邏輯函數由下列方程組成：Zi= fi (x1,， xn ; y1,， yr ) , i=1, , mYj= gj (x1,， xn ; y1,， yr

3、) , j=1, , l特點特點電路由組合電路和存儲電路組成，具有對過去輸入進電路由組合電路和存儲電路組成，具有對過去輸入進行記憶的功能；行記憶的功能；電路中包含反饋回路，通過反饋使電路功能與電路中包含反饋回路，通過反饋使電路功能與“時序時序”相關；相關；電路的輸出由電路當時的輸入和狀態(tài)電路的輸出由電路當時的輸入和狀態(tài)(對過去輸入的對過去輸入的記憶記憶)共同決定。共同決定。5. 1 .2時序邏輯電路的分類時序邏輯電路的分類一、按電路的工作方式分類一、按電路的工作方式分類按照電路的工作方式，時序邏輯電路可分為同步時序邏輯電路和異步時序邏輯電路兩種類型。1. 同步時序電路同步時序電路（1）特點：）

4、特點：電路中有統一的定時信號，存儲器件采用時鐘控制觸發(fā)器，電路狀態(tài)在時鐘脈沖控制下同時發(fā)生轉換，即電路狀態(tài)的改變依賴于輸入信號和時鐘脈沖信號。（2）現態(tài)與次態(tài)）現態(tài)與次態(tài)同步時序電路中的現態(tài)與次態(tài)是針對某個時鐘脈沖而言的。現態(tài)現態(tài)-指時鐘脈沖作用之前電路所處的狀態(tài)。次態(tài)次態(tài)-指時鐘脈沖作用之后電路到達的狀態(tài)。注意：注意：前一個脈沖的次態(tài)即后一個脈沖的現態(tài)?。?）對時鐘的要求）對時鐘的要求脈沖的寬度：必須保證觸發(fā)器可靠翻轉；脈沖的頻率：必須保證前一個脈沖引起的電路響應完全結束后，后一個脈沖才能到來。2. 異步時序邏輯電路異步時序邏輯電路異步時序邏輯電路的存儲電路可由觸發(fā)器或延時元件組成，電路中沒

5、有統一的時鐘信號同步，電路輸入信號的變化將直接導致電路狀態(tài)的變化。兩種時序電路類型見下圖：(a) 同步時序電路x1z1組合電路存儲器件或延時器件xnzmyry1Y1Yl(b) 異步時序電路x1z1組合電路存儲器件xnzmyry1Y1Yl時鐘二、按電路輸出對輸入的依從關系分類二、按電路輸出對輸入的依從關系分類根據電路的輸出是否與輸入直接相關，時序邏輯電路可以分為Mealy型和Moore型兩種不同的模型。1Mealy型電路：型電路：若時序邏輯電路的輸出是電路輸入和電路狀態(tài)的函數，則稱為Mealy型時序邏輯電路。2Moore型電路：型電路：若時序邏輯電路的輸出僅僅是電路狀態(tài)的函數，則稱為Moore型

6、時序邏輯電路。三、按輸入信號形式分類三、按輸入信號形式分類時序邏輯電路的輸入信號可以是脈沖信號也可以是電平信號。根據輸入信號形式的不同，時 序邏輯電路通常又被分為脈沖型和電平型兩種類型。時序電路輸入信號的波形圖：時鐘脈沖(CP)同步脈沖01111100異步脈沖11111000同步電平01111100異步電平100001115.1.3 同步時序邏輯電路的描述方法同步時序邏輯電路的描述方法一、邏輯函數表達式一、邏輯函數表達式 同步時序電路的結構和功能，可用三組邏輯函數表達式描述。1輸出函數表達式：輸出函數表達式：是一組反映電路輸出Z與輸入x和狀態(tài)y之間關系的表達式。Zi = fi(x1，xn ,y

7、1,，ys) i=1,2,m（Mealy型電路)Zi = fi(y1，ys) i=1,2,m（Moore型電路）2激勵函數表達式：激勵函數表達式： 激勵函數又稱為控制函數，它反映了存儲電路的輸入Y與外部輸入x和電路狀 態(tài)y之間的關系。其函數表達式為Yj = gj(x1，xn,y1,，ys)j =1,2,r3次態(tài)函數表達式：次態(tài)函數表達式：次態(tài)函數用來反映同步時序電路的次態(tài)y(n+1)與激勵函數Y和電路現態(tài)y之間的關系，它與觸發(fā)器類型相關。其函數表達式為y ln+1 = kl(Yj，yl)j=1,2,r ；l =1,2 ,，s二、狀態(tài)表二、狀態(tài)表狀態(tài)表狀態(tài)表：反映同步時序電路輸出Z、次態(tài)yn+1

8、與電路輸入x、現態(tài)y之間關系的表格，又稱為狀態(tài)轉移表。Mealy型同步時序電路狀態(tài)表的格式如作下表所示。表中，列數 = 輸入的所有取值組合數；行數 = 觸發(fā)器的狀態(tài)組合數。狀態(tài)表是同步時序電路分析和設計中常用的工具，它非常清晰地給出了同步時序電路在不同輸入和現態(tài)下的次態(tài)和輸出。Moore型電路狀態(tài)表的格式如左下表所示。某Moore 型電路狀態(tài)表現 態(tài)次 態(tài) y(n+1)x = 0yCBBx = 1ABC輸 出ZBCA010狀態(tài)圖是一種反映同步時序電路狀態(tài)轉移規(guī)律和輸入、輸出取值關系的有向圖。yx/zy(n+1)Mealy型電路狀態(tài)圖某Mealy型電路狀態(tài)圖ACB0/01/00/00/01/01

9、/1Moore型電路狀態(tài)圖某Moore型電路狀態(tài)圖y/zxy(n+1)ZC/0A/0B/1010110四、時間圖四、時間圖時間圖是用波形圖的形式來表示輸入信號、輸出信號和電路狀態(tài)等的取值在各時刻的對應關系，通常又稱為工作波形圖。在時間圖上，可以把電路狀態(tài)轉換的時刻形象地表示出來。對一個給定的時序邏輯電路，研究在一系列輸入信號作用下，電路將會產生怎樣的輸出，進而說明該電路的邏輯功能。實際上是要求出電路的狀態(tài)表、狀態(tài)圖或時間圖，并作出功能評述。5.2.1 分析的方法和步驟分析的方法和步驟常用方法有表格法表格法和代數法代數法。一、表格分析法的一般步驟一、表格分析法的一般步驟 1寫出輸出函數和激勵函數

10、表達式。2借助觸發(fā)器功能表列出電路次態(tài)真值表。3作出狀態(tài)表和狀態(tài)圖（必要時畫出時間圖） 。4歸納出電路的邏輯功能。二、二、 代數分析法的一般步驟代數分析法的一般步驟 由分析步驟可知，兩種方法僅第二步有所不同，分析中由分析步驟可知，兩種方法僅第二步有所不同，分析中可視具體問題靈活選用?？梢暰唧w問題靈活選用。1寫出輸出函數表達式和激勵函數表達式。寫出輸出函數表達式和激勵函數表達式。2把激勵函數表達式代入觸發(fā)器的次態(tài)方程，導出電路把激勵函數表達式代入觸發(fā)器的次態(tài)方程，導出電路的次態(tài)方程組。的次態(tài)方程組。3作出狀態(tài)表和狀態(tài)圖（必要畫出時間圖）。作出狀態(tài)表和狀態(tài)圖（必要畫出時間圖）。4歸納出電路的邏輯功

11、能。歸納出電路的邏輯功能。 邏輯電路圖輸出函數和激勵函數表達式 觸發(fā)器次態(tài)方程觸發(fā)器功能表狀態(tài)表和狀態(tài)圖用時間圖和文字描述電路邏輯功能列出狀態(tài)轉移真值表 電路次態(tài)方程組用表格法分析下圖所示的同步時序邏輯電路1K1J1CK2J2CY2Y1CP1X5.2.2 分析舉例分析舉例：寫出輸出函數和激勵函數表達式。J1=K1=1 J2=K2=x y1：列出狀態(tài)轉移真值表?，F 態(tài)y2 y1 激 勵 函 數J2K2J1K1次 態(tài)y2 (n+1) y1 (n+1)000011110 00 11 01 10 00 11 01 1010110100101101011111111111111110 11 01 10

12、01 10 00 11 0輸 入x作出狀態(tài)表和狀態(tài)圖。次 態(tài) y2 (n+1)y1 (n+1)0 00 11 01 1現 態(tài) y2 y1 x = 0 x = 10 11 01 10 01 10 00 11 00001101101100110 x用時間圖和文字描述電路和邏輯功能。當x=0時,該電路進行加1計數,計數序列為:00011011當x=1時,該電路進行減1計數,計數序列為:00111001時間圖的作法：時間圖的作法： 選定一個典型的輸入序列； 根據選定的典型輸入序列，求出狀態(tài)響應序列(和輸出響應序列)輸入序列為：x=11110000,初態(tài)： y2y1=00 CP: 12345678 x:

13、 11110000 y2: 01100011 y1: 01010101y2(n+1): 11000110 y1(n+1): 10101010 畫時間圖:11110000y1y2x12345678CP試用代數法分析下圖所示的同步時序邏輯電路。1D1CD2Cy2CPx&y1z寫出輸出函數和激勵函數表達式。Z=x y2 y1D2 = x + y2 + y1 = x y2 y1D1 = x把激勵函數表達式代入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組。Q1(n+1)D1 xQ2(n+1)D2 x y2 y1根據次態(tài)方程組和輸出函數表達式作出狀態(tài)表和狀態(tài)圖。次態(tài)/輸出( y2 (n+1) y1 (n

14、+1)/Z)0 00 11 11 0現 態(tài) y2 y1 x = 0 x = 100/010/000/000/001/001/001/001/1000110111/0 x/z0/00/00/01/01/10/01/0：作出時間圖，并說明電路的邏輯功能。典型輸入序列：x = 01011101初態(tài)： y2 y1= 00狀態(tài)響應序列和輸出響應序列為： CP: 12345678 x: 01011101 y2: 00010001 y1: 00101110y2(n+1): 00100010 y1(n+1): 01011101 Z: 00010001CPxy2y1Z12346785功能說明：功能說明：該電路是

15、一個101序列檢測器。y1y0T0D1J2=11xZCP=1例例3：分析下面的同步時序邏輯電路。 y2=1K200yxT01yD 12yJ 12yK 210yyyZ000000)1(0yTyTyTynxxyyx0)(0001)1(1yDyn2222)1(2yKyJyn12121yyyyy解：解：（1）列出激勵函數與輸出函數 （2）寫出電路的次態(tài)方程組。將激勵函數表達式代入相應觸發(fā)器的次態(tài)方程得： y2y1y0Zx=0 x=100001111001100110101010100110011010101010000000000110011010101011111111101101001（3）作出電

16、路的狀態(tài)表和狀態(tài)圖。 )1(2ny)1(1ny)1(0ny1111000000/0001/1010/0011/0111/1110/0101/0100/100100111 該電路是一個3位串行輸入的移位寄存器。在時鐘的作用下，x寄存到該寄存器的低位，寄存器的內容從低位向高位左移一位，原來的最高位丟棄。輸出Z完成了現態(tài)y2，y1，y0的連續(xù)異或運算，則當1的個數為奇數時Z1，1的個數為偶數時Z0，完成了對當前的移位寄存器內容進行奇偶校驗的工作。 0例例4 試用代數法分析下圖所示同步時序邏輯電路的邏輯功能。解解 該電路由一個J-K觸發(fā)器和四個邏輯門構成，電路有兩個輸入端x1和x2，一個輸出端Z。輸出

17、Z與輸入和狀態(tài)均有直接聯系，屬于Mealy型電路。1寫出輸出函數和激勵函數表達式寫出輸出函數和激勵函數表達式21 2121xxKxxJyxxZ 2把激勵函數表達式代入觸發(fā)器的次態(tài)方程，得到電路把激勵函數表達式代入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組的次態(tài)方程組該電路的存儲電路只有一個觸發(fā)器，因此，電路只有一個次態(tài)方程。根據J-K觸發(fā)器的次態(tài)方程和電路的激勵函數表達式，可導出電路的次態(tài)方程如下：yxyxxxyxyxyxxy )x(xyxxyKyJy2121212121211)(n 3根據次態(tài)方程和輸出函數表達式作出狀態(tài)表和狀態(tài)圖根據次態(tài)方程和輸出函數表達式作出狀態(tài)表和狀態(tài)圖根據次態(tài)方程和輸出函

18、數表達式，可以作出該電路的狀態(tài)表和狀態(tài)圖如下。01yxxZyxyxxxy2121211n4 畫出時間圖，并說明電路的邏輯功能畫出時間圖，并說明電路的邏輯功能時鐘節(jié)拍：12345678輸入x1：00110110輸入x2：01011100狀態(tài)y： “0” 0001111輸出Z ：0110010101設電路初態(tài)為“0”，輸入x1為00110110，輸入x2為01011100，根據狀態(tài)圖可作出電路的輸出和狀態(tài)響應序列如下:根據狀態(tài)響應序列可作出時間圖如下：時鐘節(jié)拍：12345678輸入x1：00110110輸入x2：01011100狀態(tài) y： “0” 0001111輸出Z ：01100101分析時間圖

19、可知，該電路實現了串行加串行加法器的功能。法器的功能。其中x1為被加數，x2為加數，它們按照先低位后高位的順序串行地輸入。每位相加產生的進位由觸發(fā)器保存下來參加下一位相加，輸出Z從低位到高位串行地輸出“和”數。5.3 同步時序邏輯電路的設計同步時序邏輯電路的設計 同步時序邏輯電路的設計是指根據特定的邏輯要求，設計同步時序邏輯電路的設計是指根據特定的邏輯要求，設計出能實現其邏輯功能的時序邏輯電路出能實現其邏輯功能的時序邏輯電路。顯然, 設計是分析的逆過程，即： 同步時序邏輯電路設計追求的目標是，使用盡可能少的同步時序邏輯電路設計追求的目標是，使用盡可能少的觸發(fā)器和邏輯門實現預定的邏輯要求！觸發(fā)器

20、和邏輯門實現預定的邏輯要求！邏輯電路邏輯電路邏輯功能邏輯功能分析分析設計設計2狀態(tài)化簡，求得最小化狀態(tài)表；狀態(tài)化簡，求得最小化狀態(tài)表； 設計的一般步驟如下：設計的一般步驟如下：1形成原始狀態(tài)圖和原始狀態(tài)表；形成原始狀態(tài)圖和原始狀態(tài)表； 3狀態(tài)編碼，得到二進制狀態(tài)表；狀態(tài)編碼，得到二進制狀態(tài)表； 4選定觸發(fā)器的類型，并求出激勵函數和輸出函數最簡選定觸發(fā)器的類型，并求出激勵函數和輸出函數最簡表達式；表達式； 5畫出邏輯電路圖。畫出邏輯電路圖。5.3.1 建立原始狀態(tài)圖和原始狀態(tài)表建立原始狀態(tài)圖和原始狀態(tài)表原始狀態(tài)圖和原始狀態(tài)表是對設計要求的最原始的抽象。建立正確的原始狀態(tài)圖和狀態(tài)表是同步時序電路設

21、計中最關鍵的一步。一、一、 確定電路模型確定電路模型 設計成設計成Mealy型？型？Moore型？型？形成原始狀態(tài)圖時一般應考慮如下幾個方面問題：形成原始狀態(tài)圖時一般應考慮如下幾個方面問題：二、二、 設立初始狀態(tài)設立初始狀態(tài) 時序邏輯電路在輸入信號開始作用之前的狀態(tài)稱為初始狀態(tài)初始狀態(tài)。三、三、 根據需要記憶的信息增加新的狀態(tài)根據需要記憶的信息增加新的狀態(tài) 同步時序電路中狀態(tài)數目的多少取決于需要記憶和區(qū)分的信息量。四、四、 確定各時刻電路的輸出確定各時刻電路的輸出 在建立原始狀態(tài)圖時，必須確定各時刻的輸出值。在Moore型電路中，應指明每種狀態(tài)下對應的輸出；在Mealy型電路中應指明從每一個狀

22、態(tài)出發(fā)，在不同輸入作用下的輸出值。 例例1 某序列檢測器有一個輸入端x和一個輸出端Z。輸入端 x 輸入一串隨機的二進制代碼，當輸入序列中出現“011”時，輸出Z產生一個1輸出，平時Z輸出0 。典型輸入、輸出序列如下。輸入輸入x:101011100110輸出輸出Z:000001000010試作出該序列檢測器的原始狀態(tài)圖和原始狀態(tài)表。解解1. 假定用假定用Mealy型同步時序邏輯電路實現該序列檢測型同步時序邏輯電路實現該序列檢測器的邏輯功能器的邏輯功能.設設: 狀態(tài)狀態(tài)A-電路的初始狀態(tài)；狀態(tài)狀態(tài)B-表示收到了序列“011”中的第一個信號“0”；狀態(tài)狀態(tài)C-表示收到了序列“011”中的前面兩位“0

23、1” ；狀態(tài)狀態(tài)D-表示收到了序列“011”?？僧嫵鰻顟B(tài)圖如下：可畫出狀態(tài)圖如下：相應狀態(tài)表如下：相應狀態(tài)表如下：2假定用假定用Moore型同步時序邏輯電路實現該序列檢測器型同步時序邏輯電路實現該序列檢測器的邏輯功能的邏輯功能.由于電路輸出完全取決于狀態(tài) ，而與輸入無直接聯系。在作狀態(tài)圖時，應將輸出標記在代表各狀態(tài)的圓圈內。設電路初始狀態(tài)為A，并用狀態(tài)B、C、D分別表示收到了輸入x送來的0、01、011。顯然，根據題意，僅當處于狀態(tài)D時電路輸出為1，其他狀態(tài)下輸出均為0。構造構造Moore型原始狀態(tài)圖如下：型原始狀態(tài)圖如下：相應的原始狀態(tài)表如下表所示。相應的原始狀態(tài)表如下表所示。1例例2設計一

24、個用于引爆控制的同步時序電路，該電路有一個輸入端x和一個輸出端Z。平時輸入x始終為0，一旦需要引爆，則從 x 連續(xù)輸入4個1信號(不被0間斷)，電路收到第四個1后在輸出端Z產生一個1信號點火引爆，該電路連同引爆裝置一起被炸毀。試建立該電路的Mealy型狀態(tài)圖和狀態(tài)表。（該問題的實際意義？（該問題的實際意義？-施工的安全性！）施工的安全性?。┙夥治鼋夥治?該電路實際上是一個用于特殊場所的“1111”序序列檢測器。列檢測器。設：狀態(tài)設：狀態(tài)A-電路初始狀態(tài)；狀態(tài)狀態(tài)B-表示收到了第一個1輸入；狀態(tài)狀態(tài)C-表示收到了連續(xù)2個1輸 入；狀態(tài)狀態(tài)D-表示收到了連續(xù)3個1輸入。根據題意，可得到該電路的Me

25、aly型原始狀態(tài)圖和原始狀態(tài)表如下。圖、表中用“d”表示不確定次態(tài)或不確定輸出。注意注意:在時序電路設計中，狀態(tài)化簡時利用不完全確定在時序電路設計中，狀態(tài)化簡時利用不完全確定狀態(tài)表中不確定次態(tài)和不確定輸出的隨意性，通?？蔂顟B(tài)表中不確定次態(tài)和不確定輸出的隨意性，通?？墒乖O計方案變得更簡單。這一點類似包含無關最小項使設計方案變得更簡單。這一點類似包含無關最小項的組合電路設計，只不過在處理上要復雜一些。的組合電路設計，只不過在處理上要復雜一些。一般情況下，原始狀態(tài)圖和原始狀態(tài)表中存在著多余的狀態(tài)。狀態(tài)個數越多，電路中所需的觸發(fā)器的數目也越多，制造成本就越高。為降低制造成本，需要去掉多余的狀態(tài)，即要進

26、行狀態(tài)狀態(tài)簡化簡化。所謂狀態(tài)簡化狀態(tài)簡化，就是要獲得一個最小化的狀態(tài)表。這個表不僅能正確地反映設計的全部要求，而且狀態(tài)的數目最少。完全確定狀態(tài)表完全確定狀態(tài)表： 狀態(tài)表中的次態(tài)和輸出都有確定的 狀態(tài)和確定的輸出值。等效狀態(tài)：等效狀態(tài)：設狀態(tài)S1和S2是完全確定狀態(tài)表中的兩個狀態(tài),如果對于所有可能的輸入序列，分別從狀態(tài)S1和狀態(tài)S2出發(fā)，所得到的輸出響應序列完全相同，則狀態(tài)S1和S2是等效的，記作(S1, S2) . 或說，狀態(tài)S1和S2是等效對。等效狀態(tài)可以合并。S1S1S2S2S3S3S4S40/00/00/10/11/11/1 等效狀態(tài)傳遞性：(S1,S2), (S2,S3)(S1,S3)

27、 等效類： 彼此等效的狀態(tài)集合，在同一個等效類中的任意兩個狀態(tài)都是等效的。最大等效類：不被其它等效類所包含的等效類。一個狀態(tài)也可能是一個最大等效類。 狀態(tài)簡化的任務是要在原始狀態(tài)表中找出全部最大等效類(最大等效類集合)，并將每一個最大等效類用一個狀態(tài)來表示，從而得到最小化狀態(tài)表。判別方法：判別方法：第一、它們的輸出完全相同； 假定狀態(tài)S1和S2是完全確定原始狀態(tài)表中的兩個現態(tài)，那么S1和S2等效的條件可歸納為在輸入的各種取值組合下：(1) 次態(tài)相同； 第二、它們的次態(tài)滿足下列條件之一，即(2) 次態(tài)交錯；(3) 次態(tài)循環(huán)；(4) 次態(tài)對等效。 SiSj1/0Sl0/10/1Sk1/0次態(tài)相同次

28、態(tài)相同或交錯 SiSj0/01/01/0Sk0/0次態(tài)交錯或相同或循環(huán) SiSj1/01/0SkSl0/00/00/10/1Sm1/01/0次態(tài)交錯或等效(Sk,Sl等效) SiSj1/01/0SlSk0/10/11. 觀察法化簡觀察法化簡例例：簡化下表所示的狀態(tài)表現態(tài)次態(tài)/輸出x=0 x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1解：解： A和B，C和D的輸出完全相等； C和D在輸入的各種取值組合下，次態(tài)相同，因此C和D等效； 最大等效類為A，B，C,D,分別用A, B, C表示； A和B在x=1時的次態(tài)不滿足四條件之一，因此A和B不等效;現態(tài)次態(tài)/輸出x=0 x=1ABCD

29、A/0A/0A/0A/0B/0C/0D/1D/1最小化狀態(tài)表為：現態(tài)次態(tài)/輸出x=0 x=1ABCA/0A/0A/0B/0C/0C/1現態(tài)次態(tài)/輸出x=0 x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1(1)隱含表化簡法的一般步驟隱含表化簡法的一般步驟 作隱含表作隱含表隱含表是一個直角三角形階梯網格，表中每個方格代表一個狀態(tài)對。作隱含表作隱含表 找等效對找等效對 求最大等效類求最大等效類 狀態(tài)合并狀態(tài)合并作最簡狀態(tài)表作最簡狀態(tài)表123452. 隱含表法化簡隱含表法化簡順序比較：順序比較：按照隱含表中從上至下、從左至右的順序，對照原始狀態(tài)表依次對所有“狀態(tài)對”進行逐一檢查和比較，

30、并將檢查結果標注在隱含表中的相應方格內。比較結果標注如下：等效等效 - 在相應方格內填上“”；不等效不等效- 在相應方格內填上“”； 與其他狀態(tài)對相關與其他狀態(tài)對相關 - 在相應方格內填上相關的狀態(tài)對。關聯比較：關聯比較：指對那些在順序比較時尚未確定是否等效的狀態(tài)對作進一步檢查。直到判別出狀態(tài)對等效或不等效為止。 尋找等效對尋找等效對求出最大等效類求出最大等效類在找出原始狀態(tài)表中的所有等效對之后，可利用等效狀態(tài)的傳遞性，求出各最大等效類。狀態(tài)合并，作出最小化狀態(tài)表狀態(tài)合并，作出最小化狀態(tài)表將每個最大等效類中的全部狀態(tài)合并為一個狀態(tài)，即可得到和原始狀態(tài)表等價的最小化狀態(tài)表。(2)化簡舉例化簡舉例

31、例例1化簡下表所示原始狀態(tài)表。解解 作隱含表作隱含表給定原始狀態(tài)表具有7個狀態(tài)，根據畫隱含表的規(guī)則，可畫出隱含表框架如下。 尋找等效對尋找等效對根據等效狀態(tài)的判斷標準，依次檢查每個狀態(tài)對，可得到順序比較結果如圖 (a)所示。關聯比較的結果如圖 (b)所示。 圖(a) 圖(b)由判斷結果可知，原始狀態(tài)表中的7個狀態(tài)共有四個等效對：(A，B)，(A，E)， (B，E)，(C，F)。狀態(tài)合并，作出最小化狀態(tài)表狀態(tài)合并，作出最小化狀態(tài)表令令A,B,E-a、C,F-b、D-c、G-d，并代入原始狀態(tài)表中，即可得到化簡后的狀態(tài)表如下邊右表所示。求出最大等效類求出最大等效類由所得到的等效對和最大等效類的定義

32、可知，原始狀態(tài)表中的7個狀態(tài)共構成A,B,E,C,F,D,G四個最大等效類。5.3.3 狀態(tài)編碼狀態(tài)編碼狀態(tài)編碼：狀態(tài)編碼：是指給最小化狀態(tài)表中用字母或數字表示的狀態(tài)，指定一個二進制代碼，形成二進制狀態(tài)表。狀態(tài)編碼也稱狀態(tài)分配，或者狀態(tài)賦值。狀態(tài)編碼的任務是：狀態(tài)編碼的任務是：確定狀態(tài)編碼的長度確定狀態(tài)編碼的長度(即二進制代碼的位數，或者說所即二進制代碼的位數，或者說所需觸發(fā)器個數需觸發(fā)器個數)；尋找一種最佳的或接近最佳的狀態(tài)分配方案。以便使所尋找一種最佳的或接近最佳的狀態(tài)分配方案。以便使所設計的時序電路最簡單。設計的時序電路最簡單。一、確定二進制代碼的位數一、確定二進制代碼的位數 設最小化狀

33、態(tài)表的狀態(tài)數為設最小化狀態(tài)表的狀態(tài)數為N ，狀態(tài)編碼的長度為，狀態(tài)編碼的長度為m,則狀則狀態(tài)數態(tài)數N與狀態(tài)編碼長度與狀態(tài)編碼長度m的關系為的關系為2m-1 N 2m例如，若某狀態(tài)表的狀態(tài)數N = 7，則狀態(tài)分配時,二進制代碼的位數應為 m = 3?；蛘哒f狀態(tài)變量個數為3。二、確定狀態(tài)分配方案二、確定狀態(tài)分配方案狀態(tài)與代碼之間的對應關系可以有許多種。一般說來，用m 位二進制代碼的2m種組合來對N個狀態(tài)進行分配時，可能出現的狀態(tài)分配方案數Ks為N)! (2! 2AKmmN 2Sm例如，當 N = 4, m= 2時，K S = 24。例如例如，n=2, N=4時 有方案狀態(tài)12345678910 1

34、1 12ABCD00 10 01 11 00 01 10 11 00 10 01 1101 11 00 10 10 11 00 01 11 01 10 0011 01 10 00 11 10 01 00 01 11 00 1010 00 11 01 01 00 11 10 10 00 11 01方案狀態(tài)13 14 15 16 17 18 19 20 21 22 23 24ABCD00 01 10 11 00 10 01 11 00 01 10 1111 10 01 00 10 00 11 01 01 00 11 1010 11 00 01 01 11 00 10 10 11 00 0101 0

35、0 11 10 11 01 10 00 11 10 01 00一種常用方法稱為相鄰分配法相鄰分配法。相鄰分配法的基本思想是：相鄰分配法的基本思想是：在選擇狀態(tài)編碼時，盡可能使激勵函數和輸出函數在卡諾圖上的“1”方格處在相鄰位置，從而有利于激勵函數和輸出函數的化簡。相鄰分配法的狀態(tài)編碼原則如下：相鄰分配法的狀態(tài)編碼原則如下： 次態(tài)相同，現態(tài)相鄰。次態(tài)相同，現態(tài)相鄰。(即在相同輸入條件下，具有相同次態(tài)的現態(tài)應盡可能分配相鄰的二進制代碼；) 同一現態(tài)，次態(tài)相鄰。同一現態(tài)，次態(tài)相鄰。(即在相鄰輸入條件下，同一現態(tài)的次態(tài)應盡可能分配相鄰的二進制代碼；) 輸出相同，現態(tài)相鄰。輸出相同，現態(tài)相鄰。(即在每一

36、種輸入取值下均具有相同輸出的現態(tài)應盡可能分配相鄰的二進制代碼。)某些狀態(tài)表常常出現不能同時滿足3條原則的情況。此時，可按從至的優(yōu)先順序考慮。此外，從電路實際工作狀態(tài)考慮，一般將初始狀態(tài)分配一般將初始狀態(tài)分配“0”狀態(tài)。狀態(tài)。三、舉例三、舉例例例對如下狀態(tài)表進行狀態(tài)編碼（設A為初始狀態(tài)）。 現態(tài) 次態(tài)/輸出 x=0 x=1 A C/1 B/0 B A/0 A/1 C A/1 D/1 D D/1 C/0解解所示狀態(tài)表中，狀態(tài)數N = 4，故狀態(tài)編碼的長度應為 m=2。即實現該狀態(tài)表的功能需要兩個觸發(fā)器。根據相鄰法的編碼原則，4個狀態(tài)的相鄰關系如下：相鄰關系如下：根據原則，狀態(tài)B和C應分配相鄰的二進

37、制代碼；根據原則，狀態(tài)B和C、A和D、C和D應分配相鄰的二進制代碼；根據原則，狀態(tài)A和D應分配相鄰的二進制代碼。綜合可知，狀態(tài)分配時要求滿狀態(tài)分配時要求滿足足B和和C、A和和D、C和和D相鄰。相鄰。在進行狀態(tài)分配時，為了使狀態(tài)之間的相鄰關系一目了然，通常將卡諾圖作為狀態(tài)分配的工具。假定狀態(tài)變量用y2y1表示，并將A分配“0”，一種滿足上述相鄰關系的分配方案如右圖所示。即狀態(tài)即狀態(tài)A、B、C、D的狀態(tài)的狀態(tài)編碼依次為編碼依次為y2y1的取值的取值00、01、11、10。 現態(tài)次態(tài)/輸出 x=0 x=1 A C/1 B/0 B A/0 A/1 C A/1 D/1 D D/1 C/0將狀態(tài)表中的狀態(tài)

38、A、B、C、D分別用編碼00、01、11、10代替，即可得到該狀態(tài)表的二進制狀態(tài)表如右下表所示。注意：注意：滿足分配原則的方案通?？梢杂卸喾N，設計者可從中任選一種?，F態(tài) y2y1次態(tài)y2(n+1)y1(n+1)/輸出 x=0 x=1 00 11/0 01/0 01 00/0 00/1 11 00/1 10/1 10 10/0 11/0 現態(tài) 次態(tài)/輸出 x=0 x=1 A C/1 B/0 B A/0 A/1 C A/1 D/1 D D/1 C/05.3.4 確定激勵函數和輸出函數并畫出邏輯電路圖確定激勵函數和輸出函數并畫出邏輯電路圖任務：任務：根據二進制狀態(tài)表和所選觸發(fā)器的激勵表，求出觸發(fā)器的

39、激勵函數表達式和電路的輸出函數表達式，并予以化簡。以便用適當的邏輯門和所選定的觸發(fā)器構成實現給定邏輯功能的邏輯電路。1. 觸發(fā)器的激勵表觸發(fā)器的激勵表觸發(fā)器的激勵表反映觸發(fā)器從某種現態(tài)轉換 到某種次態(tài)時，對觸發(fā)器輸入(激勵)的要求。在這種表中，現態(tài)和次態(tài)作為自變量，輸入(激勵)作為因變量。觸發(fā)器的激勵表可由觸發(fā)器的狀態(tài)表直接推出。Q Q(n+1)RSd001100d00011011Q Q(n+1)D010100011011R-S觸發(fā)器激勵表D觸發(fā)器激勵表Q Q(n+1)JK0d1dd1d000011011Q Q(n+1)T011000011011J-K觸發(fā)器激勵表T觸發(fā)器激勵表根據二進制狀態(tài)表

40、和觸發(fā)器激勵表，求激勵函數和輸出函數的最簡表達式一般分為兩步：兩步：列出激勵函數和輸出函數真值表；列出激勵函數和輸出函數真值表； 用用卡諾圖化簡后寫出最簡表達式?？ㄖZ圖化簡后寫出最簡表達式。例例 用J-K觸發(fā)器和適當的邏輯門實現如下二進制狀態(tài)表的功能?，F態(tài) y2y1次態(tài)y2(n+1)y1(n+1)/輸出 x=0 x=1 00 11/0 01/0 01 00/0 00/1 10 01/0 11/0 11 00/1 10/1解解根據給定的二進制狀態(tài)表和J-K觸發(fā)器的激勵表可列出激勵函數和輸出函數的真值表如右下表所示。現態(tài) y2y1次態(tài)y2(n+1)y1(n+1)/輸出 x=0 x=1 00 11/

41、0 01/0 01 00/0 00/1 10 01/0 11/0 11 00/1 10/1QQ(n+1)J K0 0011011 0 d1 dd 1d 0由真值表可作出激勵函數和輸出函數的卡諾圖如下圖所示。J1=1K1=1Z12yxJxK212112x)y(yxyyyZ經化簡后得到激勵函數和輸出函數的最簡表達式如下：12112 21112x)y(yxyyyZ ; xK1KJ ; yxJ相應邏輯電路圖如下圖所示。先畫出觸發(fā)器并給觸發(fā)器編號，再根據激勵函數和輸出函數畫出組合邏輯部分的電路，最后畫出同步時鐘信號線。例例1：設計一個“ 111”序列檢測器，用來檢測串行二進制序列，要求每當連續(xù)輸入3個(

42、或3個以上)1時，檢測器輸出為1，否則輸出為0。其典型輸入輸出序列如下：輸入x：0111011110輸出Z：0001000110解：解： 作狀態(tài)圖和狀態(tài)表0A0/00/00/00/0B1/0D1/11/1C1/0現 態(tài)次態(tài)/輸出Zx=0 x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1 狀態(tài)化簡用觀察法可得最大等效類為：(A), (B), (C,D)令C(C,D),可得下列最簡狀態(tài)表現 態(tài)次態(tài)/輸出Zx=0 x=1ABCA/0A/0A/0B/0C/0C/1現 態(tài)次態(tài)/輸出Zx=0 x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1狀態(tài)分配： AB，BC，AC應相鄰 A

43、B，AC應相鄰 AB應相鄰 A應為邏輯0ACB0101y1y2現 態(tài)次態(tài)/輸出Zx=0 x=1ABCA/0A/0A/0B/0C/0C/1現態(tài)y2 y1次態(tài)y2(n+1)y1(n+1)/輸出Zx=0 x=100011100/000/000/001/011/011/1現 態(tài)次態(tài)/輸出Zx=0 x=1ABCA/0A/0A/0B/0C/0C/1ACB0101y1y2現態(tài) y2 y1次 態(tài)y2(n+1y1(n+1)0001111000011110輸 入x激勵函數J2 K2 J1 K1000000dd011111dd0d0d0dd1d1d1dddd0d1d1dd0d0d0dddd00001111輸 出Z0

44、00d001dQ Q(n+1)JK0d1dd1d000011011確定激勵函數和輸出函數表達式：選用JK觸發(fā)器xy20dd0000101y11110d0d1J2xy2dd1d000101y11110dd0dK2xy20ddd000101y11110d1ddJ1xy2dd11000101y11110dd00K1xy20d00000101y11110d010ZJ2=xy1, k2=xJ1=x, k1=x Z=xy2 現態(tài) y2 y10001111000011110 輸入x激勵函數J2 K2 J1 K10d0d0dd1d1d1dddd0d1d1dd0d0d0dddd00001111輸 出Z000d0

45、01d 畫電路圖K1CK2Cy2CPxy1zy2&y11&J1J2J2=xy1, k2=xJ1=x, k1=xZ=xy2例例2：設計一個三位串行奇偶校驗電路。當電路串行接收了三位二進制數后，如果1的個數為偶數，則電路輸出為1；否則為0。當接收了三位二進制數后，電路返回初始狀態(tài)。解：解： 作狀態(tài)圖和狀態(tài)表FBACG0/00/01/01/0DE0/01/00/11/00/01/10/01/10/11/0現態(tài)次態(tài)/輸出x=0 x=1ABCDEFGB/0D/0F/0A/1A/0A/0A/1C/0E/0G/0A/0A/1A/1A/0 狀態(tài)化簡現態(tài)次態(tài)/輸出x=0 x=1ABCDEB/0D/0E/0A/1A/0C/0E/0D/0A/0A/1狀態(tài)分配：DE應相鄰 BC，DE應相鄰 ABC應兩兩相鄰 A應為邏輯0現態(tài)次態(tài)/輸出x=0 x=1ABCDEB/0D/0E/0A/1A/0C/0E/0D/0A/0A/1y3y2AB000101y11110CDEY3Y2Y1次態(tài)/輸出x=0 x=1000010110100101010/0100/0101/0000/1000/0110/0101/0100/0000/0000/1現態(tài)次態(tài)/輸出x=0 x=1ABCDEB/0D/0E/0A/1A/0C/0E/0D/0A/0A/1y3y2AB