Verilog_HDL講座第1講Verilog_HDL與CPLD_FPGA設計_第1頁
Verilog_HDL講座第1講Verilog_HDL與CPLD_FPGA設計_第2頁
Verilog_HDL講座第1講Verilog_HDL與CPLD_FPGA設計_第3頁
Verilog_HDL講座第1講Verilog_HDL與CPLD_FPGA設計_第4頁
Verilog_HDL講座第1講Verilog_HDL與CPLD_FPGA設計_第5頁
已閱讀5頁,還剩4頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、ELECTRONICPRODUCTSCHINAAUGUST20035 9 技術講座Verilog-HDL 講座第一講Verilog-HDL 與CPLD/FPGA 設計太原理工大學常曉明在二十世紀70年代初期,家用電子產品莫過于晶體管收音機、電唱機、擴音器了,當時的元件市場晶體管分立器件是最先進的產品,可以說是“一片模擬世界”。到1975年以后,中小規(guī)模集成電路逐步上市,之后的幾年,在大學里也開始講授集成電路的課程。1979年以后,日本的熒光顯示式計算器開始在中國市場出現(xiàn)。1983年前后,微處理器的學習形成高潮。1986年,在數(shù)字技術的進步與微處理器技術的影響下,筆者開始動手制作Z80單片機。在

2、不用任何調試設備的情況下,自己編寫機器代碼,組裝編程器,.直到制作出第一臺最簡單的單板機。第一次感受數(shù)字技術和微處理器,使筆者興奮不已。近幾年來,隨著IT業(yè)的高速發(fā)展,整個電子世界都朝著數(shù)字化、小型化、多功能化、低耗電的方向發(fā)展,學習數(shù)字電路的條件與過去相比也發(fā)生了巨大的變化。1.2數(shù)字電路的不同設計過程隨著大規(guī)模IC的出現(xiàn)和成本的急劇降低,隨著軟件技術及各方面技術的進步,數(shù)字電路的設計方法與過程發(fā)生了巨大的變化,用傳統(tǒng)的思維方式和設計方法已經不能適應時代的需要。作為數(shù)字電路設計工程師,僅有過去的傳統(tǒng)設計方法無法適應時代的需要。要跟上時代的需要,就必須學會使用硬件描述語言H D L (H a

3、r d w a r e D e s c r i p t i o n Language。HDL 可以描述數(shù)字電路或系統(tǒng),還可以通過仿真等手段來驗證設計的正確性。利用仿真的手段,可以大大減小設計失敗的概率,縮短研發(fā)周期。圖1給出了數(shù)字電路或系統(tǒng)的不同設計過程。圖1(a是傳統(tǒng)的設計過程,在這種過程中采用分立的功能邏輯電路,設計過程大致可分為4個步驟。在這種設計過程中,進行功能設計后,便用分立元件搭建電路。這種情況下,由于是靠經驗和許多主觀因素的影響,很難保證電路的正確性。當系統(tǒng)較為復雜時,需要在搭建電路之前做一些局部性的實驗,以降低失敗的概率。電路搭建完畢后,便是硬件系統(tǒng)調試,這是一個較為艱苦的過程

4、。在這個過程中,往往會發(fā)現(xiàn)在設計階段犯下了許多不該犯的錯誤,甚至是致命性的錯誤。在經過反復的系統(tǒng)調試、修改錯誤后,才終于能形成一個滿足設計的系統(tǒng)。圖1(b是采用HDL 的設計過程,在這種過程中,硬件的實現(xiàn)用可編程邏輯器件。僅從過程上看,它似乎需要更多的步驟,其實如STEP5等步驟僅是一項簡單的操作,系統(tǒng)實現(xiàn)的成功率很高。成功率高的原因在于:在STEP4之前,是對邏輯電路或系統(tǒng)進行邏輯描述和仿真,這些都是在計算機上進行的,其特點是有很大的可修改性,又不會發(fā)生硬件上的成本投入。在這個階段得到滿意的仿 圖1數(shù)字電路的不同設計過程 今日電子2003年第8期6 技術講座真結果后,便可設計硬件電路。而這時

5、的硬件設計可以說已經有較大的把握,所實現(xiàn)的系統(tǒng)也將容易調試。除此之外,硬件也容易設計成兼容性較好的系統(tǒng),使一個硬件電路在寫入不同的HDL 目標代碼后可有相應的功能,有些方面就像一個CPU 在不同的軟件支持下表現(xiàn)出不同的功能一樣,這也是采用可編程邏輯器件的很大優(yōu)越之處?,F(xiàn)在,讓我們通過一個簡單的例子來看兩種設計過程。圖2所示為一個簡單的邏輯電路,其邏輯表達式為F=/A*(B+C(1就是這樣一個簡單的邏輯電路,如果用傳統(tǒng)的硬件電路實現(xiàn)方法,要用到74LS04、74LS08和74LS32三個功能集成電路,做如圖3的連接。從圖中可以看出,僅僅為了實現(xiàn)一個簡單的邏輯關系,就需要有3個集成電路,而且許多個

6、門(此例中有11個白白被浪費掉。但是,如果用可編程邏輯器件來實現(xiàn)的話,只要用一片集成電路就可以實現(xiàn)了,例如可以用Xilinx公司的可編程邏輯器件XC9572。用可編程邏輯器件實現(xiàn)式(1所示的邏輯功能時,只要將邏輯表達式按規(guī)定的語法進行描述,經過仿真、編譯等過程,最后下載到可編程邏輯器件中,就可以完成所設計的邏輯功能。邏輯電路的設計越復雜,可編程邏輯器件就越能顯示出其優(yōu)越性。不僅如此,有許多邏輯功能用可編程邏輯器件可以很容易地實現(xiàn),而要用普通的功能特定的集成電路就很難實現(xiàn)。對于式(1所示的邏輯功能,用Verilog-HDL 可描述如下:moduleAND_G2(A,B,C,F;input A,B

7、,C;output F;assign F=A&(B|C;endmodule將上述的Verilog-HDL經過仿真確認邏輯關系正確后,就可以編譯、下載到可編程邏輯器件中。這種情況下,一片可編程邏輯器件就具有了圖3所示的3片集成電路所構建的電路功能,如圖4所示。圖中,邏輯門之間的連線是在芯片內部自動完成的。由此可見,它與傳統(tǒng)的邏輯電路設計相比,設計過程很簡單。1.4HDL有幾種?在計算機軟件方面,程序設計語言有C、VC、VB 等語言。要設計一個軟件系統(tǒng),或許用這些語言中的某一種都可以實現(xiàn),但是各自又有其特點。HDL 也是一樣,有若干種語言,最有代表性的是Verilog-HDL 、VHDL

8、(Veryhighspeedintegratedcircuit HardwareDescriptionLanguage和A B E L -H D L 等。V H D L 在美國較為流行,而Verilog-HDL 在日本則為主流。V H D L 是最早標準化的H D L ,語法豐富且嚴謹。Verilog-HDL 具有類似于C 語言的語法體系,庫文件豐富,十分便于具有一些C 語言基礎的人學習。本講座采用Verilog-HDL 來描述數(shù)字系統(tǒng)。CPLD/FPGA用HDL 描述的功能,最終要由硬件來實現(xiàn),就好象計算機軟件的功能要在計算機硬件這個平臺上實現(xiàn)是一樣的。更形象地說,計算機的軟件代碼要裝到計算

9、機各個硬件中去,HDL 的目標代碼也需要裝到一個硬件-可編程邏輯器件中去,可編程邏輯器件有C P L D(ComplexProgrammableLogicDevice和FPGA(FieldProgrammableGate Array之分。C P LD 與F P G A 都是大規(guī)模集成電路,兩者在結構上完全不同,但它們都具有可編程的特性,對器件的編程是通過稱為JTAG 的接口來實現(xiàn)的。對CPLD 的編程可多次進行,如X i l i n x 公司的XC9500系列就可以多次編程達1萬次以上。CPLD 是在PLD(Programmable LogicDevice的基礎上發(fā)展起來的??删幊踢壿嬈骷俗?/p>

10、間的關系用語言來描述,并通過計算機將目標代碼寫入器件。PLD 的出現(xiàn),省去了用通用邏輯IC(如 圖4Xilinx的可編程邏輯器件XC9572ELECTRONICPRODUCTSCHINAAUGUST20036 1技術講座74系列來搭建電路,使得邏輯設計的自由度大大提高。C P L D 是復雜化了的PLD,完整地講應該稱為復雜可編程邏輯器件。在邏輯門的數(shù)量方面,C P L D 與FPGA 有很大的不同,CPLD 的邏輯門有幾百到1萬個,而FPGA 有1萬至25萬個邏輯門。Xilinx 公司的XC9536,有36個宏單元,800個邏輯門;XC95108有108個宏單元,2400個邏輯門。由于結構上

11、的原因,CPLD在大型復雜設計的情況下,其運行速度可以預測,也很可靠,且修改設計也很容易,軟件編譯速度也快。在應用方面,C P L D 更適合于邏輯密集型的應用,如狀態(tài)機和地址解碼器邏輯等。而F P G A 則更適合于C P U 和DSP 等寄存器密集型的設計。而在功耗方面,與同樣密度的FPGA 相比,CPLD 的待機功耗更低。因此,CPLD 特別適合那些要求低功耗和低溫度的電池供電應用,如移動設備等。1.6Xilinx的CPLDXC9500系列XC9500系列是Xilinx 公司生產的CPLD。圖5給出了XC9536和XC9572的外形圖。上述器件采用的封裝形式稱為PLCC(PlasticL

12、eadedChipCarrier封裝,芯片的插座及芯片插入后的情形如圖6和圖7所示。插座管腳的間距為0.1英寸(2.54mm,與普通的IC管腳的間距相同。圖6(a給出了44腳和84腳的插座,其外形大小分別約為23mm ×23m m 和37m m ×37m m 。對芯片的起拔需要專用的工具,圖7示出了起拔工具和使用方法。1.7結語本講敘述了數(shù)字電路和系統(tǒng)的兩種不同設計過程,介紹了用可編程邏輯器件實現(xiàn)數(shù)字系統(tǒng)的優(yōu)點,簡述了HDL 在邏輯設計中的作用。HDL 有多種,本講座采用Verilog-HDL,它類似于C 語言的語法體系,庫文件豐富,十分便于具有圖5XC9572及XC9536的外形(a插座的底部(b放入插座的芯片圖6XC9572及XC9536的插座(a起拔工具(b起拔工具的用法圖7XC9572及XC9536的起拔工具參考文獻1夏宇聞.復雜數(shù)字電路與系統(tǒng)的VerilogHDL設計技術,北京航空航天大

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論