DSP最小系統(tǒng)設(shè)計(jì)-課件

1、第7章 DSP最小系統(tǒng)設(shè)計(jì)教學(xué)內(nèi)容及要求 教學(xué)內(nèi)容：教學(xué)內(nèi)容：本章對(duì)C54XDSP的最小系統(tǒng)設(shè)計(jì)相關(guān)問題進(jìn)行了詳細(xì)討論。主要包括TMS320C54X硬件系統(tǒng)組成；時(shí)鐘及復(fù)位電路設(shè)計(jì)；供電電路設(shè)計(jì)；外部存儲(chǔ)器和I/O擴(kuò)展設(shè)計(jì)；A/D和D/A接口設(shè)計(jì)；3.3V和5V混合邏輯設(shè)計(jì)以及JTAG在線仿真接口電路設(shè)計(jì)。 教學(xué)要求：教學(xué)要求：本章要求學(xué)生了解TMS320C54X硬件系統(tǒng)組成，掌握時(shí)鐘及復(fù)位電路設(shè)計(jì)；供電電路設(shè)計(jì)；外部存儲(chǔ)器和I/O擴(kuò)展設(shè)計(jì)；A/D和D/A接口設(shè)計(jì)；3.3V和5V混合邏輯設(shè)計(jì)以及JTAG在線仿真接口電路設(shè)計(jì)等幾個(gè)方面的設(shè)計(jì)方法。能夠獨(dú)立進(jìn)行相關(guān)電路的硬件原理圖設(shè)計(jì)、制作及調(diào)試。

2、本章主要內(nèi)容F7.1 TMS320C54X硬件組成及最小系統(tǒng)設(shè)計(jì)F7.2 TMS320C54X的時(shí)鐘及復(fù)位電路設(shè)計(jì) F7.3 供電系統(tǒng)設(shè)計(jì) F7.4 外部存儲(chǔ)器和I/O擴(kuò)展設(shè)計(jì)F7.5 A/D和D/A接口設(shè)計(jì)F7.6 3.3V和5V混合邏輯設(shè)計(jì)F7.7 JTAG在線仿真調(diào)試接口電路7.1 TMS320C54X硬件組成及最小系統(tǒng)設(shè)計(jì)7.1.1 TMS320C54X硬件組成 圖 7.1 給出了一個(gè)典型的 DSP 電路，從結(jié)構(gòu)框圖可以看出，典型的 DSP 目標(biāo)板包括DSP 及 DSP 基本系統(tǒng)、存儲(chǔ)器、模擬控制與處理電路、各種控制口與通信口、電源處理以及為并行處理提供的同步電路等。7.1.1 TMS

3、320C54X7.1.1 TMS320C54X硬件組成硬件組成圖7.1 DSP 電路的基本硬件組成7.1.1 TMS320C54X最小系統(tǒng)設(shè)計(jì)o 最小系統(tǒng)模塊是使得DSP芯片TMS320C5402能夠工作的最精簡(jiǎn)模塊，它主要包括電源電路、復(fù)位電路、時(shí)鐘電路和存儲(chǔ)器接口電路等。DSP硬件系統(tǒng)設(shè)計(jì)包括以下步驟：o 第一步：確定硬件實(shí)現(xiàn)方案。在考慮系統(tǒng)性能指標(biāo)、工期、成本、算法需求、體積和功耗核算等因素的基礎(chǔ)上，選擇系統(tǒng)的最優(yōu)硬件實(shí)現(xiàn)方案。o 第二步：器件的選擇。一個(gè)DSP硬件系統(tǒng)除了DSP芯片外，還包括ADC、DAC、存儲(chǔ)器、電源、邏輯控制、通信、人機(jī)接口、總線等基本部件。過程如圖7.1所示。7.

4、1.1 TMS320C54X最小系統(tǒng)設(shè)計(jì)圖7.1 DSP硬件設(shè)計(jì)過程7.1.1 TMS320C54X最小系統(tǒng)設(shè)計(jì)1. DSP芯片的選擇 首先要根據(jù)系統(tǒng)對(duì)運(yùn)算量的需求來選擇； 其次要根據(jù)系統(tǒng)所應(yīng)用領(lǐng)域來選擇合適的DSP芯片； 最后要根據(jù)DSP的片上資源、價(jià)格、外設(shè)配置以及與其他元部件的配套性等因素來選擇。2. ADC和DAC的選擇 A/D轉(zhuǎn)換器的選擇應(yīng)根據(jù)采樣頻率、精度以及是否要求片上自帶采樣、多路選擇器、基準(zhǔn)電源等因素來選擇；D/A轉(zhuǎn)換器應(yīng)根據(jù)信號(hào)頻率、精度以及是否要求自帶基準(zhǔn)電源、多路選擇器、輸出運(yùn)放等因素來選擇。7.1.1 TMS320C54X最小系統(tǒng)設(shè)計(jì)3. 存儲(chǔ)器的選擇 常用的存儲(chǔ)器有

5、SRAM、EPROM、E2PROM和FLASH等?？梢愿鶕?jù)工作頻率、存儲(chǔ)容量、位長(zhǎng)(8/16/32位)、接口方式(串行還是并行)、工作電壓(5V/3V)等來選擇。4. 邏輯控制器件的選擇 系統(tǒng)的邏輯控制通常是用可編程邏輯器件來實(shí)現(xiàn)。o 首先確定是采用CPLD還是FPGA；o 其次根據(jù)自己的特長(zhǎng)和公司芯片的特點(diǎn)選擇哪家公司的哪個(gè)系列的產(chǎn)品；o 最后還要根據(jù)DSP的頻率來選擇所使用的PLD器件。7.1.1 TMS320C54X最小系統(tǒng)設(shè)計(jì)5. 通信器件的選擇 通常系統(tǒng)都要求有通信接口。首先要根據(jù)系統(tǒng)對(duì)通信速率的要求來選擇通信方式。然后根據(jù)通信方式來選擇通信器件。6. 總線的選擇 常用總線：PCI、

6、ISA以及現(xiàn)場(chǎng)總線(包括CAN、3xbus等)。可以根據(jù)使用的場(chǎng)合、數(shù)據(jù)傳輸要求、總線的寬度、傳輸頻率和同步方式等來選擇。 7. 人機(jī)接口 常用的人機(jī)接口主要有鍵盤和顯示器。o通過與其他單片機(jī)的通信構(gòu)成；o與DSP芯片直接構(gòu)成。7.1.1 TMS320C54X最小系統(tǒng)設(shè)計(jì)8. 電源的選擇 主要考慮電壓的高低和電流的大小。既要滿足電壓的匹配，又要滿足電流容量的要求。 第三步：原理圖設(shè)計(jì)； 從第三步開始就進(jìn)入系統(tǒng)的綜合。在原理圖設(shè)計(jì)階段必須清楚地了解器件的特性、使用方法和系統(tǒng)的開發(fā)，必要時(shí)可對(duì)單元電路進(jìn)行功能仿真。 第四步：PCB設(shè)計(jì)； 第五步：硬件調(diào)試； 7.2 TMS320C54X的時(shí)鐘及復(fù)位

7、電路設(shè)計(jì) 時(shí)鐘及復(fù)位電路是 DSP應(yīng)用系統(tǒng)必須具備的基本電路，TMS320C54X 可以通過鎖相環(huán)PLL為芯片提供高穩(wěn)定頻率的時(shí)鐘信號(hào)，同時(shí)實(shí)現(xiàn)時(shí)鐘的倍頻或分頻。對(duì)于一個(gè) DSP系統(tǒng)而言，上電復(fù)位電路雖然只占很小的一部分，但它的好壞將直接影響系統(tǒng)的穩(wěn)定性。下面分別來介紹這兩種電路。7.2.1 時(shí)鐘電路設(shè)計(jì) 時(shí)鐘電路用來為 TMS320C54X 芯片提供時(shí)鐘信號(hào)，由內(nèi)部振蕩器和一個(gè)鎖相環(huán) PLL組成，可通過晶振或外部的時(shí)鐘驅(qū)動(dòng)。時(shí)鐘電路：內(nèi)部振蕩器鎖相環(huán)PLL。7.2.1 時(shí)鐘電路設(shè)計(jì)1時(shí)鐘信號(hào)的產(chǎn)生時(shí)鐘信號(hào)的產(chǎn)生 C54X時(shí)鐘信號(hào)的產(chǎn)生有兩種方法：外部時(shí)鐘源；片內(nèi)振蕩器 使用外部時(shí)鐘源 將外部

8、時(shí)鐘信號(hào)直接加到DSP芯片X2/CLKIN引腳，而X1引腳懸空。外部時(shí)鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價(jià)格便宜，因而得到廣泛應(yīng)用。如圖7.2所示。7.2.1 時(shí)鐘電路設(shè)計(jì)圖7.2 外部振蕩示意圖7.2.1 時(shí)鐘電路設(shè)計(jì) 使用芯片內(nèi)部的振蕩器 在芯片的X1和X2/CLKIN引腳之間接入一個(gè)晶體，用于啟動(dòng)內(nèi)部振蕩器。如圖7.3所示圖7.3 內(nèi)部振蕩示意圖（C1=C2=20pF）7.2.1 時(shí)鐘電路設(shè)計(jì)2鎖相環(huán)PLL 鎖相環(huán)功能：倍頻、分頻，同時(shí)對(duì)時(shí)鐘信號(hào)提純，提供高穩(wěn)定的時(shí)鐘信號(hào)。C54X的鎖相環(huán)兩種配置形式： 硬件配置的PLL：用于C541、C542、C543、C545和C546

9、； 軟件可編程PLL：用于C545A、C546A、C548、C549、C5402、C5410和C5420。 7.2.1 時(shí)鐘電路設(shè)計(jì) 硬件配置的PLL 硬件配置的PLL是通過設(shè)定C54X的3個(gè)時(shí)鐘模式引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)來選擇時(shí)鐘方式。 上電復(fù)位時(shí)，C54X根據(jù)這三個(gè)引腳的電平，決定PLL的工作狀態(tài)，并啟動(dòng)PLL工作。進(jìn)行硬件配置時(shí)，其工作頻率是固定的（P224)。若不使用PLL，則對(duì)內(nèi)部或外部時(shí)鐘分頻，CPU的時(shí)鐘頻率等于內(nèi)部振蕩器頻率或外部時(shí)鐘頻率的一半；若使用PLL，則對(duì)內(nèi)部或外部時(shí)鐘倍頻，CPU的時(shí)鐘頻率等于內(nèi)部振蕩器或外部時(shí)鐘源頻率乘以系數(shù)N，即時(shí)鐘

10、頻率=(PLLN)。7.2.1 時(shí)鐘電路設(shè)計(jì)軟件配置的PLL 軟件配置的PLL具有高度的靈活性。它是利用編程對(duì)時(shí)鐘方式寄存器CLKMD的設(shè)定，來定義PLL時(shí)鐘模塊中的時(shí)鐘配置。軟件PLL提供各種時(shí)鐘乘法器系數(shù)，并能直接接通和關(guān)斷PLL。7.2.1 時(shí)鐘電路設(shè)計(jì) 時(shí)鐘方式寄存器CLKMD 用來定義PLL時(shí)鐘模塊中的時(shí)鐘配置，為用戶提供各種時(shí)鐘乘系數(shù)，并能直接通斷PLL。時(shí)鐘方式寄存器CLKMD如表7-1所示。表7-1時(shí)鐘方式寄存器CLKMD7.2.1 時(shí)鐘電路設(shè)計(jì) 軟件PLL的工作方式 通過軟件編程，可以使軟件PLL實(shí)現(xiàn)兩種工作方式： PLL方式，即倍頻方式。 芯片的工作頻率等于輸入時(shí)鐘CLKI

11、N乘以PLL的乘系數(shù)，共有31個(gè)乘系數(shù)，取值范圍為0.2515。 DIV方式，即分頻方式。 對(duì)輸入時(shí)鐘CLKIN進(jìn)行2分頻或4分頻。7.2.1 時(shí)鐘電路設(shè)計(jì) 軟件PLL的工作方式 頻率轉(zhuǎn)換方式：復(fù)位時(shí)時(shí)鐘頻率由3個(gè)時(shí)鐘引腳決定（教材P226)，復(fù)位后可以通過軟件編程改寫CLKMD寄存器的方式來改變倍頻系數(shù)。倍頻時(shí)不能直接切換倍頻系數(shù)，要先回到分頻模式，然后再改變倍頻系數(shù)。7.2.1 時(shí)鐘電路設(shè)計(jì) 以C5402為例，說明時(shí)鐘電路設(shè)計(jì)方法，芯片提供時(shí)鐘信號(hào)，由一個(gè)內(nèi)部振蕩器和一個(gè)鎖相環(huán)PLL組成，可通過芯片內(nèi)部的晶體振蕩器或外部的時(shí)鐘電路驅(qū)動(dòng)。C5402時(shí)鐘信號(hào)的產(chǎn)生有兩種方法：使用外部時(shí)鐘源、使

12、用芯片內(nèi)部的振蕩器。若使用外部時(shí)鐘源，只要將外部時(shí)鐘信號(hào)直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空；若使用芯片內(nèi)部的振蕩器，只要在芯片的X1和X2/CLKIN引腳之間接入一個(gè)晶體，用于啟動(dòng)內(nèi)部振蕩器。本系統(tǒng)采用內(nèi)部振蕩器，在管腳Xl和X2/CLKOUT之間連接一個(gè)10MHz晶體來啟動(dòng)內(nèi)部振蕩器，如圖7.4所示。7.2.1 時(shí)鐘電路設(shè)計(jì)123456ABCD654321DCBATitleNumberR evisio nSizeBDate:21 -Jan -2 011Sh eet of File:E:softwarep ro tel99 seExamplesMy Design 3.dd

13、 bDrawn B y:C 120 pFC 220 pFC 540 2X1X2/CLKIN圖7.4 時(shí)鐘電路7.2.1 時(shí)鐘電路設(shè)計(jì) 為了實(shí)現(xiàn)DSP系統(tǒng)實(shí)時(shí)處理信號(hào)的效果，希望系統(tǒng)頻率越快越好。C5402最高可達(dá)100MHz工作頻率，如果仍采用傳統(tǒng)的2分頻或4分頻的方式，勢(shì)必要求外部頻率很高，這里我們采用了更加靈活的可編程PLL方式。 C5402內(nèi)部具有一個(gè)可編程鎖相環(huán)(PLL)，它可以配置為以下兩種模式：o PLL模式，輸入時(shí)鐘乘以一個(gè)l31之間的常數(shù)；o DIV模式，輸入時(shí)鐘除以2或40。7.2.1 時(shí)鐘電路設(shè)計(jì) PLL具有倍頻的功能，其輸出信號(hào)的頻率是輸入信號(hào)的頻率乘上一個(gè)倍數(shù)，正是PL

14、L把外部基準(zhǔn)頻率變成多種頻率提供給不同的具體系統(tǒng)，以滿足各種應(yīng)用的需要。PLL受存儲(chǔ)器映射的時(shí)鐘模式寄存器CLKMD控制，復(fù)位后CLKMD的值根據(jù)DSP芯片三根輸入引腳CLKKMD3CLKKMD3確定，從而確定DSP的工作時(shí)鐘。本方案中，外接晶體頻率為10MHz為了得到倍頻系數(shù)10，需設(shè)置時(shí)鐘模式寄存器CLKMD的值為9007h，引腳CLKMD1CLKKMD3設(shè)計(jì)成001，則復(fù)位后VC5402的工作頻率是1010=100MHz。7.2.2 復(fù)位電路設(shè)計(jì) C5402的復(fù)位輸入引腳RS為處理器提供了一種硬件初始化的方法，它是一種不可屏蔽的外部中斷，可在任何時(shí)候?qū)54X進(jìn)行復(fù)位。當(dāng)系統(tǒng)上電后，RS

15、引腳應(yīng)至少保持5個(gè)時(shí)鐘周期穩(wěn)定的低電平，以確保數(shù)據(jù)、地址和控制線的正確配置。復(fù)位后(RS回到高電平)，CPU從程序存儲(chǔ)器的FF80H單元取指，并開始執(zhí)行程序。 C5402的復(fù)位分為軟件復(fù)位和硬件復(fù)位，軟件復(fù)位是通過執(zhí)行指令實(shí)現(xiàn)芯片的復(fù)位，硬件復(fù)位是通過硬件電路實(shí)現(xiàn)芯片的復(fù)位，硬件復(fù)位有上電復(fù)位、手動(dòng)復(fù)位和自動(dòng)復(fù)位三種 7.2.2 復(fù)位電路設(shè)計(jì)1. 上電復(fù)位電路 上電復(fù)位電路是利用RC電路的延遲特性來產(chǎn)生復(fù)位所需要的低電平時(shí)間。由RC電路和施密特觸發(fā)器組成，如圖7.5所示。 圖7.5 上電復(fù)位電路 7.2.2 復(fù)位電路設(shè)計(jì) 上電瞬間，由于電容C上的電壓不能突變，使RS仍為低電平，芯片處于復(fù)位狀態(tài)

16、，同時(shí)通過電阻R對(duì)電容C進(jìn)行充電，充電時(shí)間常數(shù)由R和C的乘積確定。為了使芯片正常初始化，通常應(yīng)保證RS低電平的時(shí)間至少持續(xù)3個(gè)外部時(shí)鐘周期。但在上電后，系統(tǒng)的晶體振蕩器通常需要100200ms的穩(wěn)定期，因此由RC決定的復(fù)位時(shí)間要大于晶體振蕩器的穩(wěn)定期。為了防止復(fù)位不完全，RC參數(shù)可選擇大一些。復(fù)位時(shí)間可根據(jù)充電時(shí)間來計(jì)算：7.2.2 復(fù)位電路設(shè)計(jì)電容電壓： （7-1）時(shí)間常數(shù)： （7-2）復(fù)位時(shí)間： （7-3）)e -(1VV-tcccRCV-VVRClntCCCCC設(shè)VC=1.5V為閾值電壓，選擇R=100k，C=4.7F，電源電壓VCC=5V，可得復(fù)位時(shí)間t=167ms。隨后的施密特觸發(fā)器

17、保證了低電平的持續(xù)時(shí)間至少為167ms，從而滿足復(fù)位要求。7.2.2 復(fù)位電路設(shè)計(jì)2. 手動(dòng)復(fù)位電路手動(dòng)復(fù)位電路 手動(dòng)復(fù)位電路是通過上電或按鈕兩種方式對(duì)芯片進(jìn)行復(fù)位，如圖7.6所示。電路參數(shù)與上電復(fù)位電路相同。當(dāng)按鈕閉合時(shí)，電容C通過按鈕和R1進(jìn)行放電，使電容C上的電壓降為0；當(dāng)按鈕斷開時(shí)，電容C的充電過程與上電復(fù)位相同，從而實(shí)現(xiàn)手動(dòng)復(fù)位。7.2.2 復(fù)位電路設(shè)計(jì)圖7.6手動(dòng)復(fù)位電路7.2.2 復(fù)位電路設(shè)計(jì)3. 自動(dòng)復(fù)位電路 （1）由于實(shí)際的DSP系統(tǒng)需要較高頻率的時(shí)鐘信號(hào)，在運(yùn)行過程中極容易發(fā)生干擾現(xiàn)象，嚴(yán)重時(shí)可能會(huì)造成系統(tǒng)死機(jī)，導(dǎo)致系統(tǒng)無法正常工作。為了解決這種問題，除了在軟件設(shè)計(jì)中加入一

18、些保護(hù)措施外，硬件設(shè)計(jì)還必須做出相應(yīng)的處理。目前，最有效的硬件保護(hù)措施是采用具有監(jiān)視功能的自動(dòng)復(fù)位電路，俗稱“看門狗”電路。 （2）自動(dòng)復(fù)位電路除了具有上電復(fù)位功能外，還能監(jiān)視系統(tǒng)運(yùn)行。當(dāng)系統(tǒng)發(fā)生故障或死機(jī)時(shí)可通過該電路對(duì)系統(tǒng)進(jìn)行自動(dòng)復(fù)位?；驹恚菏峭ㄟ^電路提供的監(jiān)視線來監(jiān)視系統(tǒng)運(yùn)行。當(dāng)系統(tǒng)正常運(yùn)行時(shí)，在規(guī)定的時(shí)間內(nèi)給監(jiān)視線提供一個(gè)變化的高低電平信號(hào)，若在規(guī)定的時(shí)間內(nèi)這個(gè)信號(hào)不發(fā)生變化，自動(dòng)復(fù)位電路就認(rèn)為系統(tǒng)運(yùn)行不正常，并對(duì)系統(tǒng)進(jìn)行復(fù)位。7.2.2 復(fù)位電路設(shè)計(jì) （3）自動(dòng)復(fù)位電路的設(shè)計(jì)方案：用555定時(shí)器和計(jì)數(shù)器組成；采用專用的自動(dòng)復(fù)位集成電路。如Maxim公司的MAX706、MAX706

19、R芯片。MAX706R是一種能與具有3.3V工作電壓的DSP芯片相匹配的自動(dòng)復(fù)位電路。由MAX706R組成的自動(dòng)復(fù)位電路如圖7.7。引腳6為系統(tǒng)提供的監(jiān)視信號(hào)CLK，來自DSP芯片某個(gè)輸出端，是一個(gè)通過程序產(chǎn)生的周期不小于lOHz的脈沖信號(hào)。引腳7為低電平復(fù)位輸出信號(hào)，是一個(gè)不小于16s的復(fù)位脈沖，用來對(duì)DSP芯片復(fù)位。當(dāng)DSP處于不正常工作時(shí)，由程序所產(chǎn)生的周期脈沖CLK將會(huì)消失，自動(dòng)復(fù)位電路將無法接收到監(jiān)視信號(hào)，MAX706R芯片將通過引腳7產(chǎn)生復(fù)位信號(hào)，使系統(tǒng)復(fù)位，程序重新開始運(yùn)行，強(qiáng)迫系統(tǒng)恢復(fù)正常工作。7.2.2 復(fù)位電路設(shè)計(jì)圖7.7 自動(dòng)復(fù)位電路7.2.2 復(fù)位電路設(shè)計(jì) （4）本系統(tǒng)

20、中，由于我們選擇了DSP專用的電源管理芯片TPS73HD318，該芯片本身可以提供寬度為200ms的低電平復(fù)位脈沖，為了是系統(tǒng)電路簡(jiǎn)單，所以不再設(shè)計(jì)自動(dòng)復(fù)位電路。7.3 供電系統(tǒng)設(shè)計(jì)7.3.1 DSP供電方案 TMS320C54X系列DSP大部分采用低電壓供電方式，以降低DSP芯片功耗。TMS320C54X系列DSP的電源分為兩種，即內(nèi)核電源(CVDD)和I/O電源(VDD)。其中I/O電源一般采用3.3V電壓，而內(nèi)核電源為1.8V，降低內(nèi)核電壓的主要目的是降低功耗。以TMS320VC5402為例，介紹DSP系統(tǒng)電源設(shè)計(jì)。 DSP芯片采用的供電方式，主要取決于應(yīng)用系統(tǒng)中提供什么樣的電源。在實(shí)際

21、中，大部分?jǐn)?shù)字系統(tǒng)所使用的電源可工作于5V或3.3V，因此有兩種產(chǎn)生芯片電源電壓的方案。 7.3.1 DSP供電方案第一種方案： 5V電源通過兩個(gè)電壓調(diào)節(jié)器，分別產(chǎn)生3.3V和1.8V電壓。如圖7.8所示。 圖7.8 第一種方案框圖7.3.1 DSP供電方案第二種方案： 使用一個(gè)電壓調(diào)節(jié)器，產(chǎn)生1.8V電壓，而DVDD直接取自3.3V電源。如圖7.9所示。圖7.9 第二種方案框圖7.3.1 DSP供電方案 電源轉(zhuǎn)換芯片 Maxim公司：MAX604、MAX748；TI公司：TPS71xx、TPS72xx、TPS73xx等系列。 電源芯片分類 線性穩(wěn)壓芯片使用方法簡(jiǎn)單，電源紋波電壓較低，對(duì)系統(tǒng)的

22、干擾較小，但功耗高。 開關(guān)電源芯片電源效率高，但電源所產(chǎn)生的紋波電壓較高，容易對(duì)系統(tǒng)產(chǎn)生干擾。 7.3.2 DSP電源電路 采用3.3V單電源供電，可選用TI公司的TPS7133、TPS7233和TPS7333；Maxim公司的MAX604、MAX748。采用可調(diào)電壓的單電源供電，可選用TI公司的TPS7101、TPS7201和TPS7301。采用雙電源供電，可選用TI公司的TPS73HD301、TPS73HD325、TPS73HD318等芯片。7.3.2 DSP電源電路1. 采用3.3V單電源供電 由MAX748芯片構(gòu)成的電源。電源電壓：3.3V，最大電流：2A。如圖7.10所示。 圖7.1

23、0 MAX748芯片構(gòu)成的電源 7.3.2 DSP電源電路2. 采用可調(diào)電壓的單電源供電 TI公司的TPS7101、TPS7201和TPS7301等芯片提供了可調(diào)節(jié)的輸出電壓，其調(diào)節(jié)范圍為1.2V9.75V，可通過改變兩個(gè)外接電阻阻值來實(shí)現(xiàn)。如圖7.11所示。電壓計(jì)算公式如式（7-4）所示。)1(210RRVVref （7-4） （7-4） Vref為基準(zhǔn)電壓，典型值為1.182V。R1和R2為外接電阻，通常所選擇的阻值使分壓器電流近似為7A。7.3.2 DSP電源電路圖7.11 TPS7301電路圖7.3.2 DSP電源電路3. 采用雙電源供電 由TPS73HD318芯片組成的雙電源電路。圖

24、7.12為根據(jù)TPS73HD318芯片性能設(shè)計(jì)實(shí)現(xiàn)雙電壓輸出的電源電路方案，具體分析如下： TPS73HD318芯片可以提供最高750mA的電流，為了適應(yīng)較大的電流輸出場(chǎng)合，該芯片輸入和輸出的管腳都采用兩個(gè)管腳，這樣可以提高電流的通過率并有利于芯片散熱。7.3.2 DSP電源電路圖7.12 TPS73HD318芯片實(shí)現(xiàn)雙電壓輸出電路7.3.2 DSP電源電路 1.8V穩(wěn)壓器輸入部分為1IN兩個(gè)管腳，輸入+5V的VCC，用luF的電容對(duì)輸入電源濾波，使輸入電壓變得更穩(wěn)定；輸出部分為lOUT兩個(gè)管腳，IFB/SENSE端子也必須接到lOUT管腳，用33 uF的電容來實(shí)現(xiàn)濾波功能，以提供高穩(wěn)定性的1

25、.8V輸出。 3.3V穩(wěn)壓器輸入部分為2IN兩個(gè)管腳，輸入+5V的VCC，用1uF的電容對(duì)輸入電源濾波；輸出部分為兩個(gè)2OUT管腳，將2SENSE直接接到2OUT上得到3.3V的輸出，用33uF的電容來實(shí)現(xiàn)濾波功能，以提供高穩(wěn)定性的3.3V輸出。7.4 外部存儲(chǔ)器和I/O擴(kuò)展設(shè)計(jì) 盡管許多 DSP 片內(nèi)存儲(chǔ)器很大，但片外存儲(chǔ)器仍是不可缺少的。片外存儲(chǔ)器的作用包括： 用EPROM/FLASH等非易失存儲(chǔ)器為DSP固化程序。僅有少數(shù)DSP，如TMS320F206內(nèi)部有FLASH，可以不外掛 EPROM/FLASH。大多數(shù)DSP在加電后，從EPROM/ FLASH中讀取固化程序，將其裝到片內(nèi)或片外R

26、AM中運(yùn)行，這樣做的一個(gè)原因是RAM 的訪問速度較快。 7.4 外部存儲(chǔ)器和I/O擴(kuò)展設(shè)計(jì) (2) 用片外RAM存儲(chǔ)大量數(shù)據(jù)。用FIFO(先進(jìn)先出)、雙端口存儲(chǔ)器等與其他設(shè)備握手并傳輸數(shù)據(jù)。C54X 的片內(nèi)通用I/O資源有限，而在實(shí)際應(yīng)用中，很多情況要通過輸入/輸出接口完成外設(shè)與 DSP 的聯(lián)系，因此，一個(gè)應(yīng)用系統(tǒng) I/O的擴(kuò)展往往是不可缺少的。 C54X DSP的外部接口包括數(shù)據(jù)總線、地址總線和一組用于訪問片外存儲(chǔ)器與I/O端口的控制信號(hào)線，C54X DSP外部程序、數(shù)據(jù)存儲(chǔ)器以及I/O擴(kuò)展地址和數(shù)據(jù)總線的復(fù)用，完全依靠片選和讀寫選通配合時(shí)序控制完成外部程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器和擴(kuò)展I/O的操

27、作。7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì) 1. 注意事項(xiàng) o 選擇存儲(chǔ)芯片容量；o 存儲(chǔ)器速度o 選擇邏輯控制芯片，以滿足程序擴(kuò)展、數(shù)據(jù)擴(kuò)展和I/O擴(kuò)展的兼容；o 與5V存儲(chǔ)器擴(kuò)展時(shí)，要考慮電平轉(zhuǎn)換。7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì)圖7.13 DSP 與外部存儲(chǔ)器的接口7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì) CY7C1041V33 是一款高性能16位CMOS 靜態(tài)RAM，容量為256K16字。分別有18位地址線和16位數(shù)據(jù)線，控制線包括片選信號(hào)CE、寫使能線WE、低字節(jié)使能線BLE、高字節(jié)使能線BHE、輸出使能線OE。工作電壓為 3.3V，與C54X外設(shè)電壓相同。工作速度根據(jù)型號(hào)

28、不同而不同。存取時(shí)間從12ns到25ns可選。CY7C1041V33的結(jié)構(gòu)如圖7.14所示，功能表如表7-2所示。7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì)圖7.14 CY7C1041V33結(jié)構(gòu)7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì)表7-2 CY7C1041V33功能表7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì) 圖7.15所示的是DSP與CY7C1041V33的使用接口電路圖。地址、數(shù)據(jù)線分別相連，其控制邏輯電路選用了可編程邏輯器件EMP7128 來實(shí)現(xiàn)，片選信號(hào)、輸出使能、寫使能信號(hào)的邏輯關(guān)系可用VHDL語言描述如下:7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì)圖7.15 VC5402與 CY7C

29、1041V33的接口電路7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì)ENTITY EPM7128 IS PORT(nMSTRB,R/W,DS,nMSC :IN STD_LOGIC; CE1,RWE,ROE,READY :OUT STD_LOGIC); END EPM7128; ARCHITECTURE bhv OF EPM7128 IS CE1= DS; RWE = R/W OR nMSTRB; ROE = NOT R/W OR nMSTRB; READY = nMSC; END bhv; 低字節(jié)讀寫控制線BLE和高字節(jié)讀寫控制線BHE 均接地，實(shí)現(xiàn)字的讀寫 7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)

30、計(jì) 2. 外擴(kuò)程序存儲(chǔ)器電路設(shè)計(jì) o由于DSP對(duì)片內(nèi)存儲(chǔ)器的操作速度遠(yuǎn)大于對(duì)片外存儲(chǔ)器的操作速度，因此系統(tǒng)設(shè)計(jì)時(shí)，應(yīng)盡量選用能滿足系統(tǒng)要求而不進(jìn)行程序存儲(chǔ)器擴(kuò)展的一款 DSP。當(dāng)DSP確實(shí)不能滿足系統(tǒng)代碼及數(shù)表空間的要求時(shí)，才進(jìn)行程序存儲(chǔ)器的擴(kuò)展。o外部程序存儲(chǔ)器擴(kuò)展使用 RAM/EPROM/EEPROM/FLASH，可分為非易失性和易失性兩種，EPROM/EEPROM/Flash 為非易失性的存儲(chǔ)器，具有掉電數(shù)據(jù)不丟失的特點(diǎn)，但讀取速度慢。如果 DSP直接從非易失存儲(chǔ)器讀取代碼，將會(huì)大大限制 DSP的運(yùn)行速度。RAM讀寫速度快，但掉電不能保存代碼。因此EPROM/EEPROM/FLASH 功

31、能是為DSP 提供固化的程序代碼和數(shù)據(jù)表，而RAM的作用是為 DSP提供運(yùn)行指令碼。目前流行的DSP(如C54X)在片內(nèi)ROM中固化了引導(dǎo)加載程序(Bootloader)，加電復(fù)位后，DSP 啟動(dòng)這一程序，將片外非易失存儲(chǔ)器的程序指令搬移到片內(nèi)/外高速程序 RAM 后，然后在RAM 中運(yùn)行程序，使指令的執(zhí)行速度大大提高。7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì) 下面用 AM29LV400B FLASH與C54X 接口來說明程序存儲(chǔ)器擴(kuò)展的方法。AM29LV400B是 AMD公司新推出的256K16 位FLASH存儲(chǔ)器，采用CMOS工藝，可直接與3.3V的DSP接口，最快的存取速度高達(dá)55ns，

32、功耗低，是一款性價(jià)比極高的Flash存儲(chǔ)器。AM29LV400B采用48腳 FBGA或44腳SO封裝，引腳功能如表7-3所示。7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì) 由于C5402的外設(shè)存儲(chǔ)器、I/O 外設(shè)共用地址和數(shù)據(jù)總線，在不進(jìn)行程序讀操作時(shí)，Am29LV400B 一定處于高阻狀態(tài)，否則，將影響與地址、數(shù)據(jù)總線相連接的存儲(chǔ)器和 I/O的正常工作。擴(kuò)展的程序存儲(chǔ)器電路圖如圖7.16所示，根據(jù)程序存儲(chǔ)器的讀寫時(shí)序，EMP7128 的邏輯使用VHDL語言描述如下：圖7.16 DSP 與外擴(kuò)的程序存儲(chǔ)器接口電路 7.4.1 外擴(kuò)數(shù)據(jù)、程序存儲(chǔ)器電路設(shè)計(jì) ENTITY EPM7128 IS POR

33、T ( nMSTRB,R/W :IN STD_LOGIC; FCF,RWE,ROE :OUT STD_LOGIC)； END EPM7128; ARCHITECTURE bhv OF EPM7128 IS FCF = PS; RWE = R/W OR nMSTRB; ROE = NOT R/W OR nMSTRB; END bhv; 從程序存儲(chǔ)器的讀寫時(shí)序可知：當(dāng)PS =0 時(shí)，MSTRB =0，可以對(duì)存儲(chǔ)器進(jìn)行讀操作；當(dāng)PS =1 時(shí)，程序存儲(chǔ)器被掛起，MSTRB 的狀態(tài)對(duì)存儲(chǔ)器沒有影響。所以控制信號(hào)在EMP7128 內(nèi)的邏輯關(guān)系為：讀 ROE=NOT R/W OR nMSTRB；寫 RWE

34、 = R/W OR nMSTRB。7.4.2 I/O(輸入/輸出接口)擴(kuò)展電路設(shè)計(jì) RDRD ：讀信號(hào)端，高電平有效； ： 寫信號(hào)端，低電平有效；：復(fù)位端，低電平有效； ： 片選信號(hào)，低電平有效；A0：寄存器選擇端； DB7DB0：數(shù)據(jù)線。 當(dāng)A0=0時(shí)，選擇命令寄存器；當(dāng)A0=1時(shí)，選擇數(shù)據(jù)寄存器。 (2) (2) 連接圖連接圖連接圖為圖7.17。命令端口地址：COMMP=CFFFH。數(shù)據(jù)端口地址：DATAP=EFFFH圖圖7.17 DSP7.17 DSP與與A0902A0902連接圖連接圖 (3) (3) 驅(qū)動(dòng)程序驅(qū)動(dòng)程序 LD #lcd_data，DP ；設(shè)定頁指針NOPST #DTYS

35、ET，lcd_data ；送DTYSET命令字CALL writecomm ；調(diào)寫命令字子程序ST #031H，lcd_data ；送顯示數(shù)據(jù)CALL writddata ；調(diào)寫數(shù)據(jù)子程序ST #PDINV，lcd_data ；送PDINV命令字CALL writecomm ；調(diào)寫命令字子程序ST #SLPOFF，lcd_data ；送SLPOFF命令字CALL writecomm ；調(diào)寫命令字子程序初始化液初始化液晶程序晶程序 writecomm: ；寫命令字子程序PORTW lcd_data，COMMP ；輸出命令字CALL delay ；調(diào)延時(shí)子程序RET ；子程序返回writedata

36、: ；寫數(shù)據(jù)子程序PORTW lcd_data，DATAP ；輸出顯示數(shù)據(jù)CALL delay ；調(diào)延時(shí)子程序RET ；子程序返回 ；設(shè)置液晶亮度程序ST #VOLCTL，lcd_data ；送設(shè)定亮度命令字CALL writecomm ；調(diào)寫命令字子程序ST #010H，lcd_data ；送亮度數(shù)據(jù)CALL writedata ；調(diào)寫數(shù)據(jù)子程序2. 2. 鍵盤的連接與驅(qū)動(dòng)鍵盤的連接與驅(qū)動(dòng) 鍵盤作為常用的輸入設(shè)備應(yīng)用十分廣泛。它是由若干個(gè)按鍵所組成的開關(guān)陣列，分為編碼鍵盤和非編碼鍵盤兩種。 編碼鍵盤除了設(shè)有按鍵外，還包括有識(shí)別按鍵閉合產(chǎn)生鍵碼的硬件電路，只要有按鍵閉合，硬件電路就能產(chǎn)生這個(gè)按

37、鍵的鍵碼，并產(chǎn)生一個(gè)脈沖信號(hào)，以通知CPU接收鍵碼。這種鍵盤的使用比較方便，不需要編寫很多的程序，但使用的硬件電路比較復(fù)雜。 非編碼鍵盤是由一些按鍵排列成的行列式開關(guān)矩陣。按鍵的作用只是簡(jiǎn)單地實(shí)現(xiàn)開關(guān)的接通和斷開，在相應(yīng)的程序配合下才能產(chǎn)生按鍵的鍵碼。非編碼鍵盤硬件電路極為簡(jiǎn)單，幾乎不需要附加什么硬件電路，故能廣泛用于各種微處理器所組成的系統(tǒng)中。(1)(1)鎖存器鎖存器74HC573 74HC573 由于C5402芯片的I/O資源有限，常用鎖存器擴(kuò)展成I/O口來組成非編碼鍵盤。常用的鎖存器有74HC573。 真值表： 輸入輸入輸出輸出 LE DLE DQ QL H HL H HL H LL H

38、 LL L XL L XH X XH X XH HL LQ0Q0Z Z(2)(2)擴(kuò)展鍵盤的組成擴(kuò)展鍵盤的組成 通過74HC573鎖存器擴(kuò)展的鍵盤由行鎖存器、列鎖存器和35矩陣式鍵盤組成。該鍵盤占用兩個(gè)I/O端口，分別為： 行鎖存器為輸出口，作為寫鍵盤端口； 列鎖存器為輸入口，作為讀鍵盤端口。 兩端口的地址分別為： 讀鍵盤端口地址：RKEYP=7FFFH； 寫鍵盤端口地址：WKEYP=BFFFH。 圖圖7.18 VC54027.18 VC5402與與 HC573HC573連接圖連接圖(3) (3) 工作原理工作原理 按鍵的識(shí)別按鍵的識(shí)別 寫端口輸出，WKEYP=00000H； 讀端口輸入，讀R

39、KEYP。 判斷RKEYP值。 如果RKEYP=111，則無按鍵按下； 如果RKEYP111，則有按鍵按下。 行掃描確定按鍵的位置行掃描確定按鍵的位置 行掃描：依次給每行線輸入0信號(hào)，檢測(cè)所對(duì)應(yīng)的列信號(hào)。 從WKEYP口依次輸出行代碼: 11110X0；11101X1； 11011X2；10111X3； 01111X4。由RKEYP口讀入狀態(tài) 查詢讀入的數(shù)據(jù)，確定列代碼。 110Y0；101Y1；011Y2。 按鍵防抖按鍵防抖 檢測(cè)到有按鍵按下后，延遲1020ms，然后再進(jìn)行行掃描。 確定鍵值確定鍵值 鍵值=行碼列碼例如：確定X鍵的鍵值。X鍵的行代碼X2=11011，列代碼Y1=101，X鍵碼

40、=X2Y1=11011101=DDH。TMS320C54X TMS320C54X 鍵盤鍵盤I/OI/O擴(kuò)展驅(qū)動(dòng)程序清單如下：擴(kuò)展驅(qū)動(dòng)程序清單如下：;KEYSET.ASM ;鍵盤識(shí)別程序 LD #key_w, DP ;確定頁指針 LD key_w, A ;取行輸出數(shù)據(jù) AND #00H, A ;全0送入A STL A, key_w ;送入行輸出單元 PORTW key_w, WKEYP ;全0數(shù)據(jù)行輸出 CALL delay ;調(diào)用延時(shí)程序 PORTR RKEYP, key_w ;輸入列數(shù)據(jù) CALL delay ;調(diào)用延時(shí)程序 ANDM #07H, key_r ;屏蔽列數(shù)據(jù)高位，保留低三位 C

41、MPM key_r, #007h ;列數(shù)據(jù)與007比較 BC nokey, TC ;若相等，無按鍵按下，轉(zhuǎn)nokey ;若不相等，有按鍵按下，繼續(xù)執(zhí)行 ;防按鍵抖動(dòng)程序 CALL wait10ms ;延時(shí)10ms，軟件防抖 PORTR RKEYP, key_r ;重新輸入列數(shù)據(jù) CALL delay ;調(diào)延時(shí)程序 ANDM #07h, key_r ;保留低三位 CMPM key_r, #07h ;判斷該行是否有按鍵 BC nokey, TC ;沒有轉(zhuǎn)移，有繼續(xù) ;鍵掃描程序 Keyscan: LD #X0, A ;掃描第一行，行代碼X0送 A STL A, key_w ;X0送行輸出單元 PO

42、RTW key_w, WKTYP ;X0行代碼輸出 CALL delay ;調(diào)延時(shí)程序 PORTR RKEYP， key_r ;讀列代碼 CALL delay ;調(diào)延時(shí)程序 ANDM #07h, key_r ;屏蔽、比較列代碼 CMPM key_r, #07h ;判斷該行是否有按鍵 BC keyok, #NTC ;若有按鍵按下，則轉(zhuǎn)keyok LD #X1, A ;若無按鍵按下，掃描第二行 STL A, key_w PORTW key_w, WKEYP CALL delay PORTR RKEYP, key_r CALL delay ANDM #07h, key_r ;屏蔽、比較列代碼 CMP

43、M key_r, #07h ;判斷該行是否有按鍵 BC keyok, NTC ;若有按鍵按下，則轉(zhuǎn)keyok LD #X2, A ;若無按鍵按下，掃描第三行 STL A, key_w PORTW key_w, WKEYP CALL delay PORTR RKEYP, key_r CALL delay ANDM #07h, key_r ;屏蔽、比較列代碼 CMPM key_r, #07h ;判斷該行是否有按鍵 BC keyok, NTC ;若有按鍵按下，則轉(zhuǎn)keyok LD #X3, A ;若無按鍵按下，掃描第四行 STL A, key_w PORTW key_w, WKEYP CALL de

44、lay PORTR RKEYP, key_r CALL delay ANDM #07h, key_r ;屏蔽、比較列代碼 CMPM key_r, #07h ;判斷該行是否有按鍵 BC keyok, NTC ;若有按鍵按下，則轉(zhuǎn)keyok LD #X4, A ;若無按鍵按下，掃描第五行 STL A, key_w PORTW key_w, WKEYP CALL delay PORTR RKEYP, key_r CALL delayANDM #07h, key_r ;屏蔽、比較列代碼 CMPM key_r, #07h ;判斷該行是否有按鍵 BC keyok, NTC ;若有按鍵按下，則轉(zhuǎn)keyok

45、nokey: ST #00h, key_v ;若無鍵按下，存儲(chǔ)00標(biāo)志 B keyend ;返回 keyok: SFTA A, 3 ;行代碼左移3位 OR key_r, A ;行代碼與列代碼組合 AND #0FFh, A ;屏蔽高位，形成鍵碼 STL A, key_v ;保存鍵碼 Keyend： NOP7.4.3 串口通訊電路 RS-232接口芯片是MAX3232，是3.3V供電的芯片，請(qǐng)大家注意使用。DB9接頭上的TX_232，RX_232，標(biāo)識(shí)是指PC端的發(fā)送和接收，串行通訊垢雙方的TX，RX必須反接，所以在原理圖電路中PC的TX_232輸出的目標(biāo)板的RXD，目標(biāo)板的TXD經(jīng)過MAX232

46、上輸出的是PC的RX_232。MAX3232（或MAX232）更詳細(xì)的資料請(qǐng)參考其數(shù)據(jù)手冊(cè)。如圖7.19所示。 123456ABCD654321DCBATitleNumberR evisio nSizeBDate:23 -Jan -2 011Sh eet of File:E:softwarep ro tel99 seExamplesMy Design 3.dd bDrawn B y:MAX3 232162738495DB9C 7510 4C 7610 4C 7710 4C 7910 4C 7810 4TXR XC 1+C 1-VCCV+C 2+C 2-V-GNDT1 OUTR 1INT2 OU

47、TR 2INT1 INT2 INR 1OUTR 2OUTVCC12345678910111213141516圖圖7.19 7.19 串口通信電路串口通信電路 4. 外部中斷控制電路 外部中斷控制電路如圖7.20所示。123456ABCD654321DCBATitleNumberR evisio nSizeBDate:23 -Jan -2 011Sh eet of File:E:softwarep ro tel99 seExamplesMy Design 3.dd bDrawn B y:10 K10 K10 K10 KKEY9VCCINT3INT1INT0NMI圖圖7.20 7.20 外部中斷控

48、制電路外部中斷控制電路7.5 A/D7.5 A/D和和D/AD/A接口設(shè)計(jì)接口設(shè)計(jì) 在由DSP芯片組成的信號(hào)處理系統(tǒng)中，A/D和D/A轉(zhuǎn)換器是非常重要的器件。一個(gè)典型的實(shí)時(shí)信號(hào)處理系統(tǒng)如圖7.21所示。圖圖7.21 7.21 由由DSPDSP芯片組成的信號(hào)處理系統(tǒng)芯片組成的信號(hào)處理系統(tǒng) 由圖7.21可以看出，系統(tǒng)首先將模擬輸入信號(hào)經(jīng)預(yù)處理后變換為數(shù)字信號(hào)。經(jīng)數(shù)字信號(hào)處理之后，再變換為模擬信號(hào)輸出。這就涉及到模擬信號(hào)與數(shù)字信號(hào)之間相互轉(zhuǎn)換的問題。本節(jié)主要介紹常用 A/D、D/A轉(zhuǎn)換器的使用原理以及與DSP芯片的接口。7.5.1 DSP與A/D轉(zhuǎn)換器的接口 A/D 的轉(zhuǎn)換位數(shù)由數(shù)字信號(hào)處理的精度要

49、求決定，同時(shí)要考慮到電路在非理想條件下A/D的轉(zhuǎn)換位數(shù)有一定損失。A/D的速度必須滿足信號(hào)處理的要求。對(duì)于A/D轉(zhuǎn)換器的選擇，要考慮以下因素： 轉(zhuǎn)換精度 轉(zhuǎn)換時(shí)間 器件價(jià)格 接口方式（串口/并口） 功耗、封裝形式等1. TLV15781. TLV1578模數(shù)轉(zhuǎn)換器模數(shù)轉(zhuǎn)換器 TLV1578是TI公司專門為DSP芯片配套制作的一種8通道10位并行A/D轉(zhuǎn)換器。它將8通道輸入多路選擇器、高速10位ADC和并行接口組合在一起，構(gòu)成10位數(shù)據(jù)采集系統(tǒng)。器件包含兩個(gè)片內(nèi)控制寄存器(CR0和CR1)，通過雙向并行端口可以控制通道選擇、軟件啟動(dòng)轉(zhuǎn)換和掉電。【例】TLV1578設(shè)置方式為：?jiǎn)瓮ǖ垒斎?、軟件啟?dòng)

50、、采用內(nèi)部時(shí)鐘源、時(shí)鐘設(shè)置為20MHz、二進(jìn)制輸出方式。試確定控制寄存器CR0和CR1的配置。解：?jiǎn)瓮ǖ垒斎耄篊R0.D3=0，CR1.D7=0； 軟件啟動(dòng)：CR0.D7=1； 內(nèi)部時(shí)鐘源：CR0.D5=0； 時(shí)鐘設(shè)置20MHz：CR1.D6=1； 二進(jìn)制輸出：CR1.D3=0。 控制寄存器0： CR0=001000000B=0080H； 控制寄存器1： CR1=010100000B=0140H。 接口連接接口連接 設(shè)TLV1578采用內(nèi)部時(shí)鐘源，軟件啟動(dòng)方式。占用一個(gè)I/O口地址，其地址為7FFFH。電路如圖7.17所示。 圖圖7.17 TLV15787.17 TLV1578與與TMS320

51、VC5402TMS320VC5402連接圖連接圖 操作過程操作過程 對(duì)TLV1578進(jìn)行初始化設(shè)置。 DSP選通TLV1578，通過數(shù)據(jù)總線向內(nèi)部控制寄存器CR0和CR1寫入控制字。 DSP等待中斷。 當(dāng)TLV1578完成轉(zhuǎn)換后，發(fā)出中斷請(qǐng)求。 DSP響應(yīng)中斷。 當(dāng)INT產(chǎn)生下降沿時(shí)，DSP響應(yīng)中斷。 DSP讀入轉(zhuǎn)換數(shù)據(jù)。 執(zhí)行中斷程序，完成轉(zhuǎn)換數(shù)據(jù)的讀入，同時(shí)使RD=0，發(fā)出讀入完成信號(hào)，通知TLV1578開始下一次采樣過程。2. AD2. AD轉(zhuǎn)換器轉(zhuǎn)換器TLV2544TLV2544 TLV2544是TI公司生產(chǎn)的4通道，12位串行CMOS A/D轉(zhuǎn)換器，最大采樣頻率是200KHz，具有省

52、電運(yùn)行模式，以使功耗最小(電流=1A，參考電源由外部提供時(shí))；有內(nèi)置參考電壓(2V，4V)也可接外置參考電壓；具有8FIFO用于在不同模式下暫存AD的轉(zhuǎn)換結(jié)果；串行接口與DSP兼容(SCLK可達(dá)20MHz)；單電壓供電(2.7V5.5V)，輸入信號(hào)的帶寬可達(dá)500KHz；信噪比在(輸入信號(hào)頻率是12KHz時(shí))可達(dá)70dB；有4種工作模式可以選擇：即單擊模式，重復(fù)模式，掃描模式，重復(fù)掃描模式。作為TI公司專為TMS320系列DSP所設(shè)計(jì)的AD芯片，TLV2544為DSP的McBSP或者SPI提供方便的接口。TLV2544采用SOPl6封裝形式，其引腳圖如圖7.20所示?，F(xiàn)在對(duì)TLV2544的一些

53、相關(guān)引腳進(jìn)行說明。 圖圖7.20 7.20 TLV2544TLV2544芯片引腳圖芯片引腳圖 為串口使能信號(hào)，當(dāng) =0，TLV2544正常工作， 當(dāng) =1，TLV2544被禁止，此時(shí)所有的輸出為三態(tài)，所有的輸入信號(hào)無效；A0A3為4路模擬信號(hào)輸入端； 用來表示轉(zhuǎn)換的結(jié)束；FS是幀同步信號(hào)輸入端；SCLK是串行時(shí)鐘輸入端，接收來自主處理器的串行時(shí)鐘SCLK；SDI是串行數(shù)據(jù)的輸入端，串行數(shù)據(jù)的第一位是最高有效位D15；SD0是數(shù)據(jù)的輸出；REFM用于連接外部參考電壓的負(fù)極，當(dāng)用內(nèi)部參考電壓時(shí)，該引腳接地；REFP用于連接外部參考電壓的正極，當(dāng)用內(nèi)部參考電壓時(shí)，該引腳通過一電容連到REFM。 在擴(kuò)

54、展采樣模式下用來控制信號(hào)的采樣時(shí)間和轉(zhuǎn)換開始。本系統(tǒng)采用內(nèi)部電壓做參考，大小為4V，即模擬電壓輸入范圍是O-4V。CSCSCSINTECO/CSTART 由于5402DSP的數(shù)據(jù)位是16位，TLV2544的數(shù)據(jù)位是12位。因而在兩個(gè)器件之間的數(shù)據(jù)通信時(shí)需要遵循如下約束：當(dāng)數(shù)據(jù)從DSP向AD傳輸時(shí)，數(shù)據(jù)的高4位為AD命令I(lǐng)D，低12位為AD的控制寄存器配置域；當(dāng)DSP從AD讀取轉(zhuǎn)換結(jié)果數(shù)據(jù)時(shí)，高4位為無關(guān)位，低12位保存AD轉(zhuǎn)換結(jié)果。 5402DSP與TLV2544的硬件連接圖如圖7.21所示。 123456ABCD654321DCBATitleNumberR evisio nSizeBDate

55、:21 -Jan -2 011Sh eet of File:E:softwarep ro tel99 seExamplesMy Design 3.dd bDrawn B y:XFVC5 402TDXR DXC LKRC LKXINT3FSRFSXC SSDISDOSC LKINTFSA3A2A1A0TLV2 5444.7K3.3V圖圖7.21 5402DSP7.21 5402DSP與與TLV2544TLV2544硬件連接圖硬件連接圖 將5402DSP的通用輸出引腳接到TLV2544的片選端，XF=O時(shí)，TLV2544被選中。McBSP的TDX接SDI，用來對(duì)TLV2544進(jìn)行控制操作：RDX連

56、接SD0，用來接收模數(shù)轉(zhuǎn)換的數(shù)據(jù)；TLV2544的SCLK信號(hào)來自McBSP的CLKX，2544轉(zhuǎn)換完畢時(shí)，DSP的 引腳出現(xiàn)低電平，同時(shí)中斷標(biāo)志寄存器IFR中的外部中斷3標(biāo)志位INT3=1。DSP的FSX接TLV2544的FS，并將5402DSP的FSX和FSR連接。FSX產(chǎn)生TLV2544的幀同步信號(hào)FS和DSP的接收幀幀同步信號(hào)FSR，這樣當(dāng)FS信號(hào)開始一個(gè)寫操作的同時(shí)SDO也向外輸出數(shù)據(jù)，也就是FS同時(shí)啟動(dòng)數(shù)據(jù)的輸入輸出。時(shí)鐘信號(hào)SCLKX產(chǎn)生SCLK和CLKR。TLV2544把接收到數(shù)據(jù)的前4位解釋為DSP對(duì)其發(fā)出的命令，而進(jìn)行相應(yīng)的操作。INT37.5.2 DSP與D/A 轉(zhuǎn)換器的

57、接口 TI公司為本公司生產(chǎn)的DSP芯片提供了多種配套的數(shù)模轉(zhuǎn)換器，根據(jù)數(shù)字信號(hào)的傳送形式不同，可分為并行和串行轉(zhuǎn)換器。典型的器件：TLV5619（并行）；TLV5616 （串行） TLV5616是一個(gè)串行12位電壓輸出數(shù)模轉(zhuǎn)換器，帶有靈活的4線串行接口，可以無縫連接TMS320、SPI、QSPI等串行口。輸出緩沖是2倍增益軌到軌輸出放大器，采用AB類輸出以提高穩(wěn)定性和減少建立時(shí)間。TLV5616是基于電阻網(wǎng)絡(luò)結(jié)構(gòu)的12位單電源D/A轉(zhuǎn)換器，器件由串行接口、數(shù)據(jù)鎖存器、速度/掉電邏輯、基準(zhǔn)輸入緩沖器、電阻網(wǎng)絡(luò)和軌到軌輸出緩沖器等組成。 接口連接接口連接 三線連接，如圖7.22所示。圖圖7.22

58、TLV56167.22 TLV5616與與TMS320VC5402TMS320VC5402三線連接三線連接 將TLV5616的CS線直接接地，用FS、DIN、SCLK三根線與DSP串行口連接。四線連接，如圖7.23所示。圖圖7.23 TLV56167.23 TLV5616與與TMS320VC5402TMS320VC5402四線連接四線連接 將TLV5616的FS、DIN、SCLK和CS四根線與DSP串行口連接。工作過程工作過程1）CS=0，使能TLV5616；2）在FS的下降沿啟動(dòng)數(shù)據(jù)的移位。串行數(shù)據(jù)在SCLK的作用下，一位接一位移入串行輸入寄存器；3）當(dāng)16位數(shù)據(jù)傳送完或FS變?yōu)楦唠娖綍r(shí)，串

59、行輸入寄存器中的數(shù)據(jù)被移到數(shù)據(jù)鎖存器，對(duì)新數(shù)據(jù)進(jìn)行轉(zhuǎn)換并更新輸出電壓，完成數(shù)模轉(zhuǎn)換。7.6 3.3V和5V混合邏輯設(shè)計(jì) 在設(shè)計(jì)DSP系統(tǒng)時(shí)，如果都能采用3.3V芯片設(shè)計(jì)當(dāng)然最好，這樣其接口電平相匹配，不存在電平轉(zhuǎn)換的問題。但在實(shí)際上往往還不能避免混合設(shè)計(jì)，即在一個(gè)系統(tǒng)中同時(shí)存在3.3V和5V系列芯片。讓兩種電壓芯片的輸入輸出直接連接是不行的，因?yàn)?V的芯片可以承受3.3V的電壓，但是3.3V的芯片不能承受5V的電壓。所以在有5V和3.3V芯片共存的電路中就存在一個(gè)混合邏輯設(shè)計(jì)的問題。表7-5是各種電平的數(shù)據(jù)。 從表中可以看出，在5VCMOS電壓和3.3V電平轉(zhuǎn)換時(shí)就存在電平匹配問題，例如在程序載體29F010或29F020與TMS320VC5410接口的時(shí)候就必須有電平轉(zhuǎn)換。電平轉(zhuǎn)換芯片有AN74ALVC16425和AN74LCX245等，AN74ALVC16425是一個(gè)16bit的收發(fā)器，可以用在需要轉(zhuǎn)換比較多的場(chǎng)合，如用于16bit數(shù)據(jù)線轉(zhuǎn)換最合適，而AN74LCX245是一個(gè)8bit的收發(fā)器，可以用于8路以下的轉(zhuǎn)