第4章集成電路版圖設(shè)計(jì)與工具

1、集成電路設(shè)計(jì)技術(shù)與工具集成電路設(shè)計(jì)技術(shù)與工具 第四章第四章 集成電路版圖設(shè)計(jì)與工具集成電路版圖設(shè)計(jì)與工具 基本要求基本要求v了解版圖設(shè)計(jì)的主要方法，了解版圖設(shè)計(jì)的主要方法，v掌握工藝層和幾何設(shè)計(jì)規(guī)則，掌握工藝層和幾何設(shè)計(jì)規(guī)則，v掌握電學(xué)設(shè)計(jì)規(guī)則和布線，掌握電學(xué)設(shè)計(jì)規(guī)則和布線，v掌握雙極型晶體管和掌握雙極型晶體管和MOS晶體管的版圖設(shè)計(jì)，晶體管的版圖設(shè)計(jì)，v掌握掌握掌握掌握DRC、ERC、LVS和后仿真的定義和后仿真的定義和作用，和作用，v了解掩模版的分類和掩模的生產(chǎn)過(guò)程。了解掩模版的分類和掩模的生產(chǎn)過(guò)程。內(nèi)容提要內(nèi)容提要v4.1 引言引言v4.2 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則v4.3 電學(xué)

2、設(shè)計(jì)規(guī)則與布線電學(xué)設(shè)計(jì)規(guī)則與布線v4.4 晶體管的版圖設(shè)計(jì)晶體管的版圖設(shè)計(jì)v4.5 九天軟件下的版圖編輯九天軟件下的版圖編輯v4.6 九天軟件下的版圖驗(yàn)證九天軟件下的版圖驗(yàn)證v4.7 本章小結(jié)本章小結(jié) 4.1 引引 言言v版圖（版圖（Layout）包含了包含了器件尺寸、各層拓?fù)涠x器件尺寸、各層拓?fù)涠x等器件相關(guān)等器件相關(guān)的物理信息數(shù)據(jù)，是集成電路從設(shè)計(jì)走向制造的橋梁。的物理信息數(shù)據(jù)，是集成電路從設(shè)計(jì)走向制造的橋梁。 v集成電路制造廠家根據(jù)版圖物理信息數(shù)據(jù)來(lái)制造掩膜。（幾集成電路制造廠家根據(jù)版圖物理信息數(shù)據(jù)來(lái)制造掩膜。（幾層層幾十層）一層掩膜對(duì)應(yīng)于一種工藝制造中的一道或數(shù)道幾十層）一層掩膜對(duì)應(yīng)

3、于一種工藝制造中的一道或數(shù)道工序。工序。掩膜上的圖形決定著芯片上器件或連接物理層的尺寸掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。v由于器件的物理特性和工藝的限制，芯片上物理層的尺寸進(jìn)由于器件的物理特性和工藝的限制，芯片上物理層的尺寸進(jìn)而版圖的設(shè)計(jì)而版圖的設(shè)計(jì)必須遵守特定的規(guī)則必須遵守特定的規(guī)則。這些規(guī)則是各集成電路。這些規(guī)則是各集成電路制造廠家根據(jù)本身的工藝特點(diǎn)和技術(shù)水平而制定的，因此，制造廠家根據(jù)本身的工藝特點(diǎn)和技術(shù)水平而制定的，因此，不同的工藝就有不同的設(shè)計(jì)規(guī)則。設(shè)計(jì)者只能根據(jù)廠家提供不同的工藝就有不同的設(shè)計(jì)規(guī)則。設(shè)計(jì)者只能根據(jù)廠家提供的設(shè)計(jì)規(guī)則進(jìn)行版圖設(shè)計(jì)的設(shè)計(jì)規(guī)則進(jìn)行版圖設(shè)計(jì) 。

4、4.1 引引 言言v設(shè)計(jì)規(guī)則反映了性能和成品率之間可能是最設(shè)計(jì)規(guī)則反映了性能和成品率之間可能是最好的折衷。好的折衷。v從設(shè)計(jì)的觀點(diǎn)出發(fā)，設(shè)計(jì)規(guī)則可以分為三部從設(shè)計(jì)的觀點(diǎn)出發(fā)，設(shè)計(jì)規(guī)則可以分為三部分：分： 1）決定幾何特征和圖形幾何尺寸的規(guī)定。）決定幾何特征和圖形幾何尺寸的規(guī)定。2）確定掩膜制備和芯片制造中都需要的一組）確定掩膜制備和芯片制造中都需要的一組基本圖形單元的強(qiáng)制性要求。基本圖形單元的強(qiáng)制性要求。 3）定義設(shè)計(jì)人員設(shè)計(jì)時(shí)所用的電參數(shù)范圍。）定義設(shè)計(jì)人員設(shè)計(jì)時(shí)所用的電參數(shù)范圍。 4.2 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 v版圖幾何設(shè)計(jì)規(guī)則可看作是對(duì)光刻掩模版制版圖幾何設(shè)計(jì)規(guī)則可看作是對(duì)光

5、刻掩模版制備要求。這些規(guī)則在生產(chǎn)階段為電路設(shè)計(jì)師備要求。這些規(guī)則在生產(chǎn)階段為電路設(shè)計(jì)師和工藝工程師提供了一種必要的信息聯(lián)系。和工藝工程師提供了一種必要的信息聯(lián)系。與版圖規(guī)則相聯(lián)系的主要目標(biāo)是獲得有最佳與版圖規(guī)則相聯(lián)系的主要目標(biāo)是獲得有最佳成品率的電路，而幾何尺寸則盡可能地小，成品率的電路，而幾何尺寸則盡可能地小，又不影響器件電路的可靠性。又不影響器件電路的可靠性。 v集成電路的版圖設(shè)計(jì)規(guī)則通常有多種方法來(lái)集成電路的版圖設(shè)計(jì)規(guī)則通常有多種方法來(lái)描述，其中包括描述，其中包括以微米分辨率來(lái)規(guī)定的微米以微米分辨率來(lái)規(guī)定的微米規(guī)則和以特征尺寸為基準(zhǔn)的規(guī)則和以特征尺寸為基準(zhǔn)的規(guī)則規(guī)則。 一、工藝層（一、工

6、藝層（Layer） 人們把集成電路版圖設(shè)計(jì)過(guò)程抽象成若干易人們把集成電路版圖設(shè)計(jì)過(guò)程抽象成若干易于處理的概念性版圖層次，也就是版圖設(shè)計(jì)中于處理的概念性版圖層次，也就是版圖設(shè)計(jì)中的工藝層，這些層次代表電路轉(zhuǎn)換成硅芯片時(shí)的工藝層，這些層次代表電路轉(zhuǎn)換成硅芯片時(shí)所必需的掩膜圖形。版圖的不同層次可以用不所必需的掩膜圖形。版圖的不同層次可以用不同的形式來(lái)區(qū)分，例如不同的顏色、不同的線同的形式來(lái)區(qū)分，例如不同的顏色、不同的線型和不同的填充圖案等。型和不同的填充圖案等。 某某N阱硅柵工藝的部分工藝層阱硅柵工藝的部分工藝層二、幾何設(shè)計(jì)規(guī)則二、幾何設(shè)計(jì)規(guī)則 規(guī)則介紹規(guī)則介紹 vN阱層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖阱層

7、相關(guān)的設(shè)計(jì)規(guī)則及其示意圖 vP+、N+有源區(qū)層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖有源區(qū)層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖 vPoly層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖 vContact層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖 vMetal層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖 vPad層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖層相關(guān)的設(shè)計(jì)規(guī)則及其示意圖 二、幾何設(shè)計(jì)規(guī)則二、幾何設(shè)計(jì)規(guī)則 舉例及問(wèn)題討論舉例及問(wèn)題討論 當(dāng)給定電路原理圖設(shè)計(jì)其版圖時(shí)，必須根據(jù)當(dāng)給定電路原理圖設(shè)計(jì)其版圖時(shí)，必須根據(jù)所用的工藝設(shè)計(jì)規(guī)則，時(shí)刻注意版圖同一層上所用的工藝設(shè)計(jì)規(guī)則，時(shí)刻注意版圖同一層上以及不同層間的

8、圖形大小及相對(duì)位置關(guān)系。然以及不同層間的圖形大小及相對(duì)位置關(guān)系。然而對(duì)于版圖設(shè)計(jì)初學(xué)者來(lái)說(shuō)，第一次設(shè)計(jì)就能而對(duì)于版圖設(shè)計(jì)初學(xué)者來(lái)說(shuō)，第一次設(shè)計(jì)就能全面考慮各種設(shè)計(jì)規(guī)則是不可能的。為此，需全面考慮各種設(shè)計(jì)規(guī)則是不可能的。為此，需要借助版圖設(shè)計(jì)工具的在線設(shè)計(jì)規(guī)則檢查要借助版圖設(shè)計(jì)工具的在線設(shè)計(jì)規(guī)則檢查（DRC）功能來(lái)及時(shí)發(fā)現(xiàn)存在的問(wèn)題。）功能來(lái)及時(shí)發(fā)現(xiàn)存在的問(wèn)題。 參照上述的硅柵工藝設(shè)計(jì)規(guī)則，一個(gè)反相器參照上述的硅柵工藝設(shè)計(jì)規(guī)則，一個(gè)反相器（不針對(duì)具體的器件尺寸）對(duì)應(yīng)版圖設(shè)計(jì)中應(yīng)（不針對(duì)具體的器件尺寸）對(duì)應(yīng)版圖設(shè)計(jì)中應(yīng)該考慮的部分設(shè)計(jì)規(guī)則如下圖所示。該考慮的部分設(shè)計(jì)規(guī)則如下圖所示。問(wèn)題討論：?jiǎn)栴}討

9、論：（1）阱的間距和間隔的規(guī)則）阱的間距和間隔的規(guī)則N阱通常是深擴(kuò)散，必須使阱通常是深擴(kuò)散，必須使N阱邊緣與鄰近的阱邊緣與鄰近的N擴(kuò)散區(qū)之間留有足夠的間隙，從而保證擴(kuò)散區(qū)之間留有足夠的間隙，從而保證N阱阱邊緣不與邊緣不與P型襯底中的型襯底中的N擴(kuò)散區(qū)短接。內(nèi)部間擴(kuò)散區(qū)短接。內(nèi)部間隙由沿阱周圍的場(chǎng)區(qū)氧化層的漸變區(qū)所決定。隙由沿阱周圍的場(chǎng)區(qū)氧化層的漸變區(qū)所決定。雖然有些工藝允許內(nèi)部的間隙為零，但雖然有些工藝允許內(nèi)部的間隙為零，但“鳥嘴鳥嘴”效應(yīng)等問(wèn)題導(dǎo)致了規(guī)則效應(yīng)等問(wèn)題導(dǎo)致了規(guī)則1.4（N阱外阱外N阱到阱到N+距距離）的設(shè)計(jì)要求，這是一種保守的估算。離）的設(shè)計(jì)要求，這是一種保守的估算。問(wèn)題討論：?jiǎn)?/p>

10、題討論：（2）MOS管的規(guī)則管的規(guī)則在多晶硅穿過(guò)有源區(qū)的地方，源和漏擴(kuò)散區(qū)被多晶硅在多晶硅穿過(guò)有源區(qū)的地方，源和漏擴(kuò)散區(qū)被多晶硅區(qū)所掩蔽。因而，區(qū)所掩蔽。因而，源、漏和溝道是自對(duì)準(zhǔn)于柵極的源、漏和溝道是自對(duì)準(zhǔn)于柵極的。重要的是，重要的是，多晶硅必須完全穿過(guò)有源區(qū)，否則制成的多晶硅必須完全穿過(guò)有源區(qū)，否則制成的MOS管就會(huì)被源、漏之間的擴(kuò)散通路所短路管就會(huì)被源、漏之間的擴(kuò)散通路所短路。為確保。為確保這一條件得到滿足，多晶硅必須超出擴(kuò)散區(qū)邊界，例這一條件得到滿足，多晶硅必須超出擴(kuò)散區(qū)邊界，例如該硅柵工藝中規(guī)則如該硅柵工藝中規(guī)則3.4中規(guī)定的中規(guī)定的1.5m，這常常稱，這常常稱為為“柵伸展柵伸展”。

11、同時(shí)，有源區(qū)也必須在多晶硅柵兩邊。同時(shí)，有源區(qū)也必須在多晶硅柵兩邊擴(kuò)擴(kuò)展，這樣才能有擴(kuò)散區(qū)存在，使載流子進(jìn)入和流出溝展，這樣才能有擴(kuò)散區(qū)存在，使載流子進(jìn)入和流出溝道，例如規(guī)則道，例如規(guī)則3.5規(guī)定的規(guī)定的3.0m就是保持源區(qū)和漏區(qū)就是保持源區(qū)和漏區(qū)所必需的。所必需的。問(wèn)題討論：?jiǎn)栴}討論：（3）接觸）接觸 版圖設(shè)計(jì)中通常需要有多種接觸，例如，金版圖設(shè)計(jì)中通常需要有多種接觸，例如，金屬和屬和P型擴(kuò)散區(qū)接觸、金屬和型擴(kuò)散區(qū)接觸、金屬和N型擴(kuò)散區(qū)接觸、型擴(kuò)散區(qū)接觸、金屬和多晶硅的接觸以及襯底接觸等。根據(jù)工金屬和多晶硅的接觸以及襯底接觸等。根據(jù)工藝不同，還有藝不同，還有“隱埋隱埋”型多晶硅型多晶硅-擴(kuò)散

12、區(qū)接觸和擴(kuò)散區(qū)接觸和拼合接觸。拼合接觸。 通常，制作芯片的襯底被劃分成多個(gè)通常，制作芯片的襯底被劃分成多個(gè)“阱阱”區(qū)，每個(gè)孤立的阱必須利用襯底接觸來(lái)接合適區(qū)，每個(gè)孤立的阱必須利用襯底接觸來(lái)接合適的電源電壓。將兩個(gè)或多個(gè)金屬和擴(kuò)散區(qū)接觸的電源電壓。將兩個(gè)或多個(gè)金屬和擴(kuò)散區(qū)接觸用金屬連通起來(lái)，稱為合并接觸。用金屬連通起來(lái)，稱為合并接觸。 為了工藝上按比例縮小或版圖編輯的需要，為了工藝上按比例縮小或版圖編輯的需要，合并接觸采用圖合并接觸采用圖4.9（a）所示的分離式接觸結(jié)）所示的分離式接觸結(jié)構(gòu)，而不采用圖構(gòu)，而不采用圖4.9（b）的合并長(zhǎng)孔結(jié)構(gòu)。）的合并長(zhǎng)孔結(jié)構(gòu)。4.3 電學(xué)設(shè)計(jì)規(guī)則與布線電學(xué)設(shè)計(jì)規(guī)

13、則與布線 電學(xué)設(shè)計(jì)規(guī)則給出的是由具體工藝參數(shù)抽象電學(xué)設(shè)計(jì)規(guī)則給出的是由具體工藝參數(shù)抽象出的器件電學(xué)參數(shù)，是晶體管級(jí)集成電路模擬出的器件電學(xué)參數(shù)，是晶體管級(jí)集成電路模擬的依據(jù)。與幾何設(shè)計(jì)規(guī)則一樣，對(duì)于不同的工的依據(jù)。與幾何設(shè)計(jì)規(guī)則一樣，對(duì)于不同的工藝和不同的設(shè)計(jì)要求，電學(xué)設(shè)計(jì)規(guī)則將有所不藝和不同的設(shè)計(jì)要求，電學(xué)設(shè)計(jì)規(guī)則將有所不同。通常，特定工藝會(huì)給出電學(xué)參數(shù)的最小值、同。通常，特定工藝會(huì)給出電學(xué)參數(shù)的最小值、典型值和最大值。上述典型值和最大值。上述N阱硅柵阱硅柵CMOS工藝的工藝的部分電學(xué)設(shè)計(jì)規(guī)則的參數(shù)名稱及其意義如表部分電學(xué)設(shè)計(jì)規(guī)則的參數(shù)名稱及其意義如表4.8所示。所示。電學(xué)設(shè)計(jì)規(guī)則還為合理選

14、擇版圖布線層提供了電學(xué)設(shè)計(jì)規(guī)則還為合理選擇版圖布線層提供了依據(jù)。集成電路工藝為設(shè)計(jì)者提供了多層布線依據(jù)。集成電路工藝為設(shè)計(jì)者提供了多層布線的手段，最常用的布線有金屬、多晶硅、硅化的手段，最常用的布線有金屬、多晶硅、硅化物以及擴(kuò)散區(qū)。但這些布線層的電學(xué)性能大不物以及擴(kuò)散區(qū)。但這些布線層的電學(xué)性能大不相同。相同。隨著器件尺寸的減小，線寬和線間距也在減小，隨著器件尺寸的減小，線寬和線間距也在減小，多層布線層之間的介質(zhì)層也在變薄，這將大大多層布線層之間的介質(zhì)層也在變薄，這將大大增加走線電阻和耦合電容，特別是發(fā)展到深亞增加走線電阻和耦合電容，特別是發(fā)展到深亞微米級(jí)和納米之后，與門延遲相比，布線延遲微米級(jí)

15、和納米之后，與門延遲相比，布線延遲變得越來(lái)越不可忽略。因此，版圖布線必須合變得越來(lái)越不可忽略。因此，版圖布線必須合理選擇布線層，盡可能地避免布線層電學(xué)參數(shù)理選擇布線層，盡可能地避免布線層電學(xué)參數(shù)的影響。的影響。 除了選擇合理的布線層外，版圖布線還應(yīng)該注除了選擇合理的布線層外，版圖布線還應(yīng)該注意以下幾點(diǎn)：意以下幾點(diǎn)：1）電源線和地線應(yīng)盡可能地避免用擴(kuò)散區(qū)和多晶）電源線和地線應(yīng)盡可能地避免用擴(kuò)散區(qū)和多晶硅走線，特別是通過(guò)較大電流的那部分電源線和硅走線，特別是通過(guò)較大電流的那部分電源線和地線。集成電路的版圖設(shè)計(jì)中電源線和地線多采地線。集成電路的版圖設(shè)計(jì)中電源線和地線多采用梳狀走線，避免交叉，或者用多

16、層金屬工藝，用梳狀走線，避免交叉，或者用多層金屬工藝，提高設(shè)計(jì)布線的靈活性。提高設(shè)計(jì)布線的靈活性。2）禁止在一條金屬走線的長(zhǎng)信號(hào)線下平行走過(guò)另）禁止在一條金屬走線的長(zhǎng)信號(hào)線下平行走過(guò)另一條用多晶硅或擴(kuò)散區(qū)走線的長(zhǎng)信號(hào)線。一條用多晶硅或擴(kuò)散區(qū)走線的長(zhǎng)信號(hào)線。3）壓焊點(diǎn)離芯片內(nèi)部圖形的距離應(yīng)不少于）壓焊點(diǎn)離芯片內(nèi)部圖形的距離應(yīng)不少于20 m，以避免芯片鍵合時(shí)，因應(yīng)力而造成電路損壞。以避免芯片鍵合時(shí)，因應(yīng)力而造成電路損壞。 反相器版圖與電路原理圖反相器版圖與電路原理圖反相器版圖及工藝層表示反相器版圖及工藝層表示反相器版圖及剖面圖反相器版圖及剖面圖4.4 晶體管的版圖設(shè)計(jì)晶體管的版圖設(shè)計(jì)一、雙極型晶體

17、管的版圖設(shè)計(jì)一、雙極型晶體管的版圖設(shè)計(jì) 1、 雙極型集成電路版圖設(shè)計(jì)的特點(diǎn)雙極型集成電路版圖設(shè)計(jì)的特點(diǎn) 雙極型集成電路設(shè)計(jì)中首先要考慮的問(wèn)題是雙極型集成電路設(shè)計(jì)中首先要考慮的問(wèn)題是元器件之間的隔離。目前常用的隔離方法有元器件之間的隔離。目前常用的隔離方法有PN結(jié)隔離和介質(zhì)隔離結(jié)隔離和介質(zhì)隔離，設(shè)計(jì)者可以根據(jù)不同的設(shè)，設(shè)計(jì)者可以根據(jù)不同的設(shè)計(jì)要求，選擇適當(dāng)?shù)母綦x方式。此外，還要注計(jì)要求，選擇適當(dāng)?shù)母綦x方式。此外，還要注意減小寄生效應(yīng)如寄生意減小寄生效應(yīng)如寄生PNP管、寄生電容效應(yīng)管、寄生電容效應(yīng)等。注意了這些問(wèn)題，就可以比較順利地完成等。注意了這些問(wèn)題，就可以比較順利地完成版圖設(shè)計(jì)并制造出合格的

18、電路。版圖設(shè)計(jì)并制造出合格的電路。 根據(jù)雙極型晶體管的版圖特點(diǎn)，其版圖設(shè)計(jì)根據(jù)雙極型晶體管的版圖特點(diǎn)，其版圖設(shè)計(jì)的一般原則包括以下幾個(gè)方面的內(nèi)容：的一般原則包括以下幾個(gè)方面的內(nèi)容：1）劃分隔離區(qū)（島）劃分隔離區(qū)（島）2）幾何對(duì)稱設(shè)計(jì)）幾何對(duì)稱設(shè)計(jì)3）熱對(duì)稱設(shè)計(jì)）熱對(duì)稱設(shè)計(jì)4）圖形尺寸選擇）圖形尺寸選擇1）劃分隔離區(qū)（島）劃分隔離區(qū)（島）同一類型或集電極電位相同的晶體管同一類型或集電極電位相同的晶體管可以放在同可以放在同一隔離區(qū)內(nèi)；而集電極電位不相同的管子需要相一隔離區(qū)內(nèi)；而集電極電位不相同的管子需要相互隔離，放在不同的隔離區(qū)內(nèi)。互隔離，放在不同的隔離區(qū)內(nèi)。對(duì)于以外延層為基區(qū)的對(duì)于以外延層為基區(qū)

19、的橫向橫向PNP晶體管晶體管，若，若基區(qū)基區(qū)電位相同則可放在同一隔離區(qū)內(nèi)。如果電位相同則可放在同一隔離區(qū)內(nèi)。如果NPN管子管子集電極集電極和和橫向橫向PNP管基極管基極電位相同也無(wú)需隔離。電位相同也無(wú)需隔離。v原則上所有電阻都可以放在同一隔離區(qū)。如果原則上所有電阻都可以放在同一隔離區(qū)。如果NPN晶體管的基區(qū)擴(kuò)散電阻晶體管的基區(qū)擴(kuò)散電阻兩端中的高電位一端兩端中的高電位一端比比NPN管集電極管集電極電位低，則可放在同一隔離區(qū)內(nèi)；電位低，則可放在同一隔離區(qū)內(nèi)；對(duì)于對(duì)于完全縱向的完全縱向的PNP管管來(lái)說(shuō)，基區(qū)擴(kuò)散電阻兩端來(lái)說(shuō)，基區(qū)擴(kuò)散電阻兩端中的低電位一端若比集電極電位高，則該電阻可中的低電位一端若比

20、集電極電位高，則該電阻可與該晶體管放在同一隔離區(qū)。與該晶體管放在同一隔離區(qū)。vPN結(jié)隔離溝必須接到整個(gè)電路的最低電位結(jié)隔離溝必須接到整個(gè)電路的最低電位上，以上，以保證集電區(qū)保證集電區(qū)-襯底處的襯底處的PN結(jié)為結(jié)為反偏狀態(tài)反偏狀態(tài)。v要求電性能絕緣的元器件，必須放在不同的隔離要求電性能絕緣的元器件，必須放在不同的隔離區(qū)中；而為了提高集成度，電性能要求相同的元區(qū)中；而為了提高集成度，電性能要求相同的元器件可以放在同一個(gè)隔離區(qū)中。器件可以放在同一個(gè)隔離區(qū)中。2）幾何對(duì)稱設(shè)計(jì)）幾何對(duì)稱設(shè)計(jì)v差分對(duì)電流放大系數(shù)不對(duì)稱、集電極負(fù)載不差分對(duì)電流放大系數(shù)不對(duì)稱、集電極負(fù)載不對(duì)稱以及發(fā)射區(qū)面積不對(duì)稱都會(huì)造成模擬

21、電對(duì)稱以及發(fā)射區(qū)面積不對(duì)稱都會(huì)造成模擬電路的路的“失調(diào)失調(diào)”。v所謂所謂幾何對(duì)稱設(shè)計(jì)幾何對(duì)稱設(shè)計(jì)，就是兩個(gè)對(duì)稱的晶體管，就是兩個(gè)對(duì)稱的晶體管或兩個(gè)對(duì)稱電阻的版圖大小與形狀應(yīng)設(shè)計(jì)得或兩個(gè)對(duì)稱電阻的版圖大小與形狀應(yīng)設(shè)計(jì)得完全一樣，同時(shí)版圖面積應(yīng)設(shè)計(jì)稍大些，以完全一樣，同時(shí)版圖面積應(yīng)設(shè)計(jì)稍大些，以減小幾何誤差。此外，對(duì)稱管和對(duì)稱電阻應(yīng)減小幾何誤差。此外，對(duì)稱管和對(duì)稱電阻應(yīng)盡可能靠近地并排放在對(duì)稱位置上。盡可能靠近地并排放在對(duì)稱位置上。3）熱對(duì)稱設(shè)計(jì)）熱對(duì)稱設(shè)計(jì)v晶體管的許多參數(shù)都會(huì)隨溫度而變化，雙極型晶體晶體管的許多參數(shù)都會(huì)隨溫度而變化，雙極型晶體管特別是大功率雙極型晶體管本省消耗的功率較大，管特別

22、是大功率雙極型晶體管本省消耗的功率較大，使晶體管的溫度升高，而溫度的升高會(huì)反過(guò)來(lái)又使使晶體管的溫度升高，而溫度的升高會(huì)反過(guò)來(lái)又使功耗增加或發(fā)生其他破壞性的影響。功耗增加或發(fā)生其他破壞性的影響。v輸入對(duì)管盡可能遠(yuǎn)離輸出級(jí)的驅(qū)動(dòng)管和功放管，以輸入對(duì)管盡可能遠(yuǎn)離輸出級(jí)的驅(qū)動(dòng)管和功放管，以減小減小“熱源熱源”對(duì)輸入對(duì)管的影響。對(duì)輸入對(duì)管的影響。v以芯片的中心為對(duì)稱軸，將對(duì)管放在對(duì)稱軸兩側(cè)，以芯片的中心為對(duì)稱軸，將對(duì)管放在對(duì)稱軸兩側(cè)，同時(shí)驅(qū)動(dòng)管和輸出管也對(duì)稱放在對(duì)稱軸兩側(cè)。同時(shí)驅(qū)動(dòng)管和輸出管也對(duì)稱放在對(duì)稱軸兩側(cè)。v用形狀、大小完全相同的用形狀、大小完全相同的NPN晶體管并聯(lián)成輸入差晶體管并聯(lián)成輸入差分對(duì)

23、管。如教材圖分對(duì)管。如教材圖4.10所示。所示?！敖徊骜詈蠠釋?duì)稱設(shè)交叉耦合熱對(duì)稱設(shè)計(jì)計(jì)”4）圖形尺寸選擇）圖形尺寸選擇v圖形尺寸選擇是根據(jù)制版精度、光刻精度、圖形尺寸選擇是根據(jù)制版精度、光刻精度、套準(zhǔn)精度以及電路對(duì)元件的要求和成品率等套準(zhǔn)精度以及電路對(duì)元件的要求和成品率等因素來(lái)確定的。因素來(lái)確定的。v通常，光刻尺寸越小，版圖面積也越小，頻通常，光刻尺寸越小，版圖面積也越小，頻率特性也越好，且成本也就越低。但還要考率特性也越好，且成本也就越低。但還要考慮光刻精度能否實(shí)現(xiàn)，成品率是否會(huì)下降，慮光刻精度能否實(shí)現(xiàn)，成品率是否會(huì)下降，電路其他性能是否能滿足等。電路其他性能是否能滿足等。2、 雙極型晶體管

24、的圖形設(shè)計(jì)雙極型晶體管的圖形設(shè)計(jì) 版圖設(shè)計(jì)工作決不能脫離工藝實(shí)際，離開工版圖設(shè)計(jì)工作決不能脫離工藝實(shí)際，離開工藝來(lái)談設(shè)計(jì)是沒(méi)有意義的。版圖設(shè)計(jì)者的任務(wù)藝來(lái)談設(shè)計(jì)是沒(méi)有意義的。版圖設(shè)計(jì)者的任務(wù)是在目前工藝許可的條件下，盡可能設(shè)計(jì)出各是在目前工藝許可的條件下，盡可能設(shè)計(jì)出各種符合要求的晶體管。集成電路中對(duì)雙極型晶種符合要求的晶體管。集成電路中對(duì)雙極型晶體管的要求主要是：體管的要求主要是：（1）有一定的）有一定的特征頻率特征頻率fT；（2）滿足要求的開關(guān)時(shí)間；）滿足要求的開關(guān)時(shí)間；（3）能承受一定的電流；）能承受一定的電流；（4）具有較低的噪聲系數(shù)；）具有較低的噪聲系數(shù)；（5）具有一定的耐壓。）具有

25、一定的耐壓。v在設(shè)計(jì)電路中的某一管子時(shí)，應(yīng)首先弄清該在設(shè)計(jì)電路中的某一管子時(shí)，應(yīng)首先弄清該管在電路中的作用，抓住主要矛盾，設(shè)計(jì)出符管在電路中的作用，抓住主要矛盾，設(shè)計(jì)出符合要求的管子。例如，對(duì)于邏輯電路設(shè)計(jì)，電合要求的管子。例如，對(duì)于邏輯電路設(shè)計(jì)，電路的路的輸出管輸出管就應(yīng)該著重考慮就應(yīng)該著重考慮能承受電流能承受電流，并具，并具有有較快的開關(guān)速度較快的開關(guān)速度和和較低的飽和壓降較低的飽和壓降；而對(duì)；而對(duì)反反相管相管則應(yīng)著重考慮有較快的開關(guān)速度和較高的則應(yīng)著重考慮有較快的開關(guān)速度和較高的特征頻率。特征頻率。v不同的晶體管圖形在集成電路中所起的作用不同的晶體管圖形在集成電路中所起的作用不同，因此版

26、圖設(shè)計(jì)中一塊掩模版上往往就有不同，因此版圖設(shè)計(jì)中一塊掩模版上往往就有幾種晶體管的圖形。下面首先介紹一般雙極型幾種晶體管的圖形。下面首先介紹一般雙極型晶體管的圖形及其各自的特點(diǎn)。晶體管的圖形及其各自的特點(diǎn)。一般雙極型晶體管的設(shè)計(jì)一般雙極型晶體管的設(shè)計(jì)v根據(jù)其根據(jù)其最大工作電流最大工作電流ICM確定發(fā)射區(qū)的有效長(zhǎng)確定發(fā)射區(qū)的有效長(zhǎng)度或有效面積；度或有效面積；v根據(jù)晶體管根據(jù)晶體管飽和壓降要求飽和壓降要求和和集電極最大工作集電極最大工作電流電流計(jì)算集電極的最大允許串聯(lián)電阻；計(jì)算集電極的最大允許串聯(lián)電阻；v根據(jù)根據(jù)fT要求并結(jié)合基本的工藝參數(shù)（如基區(qū)要求并結(jié)合基本的工藝參數(shù)（如基區(qū)寬度寬度WB等）選取

27、適當(dāng)?shù)木w管圖形，并估算等）選取適當(dāng)?shù)木w管圖形，并估算集電極的串聯(lián)電阻值。集電極的串聯(lián)電阻值。1）一般雙極型晶體管的設(shè)計(jì)）一般雙極型晶體管的設(shè)計(jì)（1）單基極條圖形）單基極條圖形發(fā)射極引線孔（E）集電極引線孔（C）基極引線孔（B）隔離槽發(fā)射區(qū)基區(qū)集電區(qū)特點(diǎn)：有效發(fā)射區(qū)長(zhǎng)度LE,eff較短，所以允許流過(guò)的最大電流較??；晶體管面積小，因此特征頻率fT高；rB較大，因而不利于提高晶體管的最高震蕩頻率fmax減小晶體管的噪聲。因此，適用于通過(guò)電流較小而要求fT較高的電路中。（2）雙基極條圖形）雙基極條圖形EBC特點(diǎn)：相對(duì)于單基晶體管，開關(guān)速度快（電流容量增加了1倍，而面積沒(méi)有增加多少）；fT稍低（圖形

28、面積大）；fmax高（rB低）；適合做輸出管。（3）馬蹄形結(jié)構(gòu)）馬蹄形結(jié)構(gòu)BCEBEC特點(diǎn):(a)相對(duì)于雙基型，ICM及rB基本相同；集電極串聯(lián)電阻rCS小。(b)相對(duì)于前者rCS更小。(a)(b)（4）梳形結(jié)構(gòu)）梳形結(jié)構(gòu)ECB優(yōu)點(diǎn):允許通過(guò)更大的電流，而又保持了良好的頻率特性。fmax可以做的很高。缺點(diǎn)：工藝上對(duì)制版。光刻要求高。2）多發(fā)射極晶體管的設(shè)計(jì)）多發(fā)射極晶體管的設(shè)計(jì)3）集成電路中的）集成電路中的PNP管管 BCEECBPPPN+（a）頂視圖）頂視圖（b）剖面圖）剖面圖 橫向橫向PNP晶體管結(jié)構(gòu)晶體管結(jié)構(gòu) 橫向橫向PNP晶體管結(jié)構(gòu)晶體管結(jié)構(gòu) (a)工藝復(fù)合圖，工藝復(fù)合圖，(b)橫截面

29、積圖橫截面積圖(a)(b) 圓形單發(fā)射極橫向圓形單發(fā)射極橫向PNP管管 襯底襯底PNP管剖面圖管剖面圖 二、二、MOS晶體管的版圖設(shè)計(jì)晶體管的版圖設(shè)計(jì) 與雙極型晶體管的版圖相比，一般與雙極型晶體管的版圖相比，一般MOS晶體晶體管的版圖設(shè)計(jì)相對(duì)簡(jiǎn)單些，典型的物理表示法管的版圖設(shè)計(jì)相對(duì)簡(jiǎn)單些，典型的物理表示法包括了兩個(gè)矩形。包括了兩個(gè)矩形。 表示源極和漏極的N型擴(kuò)散區(qū)表示柵極GWLDSDSDS表示源極和漏極的P型擴(kuò)散區(qū)表示柵極GLWNMOS晶體管的版圖晶體管的版圖 PMOS晶體管的版圖晶體管的版圖 1）大尺寸）大尺寸MOS管的版圖設(shè)計(jì)管的版圖設(shè)計(jì) 實(shí)際電路中，有時(shí)需要的實(shí)際電路中，有時(shí)需要的MOS

30、管寬度可能是幾百管寬度可能是幾百甚至上千微米，而工藝提供的模型參數(shù)則規(guī)定了器件甚至上千微米，而工藝提供的模型參數(shù)則規(guī)定了器件的尺寸范圍的。為了實(shí)現(xiàn)大尺寸的的尺寸范圍的。為了實(shí)現(xiàn)大尺寸的MOS晶體管，在電晶體管，在電路圖中通過(guò)采用并聯(lián)接法的一組路圖中通過(guò)采用并聯(lián)接法的一組MOS管來(lái)實(shí)現(xiàn)。這些管來(lái)實(shí)現(xiàn)。這些MOS管工作時(shí)等效于一個(gè)溝道寬度較大的管工作時(shí)等效于一個(gè)溝道寬度較大的MOS管，管，其其溝道寬度等于所有單個(gè)溝道寬度等于所有單個(gè)MOS管溝道寬度的總和管溝道寬度的總和。柵極G漏 極 D源 極 S 大尺寸大尺寸MOS管的版圖一般也采用并聯(lián)結(jié)構(gòu)，管的版圖一般也采用并聯(lián)結(jié)構(gòu)，或稱作或稱作梳狀柵結(jié)構(gòu)梳狀

31、柵結(jié)構(gòu)，并且相鄰的，并且相鄰的MOS管管共用源共用源區(qū)或漏區(qū)區(qū)或漏區(qū)。這種版圖并聯(lián)結(jié)構(gòu)不但減小了版圖。這種版圖并聯(lián)結(jié)構(gòu)不但減小了版圖面積而且減小了源端和漏端的耗盡層電容面積而且減小了源端和漏端的耗盡層電容. 漏極D/源極S源極S/漏極D柵極G漏極D/源極S源極S/漏極D柵極G4叉指叉指MOS管管 3叉指叉指MOS管管 v對(duì)于奇數(shù)個(gè)叉指（對(duì)于奇數(shù)個(gè)叉指（finger）的器件結(jié)構(gòu)，源）的器件結(jié)構(gòu)，源區(qū)（漏區(qū)）的個(gè)數(shù)區(qū)（漏區(qū)）的個(gè)數(shù)=（叉指的個(gè)數(shù)（叉指的個(gè)數(shù)-1）/2 +1。其中，其中， （叉指的個(gè)數(shù)（叉指的個(gè)數(shù)-1）/2 計(jì)算的是公用源計(jì)算的是公用源區(qū)（漏區(qū)）的個(gè)數(shù)，區(qū)（漏區(qū)）的個(gè)數(shù)，1代表一塊單

32、獨(dú)的源區(qū)代表一塊單獨(dú)的源區(qū)（漏區(qū)）。（漏區(qū)）。v對(duì)于偶數(shù)個(gè)叉指的結(jié)構(gòu)，如果原區(qū)的個(gè)數(shù)對(duì)于偶數(shù)個(gè)叉指的結(jié)構(gòu)，如果原區(qū)的個(gè)數(shù)=叉叉指的個(gè)數(shù)指的個(gè)數(shù)/2，那么漏區(qū)的個(gè)數(shù)，那么漏區(qū)的個(gè)數(shù)=叉指的個(gè)數(shù)叉指的個(gè)數(shù)/2+1 當(dāng)器件尺寸較大，叉指?jìng)€(gè)數(shù)較多時(shí)，如果采用簡(jiǎn)當(dāng)器件尺寸較大，叉指?jìng)€(gè)數(shù)較多時(shí)，如果采用簡(jiǎn)單并列的方式，將由于叉指到信號(hào)引入點(diǎn)的距離不單并列的方式，將由于叉指到信號(hào)引入點(diǎn)的距離不同，引起信號(hào)強(qiáng)度的差異；同，引起信號(hào)強(qiáng)度的差異； 在一維方向上的工藝離散性，也將導(dǎo)致最左端的在一維方向上的工藝離散性，也將導(dǎo)致最左端的叉指和最右端的叉指所對(duì)應(yīng)的并聯(lián)器件在參數(shù)和結(jié)叉指和最右端的叉指所對(duì)應(yīng)的并聯(lián)器件在參數(shù)

33、和結(jié)構(gòu)上產(chǎn)生失配。構(gòu)上產(chǎn)生失配?？梢圆捎每梢圆捎谜郫B折疊的方式以減小一維方向上的尺寸的方式以減小一維方向上的尺寸 。漏 極 D/源 極 S柵極G源 極 S/漏 極 D漏 極 D/源 極 S折疊式梳狀柵折疊式梳狀柵MOS管版圖示意管版圖示意 v版圖設(shè)計(jì)主要解決版圖設(shè)計(jì)主要解決總體布局總體布局和和器件的個(gè)體或匹配體器件的個(gè)體或匹配體設(shè)計(jì)設(shè)計(jì)兩個(gè)方面的問(wèn)題。兩個(gè)方面的問(wèn)題。v版圖總體布局版圖總體布局：器件分布方式對(duì)電路性能的影響；：器件分布方式對(duì)電路性能的影響；電源、地線的分布以及襯底電接觸的分布；信號(hào)的電源、地線的分布以及襯底電接觸的分布；信號(hào)的傳輸關(guān)系。傳輸關(guān)系。v器件個(gè)體或匹配體的版圖設(shè)計(jì)器件

34、個(gè)體或匹配體的版圖設(shè)計(jì)：解決具體器件的形：解決具體器件的形狀、方向、連接以及匹配器件在相對(duì)位置、方向等狀、方向、連接以及匹配器件在相對(duì)位置、方向等方面的問(wèn)題。方面的問(wèn)題。v因?yàn)楣に嚺c材料特性等方面的原因，幾何形狀和尺因?yàn)楣に嚺c材料特性等方面的原因，幾何形狀和尺寸相同的器件在制作完成后并不一定完全相同。也寸相同的器件在制作完成后并不一定完全相同。也就是說(shuō)，工藝過(guò)程將引入器件的就是說(shuō)，工藝過(guò)程將引入器件的失配和誤差失配和誤差。2）器件的失配問(wèn)題）器件的失配問(wèn)題2）器件的失配問(wèn)題）器件的失配問(wèn)題M1M2（a）電路圖）電路圖 （b）管子方向不對(duì)稱）管子方向不對(duì)稱（c）垂直對(duì)稱水平柵極）垂直對(duì)稱水平柵極

35、 （d）垂直對(duì)稱垂直柵極）垂直對(duì)稱垂直柵極 MOS差分對(duì)管的版圖分布形式差分對(duì)管的版圖分布形式陰影區(qū)源漏離子注入S/DD/S（a）離子注入方向性（）離子注入方向性（b）形成的不對(duì)稱源漏結(jié)構(gòu)）形成的不對(duì)稱源漏結(jié)構(gòu)傾角引起的注入陰影傾角引起的注入陰影RRM2M1M1R12M212RRRM112M212（a）簡(jiǎn)單布局）簡(jiǎn)單布局 （b）同心布局同心布局 兩兩個(gè)個(gè)叉叉指指的的差差分分對(duì)對(duì)管管版版圖圖 總之，與分立元件電路設(shè)計(jì)相比，集成電路設(shè)計(jì)總之，與分立元件電路設(shè)計(jì)相比，集成電路設(shè)計(jì)的一個(gè)顯著特點(diǎn)在于：設(shè)計(jì)者能夠充分利用集成電的一個(gè)顯著特點(diǎn)在于：設(shè)計(jì)者能夠充分利用集成電路特點(diǎn)，通過(guò)改變晶體管等元器件的圖

36、形結(jié)構(gòu)和幾路特點(diǎn)，通過(guò)改變晶體管等元器件的圖形結(jié)構(gòu)和幾何尺寸，設(shè)計(jì)出最合理的晶體管來(lái)滿足整體電路的何尺寸，設(shè)計(jì)出最合理的晶體管來(lái)滿足整體電路的要求。但這要求設(shè)計(jì)者在設(shè)計(jì)版圖前，首先要搞清要求。但這要求設(shè)計(jì)者在設(shè)計(jì)版圖前，首先要搞清楚電路中各個(gè)晶體管的作用，再?zèng)Q定采用哪種圖形楚電路中各個(gè)晶體管的作用，再?zèng)Q定采用哪種圖形的晶體管。設(shè)計(jì)時(shí)，既要考慮工作電流、特征頻率、的晶體管。設(shè)計(jì)時(shí)，既要考慮工作電流、特征頻率、最高振蕩頻率以及噪聲等電學(xué)參數(shù)，又要兼顧光刻最高振蕩頻率以及噪聲等電學(xué)參數(shù)，又要兼顧光刻精度、套準(zhǔn)精度等工藝水平，以及占用面積、電路精度、套準(zhǔn)精度等工藝水平，以及占用面積、電路成品率等因素。

37、成品率等因素。4.5 九天軟件下的版圖編輯九天軟件下的版圖編輯 九天（九天（Zeni）系統(tǒng)軟件為）系統(tǒng)軟件為IC設(shè)計(jì)者提供了交設(shè)計(jì)者提供了交互式版圖設(shè)計(jì)環(huán)境。交互式版圖設(shè)計(jì)是指利用互式版圖設(shè)計(jì)環(huán)境。交互式版圖設(shè)計(jì)是指利用集成電路集成電路CAD版圖編輯工具，通過(guò)人工參與的版圖編輯工具，通過(guò)人工參與的方式完成的電路版圖設(shè)計(jì)。由于使用了交互式方式完成的電路版圖設(shè)計(jì)。由于使用了交互式環(huán)境，設(shè)計(jì)者可以根據(jù)所設(shè)計(jì)電路的各種性能環(huán)境，設(shè)計(jì)者可以根據(jù)所設(shè)計(jì)電路的各種性能要求，對(duì)圖形反復(fù)進(jìn)行布置和連線，達(dá)到較佳要求，對(duì)圖形反復(fù)進(jìn)行布置和連線，達(dá)到較佳的布局效果，從而最大限度地利用芯片面積、的布局效果，從而最大限

38、度地利用芯片面積、提高成品率，因而廣泛應(yīng)用于全定制集成電路提高成品率，因而廣泛應(yīng)用于全定制集成電路的版圖設(shè)計(jì)中。的版圖設(shè)計(jì)中。 一、版圖設(shè)計(jì)前的準(zhǔn)備一、版圖設(shè)計(jì)前的準(zhǔn)備 通常，集成電路制造廠為設(shè)計(jì)者提供了特定工通常，集成電路制造廠為設(shè)計(jì)者提供了特定工藝的數(shù)據(jù)包，或稱作工藝設(shè)計(jì)套件（藝的數(shù)據(jù)包，或稱作工藝設(shè)計(jì)套件（PDK：Process Design Kits）。設(shè)計(jì)套件主要包括了）。設(shè)計(jì)套件主要包括了該工藝條件下的一組文件：該工藝條件下的一組文件：v用于定義版圖工藝層信息的工藝文件；用于定義版圖工藝層信息的工藝文件；v用于版圖驗(yàn)證的各種驗(yàn)證文件；用于版圖驗(yàn)證的各種驗(yàn)證文件；v用于電路仿真的器件

39、模型文件；用于電路仿真的器件模型文件； 集成電路版圖設(shè)計(jì)是以工藝為基礎(chǔ)的，因此版集成電路版圖設(shè)計(jì)是以工藝為基礎(chǔ)的，因此版圖設(shè)計(jì)前要根據(jù)工藝提供的信息做好準(zhǔn)備工作。圖設(shè)計(jì)前要根據(jù)工藝提供的信息做好準(zhǔn)備工作。1）建立工藝文件）建立工藝文件 首先要建立版圖的工藝文件，確定該工藝版首先要建立版圖的工藝文件，確定該工藝版圖的工藝層信息，例如對(duì)應(yīng)各層掩膜版的層號(hào)、圖的工藝層信息，例如對(duì)應(yīng)各層掩膜版的層號(hào)、工藝層名稱，各層的圖案和顏色，以及用于版工藝層名稱，各層的圖案和顏色，以及用于版圖器件提取的標(biāo)識(shí)層的名稱、圖案以及顏色等。圖器件提取的標(biāo)識(shí)層的名稱、圖案以及顏色等。工藝文件中最重要的就是每層的層號(hào)（工藝文

40、件中最重要的就是每層的層號(hào)（Level或或Number）。同一個(gè)工藝，其工藝層的顏色、圖）。同一個(gè)工藝，其工藝層的顏色、圖案甚至名稱可以改變，但每層的層號(hào)卻是唯一案甚至名稱可以改變，但每層的層號(hào)卻是唯一的。的。建立工藝文件界面示意圖建立工藝文件界面示意圖 2）建立版圖數(shù)據(jù)庫(kù)）建立版圖數(shù)據(jù)庫(kù)Zeni4DM集成環(huán)境下，通過(guò)集成環(huán)境下，通過(guò)NewLibrary（新（新建庫(kù)命令）建立新的數(shù)據(jù)庫(kù)。建庫(kù)命令）建立新的數(shù)據(jù)庫(kù)。3）設(shè)置全局參數(shù)）設(shè)置全局參數(shù) 在新建的版圖庫(kù)中開始編輯一個(gè)版圖單元時(shí)，在新建的版圖庫(kù)中開始編輯一個(gè)版圖單元時(shí)，往往需要首先設(shè)置好版圖設(shè)計(jì)所必須的一些全局往往需要首先設(shè)置好版圖設(shè)計(jì)所必

41、須的一些全局參數(shù)，如版圖的最大、最小顯示格點(diǎn)，命令菜單參數(shù)，如版圖的最大、最小顯示格點(diǎn)，命令菜單對(duì)話框的彈出方式等。其中，版圖設(shè)計(jì)的最小尺對(duì)話框的彈出方式等。其中，版圖設(shè)計(jì)的最小尺寸或分辨率設(shè)置應(yīng)該根據(jù)使用工藝能達(dá)到的分辨寸或分辨率設(shè)置應(yīng)該根據(jù)使用工藝能達(dá)到的分辨來(lái)合理設(shè)置。對(duì)于深亞微米的版圖設(shè)計(jì)，版圖分來(lái)合理設(shè)置。對(duì)于深亞微米的版圖設(shè)計(jì)，版圖分辨率設(shè)置與制造工藝分辨率的不一致，有可能引辨率設(shè)置與制造工藝分辨率的不一致，有可能引起整個(gè)電路失效。因此，版圖設(shè)計(jì)前要了解工藝起整個(gè)電路失效。因此，版圖設(shè)計(jì)前要了解工藝水平，合理設(shè)置版圖格點(diǎn)和尺寸分辨率。水平，合理設(shè)置版圖格點(diǎn)和尺寸分辨率。二、層次化的

42、版圖設(shè)計(jì)二、層次化的版圖設(shè)計(jì) 隨著集成電路電路復(fù)雜性和集成度的日益增加，即隨著集成電路電路復(fù)雜性和集成度的日益增加，即使是一個(gè)很有經(jīng)驗(yàn)的版圖設(shè)計(jì)師，要直接對(duì)整個(gè)芯片使是一個(gè)很有經(jīng)驗(yàn)的版圖設(shè)計(jì)師，要直接對(duì)整個(gè)芯片進(jìn)行交互版圖設(shè)計(jì)也是非常困難的，有時(shí)甚至是不可進(jìn)行交互版圖設(shè)計(jì)也是非常困難的，有時(shí)甚至是不可能的。因而，在實(shí)際利用交互式版圖設(shè)計(jì)方法時(shí)，往能的。因而，在實(shí)際利用交互式版圖設(shè)計(jì)方法時(shí)，往往采用層次式設(shè)計(jì)方法：將整個(gè)芯片版圖劃分成若干往采用層次式設(shè)計(jì)方法：將整個(gè)芯片版圖劃分成若干塊塊(一般按功能劃分一般按功能劃分)；先對(duì)每；先對(duì)每塊進(jìn)行版圖設(shè)計(jì)，每塊進(jìn)行版圖設(shè)計(jì)，每一塊設(shè)計(jì)完成之后可作為宏模

43、塊；然后在此基礎(chǔ)上通一塊設(shè)計(jì)完成之后可作為宏模塊；然后在此基礎(chǔ)上通過(guò)調(diào)用宏模塊進(jìn)行高一級(jí)的交互式設(shè)計(jì)，直至整個(gè)芯過(guò)調(diào)用宏模塊進(jìn)行高一級(jí)的交互式設(shè)計(jì)，直至整個(gè)芯片版圖的完成。片版圖的完成。層次化版圖設(shè)計(jì)方法的好處是：層次化版圖設(shè)計(jì)方法的好處是：v底層單元的任何改動(dòng)，都會(huì)通過(guò)層級(jí)關(guān)系，底層單元的任何改動(dòng)，都會(huì)通過(guò)層級(jí)關(guān)系，自動(dòng)地將改動(dòng)傳遞到使用該子單元的更高層級(jí)自動(dòng)地將改動(dòng)傳遞到使用該子單元的更高層級(jí)單元中；單元中；v由于可以使用輪廓圖顯示，加快了版圖顯示由于可以使用輪廓圖顯示，加快了版圖顯示刷新的速度。刷新的速度。 不可取的多個(gè)接觸單元版圖設(shè)計(jì)方法不可取的多個(gè)接觸單元版圖設(shè)計(jì)方法 多次使用復(fù)制命

44、令多次使用復(fù)制命令 層次化設(shè)計(jì)示例層次化設(shè)計(jì)示例用輪廓圖顯示的多個(gè)接觸單元版圖用輪廓圖顯示的多個(gè)接觸單元版圖 三、全定制版圖設(shè)計(jì)三、全定制版圖設(shè)計(jì) 以設(shè)計(jì)一個(gè)以設(shè)計(jì)一個(gè)CMOS反相器的版圖為例，說(shuō)明反相器的版圖為例，說(shuō)明全定制集成電路版圖設(shè)計(jì)的過(guò)程。全定制集成電路版圖設(shè)計(jì)的過(guò)程。 INOUTVDDGND10:410:4NMOSPMOS1）新建版圖數(shù)據(jù)庫(kù)，指定設(shè)計(jì)采用的工藝文件）新建版圖數(shù)據(jù)庫(kù)，指定設(shè)計(jì)采用的工藝文件 2）為層次化版圖設(shè)計(jì)建立一些常用子單元：）為層次化版圖設(shè)計(jì)建立一些常用子單元：a）創(chuàng)建新單元）創(chuàng)建新單元nco，該單元規(guī)定，該單元規(guī)定N+有源層與金有源層與金屬層的連接；屬層的連接

45、；b）創(chuàng)建新單元）創(chuàng)建新單元pco，該單元規(guī)定，該單元規(guī)定P+有源層與金有源層與金屬層的連接；屬層的連接；c）創(chuàng)建新單元）創(chuàng)建新單元plco，該單元規(guī)定多晶硅層與金，該單元規(guī)定多晶硅層與金屬層的連接。屬層的連接。 常用子單元版圖常用子單元版圖 3）新建版圖單元）新建版圖單元inv。在。在inv版圖單元編輯窗口版圖單元編輯窗口中，畫中，畫PMOS管版圖：管版圖：a）選擇）選擇poly層，使用層，使用Path命令，畫出柵長(zhǎng)為命令，畫出柵長(zhǎng)為4m的柵極；的柵極；b）選擇）選擇pdiff層，使用層，使用Rectangle命令，畫出命令，畫出寬為寬為10m的的P管源漏區(qū)；管源漏區(qū)；c）選擇）選擇Crea

46、te Instance命令，調(diào)用一個(gè)命令，調(diào)用一個(gè)2行行1列的列的pco子單元兩次，完成子單元兩次，完成P管有源區(qū)與金屬層管有源區(qū)與金屬層的連接。的連接。d）選擇）選擇nwell層，畫層，畫P管襯底。管襯底。 102.01.54.0PMOS管版圖管版圖 4）選擇）選擇metal層，畫反相器的正電源電壓線并層，畫反相器的正電源電壓線并標(biāo)識(shí)為標(biāo)識(shí)為VDD；畫；畫P管源極和襯底與電源線管源極和襯底與電源線VDD的連接。調(diào)用的連接。調(diào)用nco單元作為單元作為N阱與金屬層的連阱與金屬層的連接，即接，即PMOS管襯底接電源。管襯底接電源。 102.01.54.0ncoVDD1.52.52.05）畫）畫NM

47、OS管版圖管版圖 102.01.54.0ncoV D D1.52.52.01.51.54.08.0106）畫）畫NMOS管源管源極和襯底與地線極和襯底與地線GND的連接，并的連接，并畫出反相器的輸畫出反相器的輸入、輸出引線。入、輸出引線。四、版圖數(shù)據(jù)與工藝制造四、版圖數(shù)據(jù)與工藝制造 最終設(shè)計(jì)好的集成電路版圖數(shù)據(jù)要轉(zhuǎn)換成最終設(shè)計(jì)好的集成電路版圖數(shù)據(jù)要轉(zhuǎn)換成集成電路制造廠能夠讀懂的數(shù)據(jù)格式。目前，集成電路制造廠能夠讀懂的數(shù)據(jù)格式。目前，工業(yè)標(biāo)準(zhǔn)的數(shù)據(jù)格式主要有工業(yè)標(biāo)準(zhǔn)的數(shù)據(jù)格式主要有GDSII數(shù)據(jù)流格式數(shù)據(jù)流格式和和CIF中間格式。與中間格式。與CIF相比，相比，GDSII更為普遍，更為普遍，幾乎

48、所有的集成電路版圖設(shè)計(jì)工具都能讀寫幾乎所有的集成電路版圖設(shè)計(jì)工具都能讀寫GDSII。GDSII文件包含了版圖的所有信息，文件包含了版圖的所有信息，包括庫(kù)和所有的單元，保留了設(shè)計(jì)中的層次結(jié)包括庫(kù)和所有的單元，保留了設(shè)計(jì)中的層次結(jié)構(gòu)和工藝層信息。構(gòu)和工藝層信息。 GDS數(shù)據(jù)導(dǎo)入對(duì)話框數(shù)據(jù)導(dǎo)入對(duì)話框 GDS數(shù)據(jù)導(dǎo)出對(duì)話框數(shù)據(jù)導(dǎo)出對(duì)話框 雖然一個(gè)完整的集成電路從前端的電路設(shè)計(jì)、雖然一個(gè)完整的集成電路從前端的電路設(shè)計(jì)、仿真驗(yàn)證到后端的版圖設(shè)計(jì)、驗(yàn)證都是依據(jù)晶仿真驗(yàn)證到后端的版圖設(shè)計(jì)、驗(yàn)證都是依據(jù)晶圓廠提供的相應(yīng)工藝模型參數(shù)和版圖設(shè)計(jì)文件圓廠提供的相應(yīng)工藝模型參數(shù)和版圖設(shè)計(jì)文件進(jìn)行的。然而，當(dāng)設(shè)計(jì)者將導(dǎo)出

49、的進(jìn)行的。然而，當(dāng)設(shè)計(jì)者將導(dǎo)出的GDSII標(biāo)準(zhǔn)標(biāo)準(zhǔn)版圖數(shù)據(jù)交付工藝制造廠加工制造時(shí)，設(shè)計(jì)者版圖數(shù)據(jù)交付工藝制造廠加工制造時(shí)，設(shè)計(jì)者和晶圓廠還需要進(jìn)行最后的工藝信息認(rèn)證。也和晶圓廠還需要進(jìn)行最后的工藝信息認(rèn)證。也就是說(shuō)，除了就是說(shuō)，除了GDS數(shù)據(jù)文件之外，還需要一些數(shù)據(jù)文件之外，還需要一些信息表。信息表。4.6 九天軟件下的版圖驗(yàn)證九天軟件下的版圖驗(yàn)證 上述反相器版圖中只標(biāo)注了部分幾何設(shè)計(jì)規(guī)則，其上述反相器版圖中只標(biāo)注了部分幾何設(shè)計(jì)規(guī)則，其實(shí)同一層次以及不同層次間的設(shè)計(jì)規(guī)則要考慮上下、實(shí)同一層次以及不同層次間的設(shè)計(jì)規(guī)則要考慮上下、左右各個(gè)方向，因此，即使十分熟悉這些幾何規(guī)則也左右各個(gè)方向，因此，

50、即使十分熟悉這些幾何規(guī)則也難免會(huì)有疏忽，尤其對(duì)于版圖設(shè)計(jì)初學(xué)者來(lái)說(shuō)，一次難免會(huì)有疏忽，尤其對(duì)于版圖設(shè)計(jì)初學(xué)者來(lái)說(shuō)，一次版圖設(shè)計(jì)就能夠全面考慮到所有規(guī)則是十分困難的。版圖設(shè)計(jì)就能夠全面考慮到所有規(guī)則是十分困難的。而且，除了需要考慮幾何設(shè)計(jì)規(guī)則外，還要檢查版圖而且，除了需要考慮幾何設(shè)計(jì)規(guī)則外，還要檢查版圖的連接關(guān)系是否與電路圖一致，因此，借助計(jì)算機(jī)輔的連接關(guān)系是否與電路圖一致，因此，借助計(jì)算機(jī)輔助設(shè)計(jì)工具進(jìn)行全面的版圖驗(yàn)證是十分必要的。助設(shè)計(jì)工具進(jìn)行全面的版圖驗(yàn)證是十分必要的。 一、版圖驗(yàn)證概述一、版圖驗(yàn)證概述 版圖驗(yàn)證的任務(wù)是檢查版圖中可能存在的各版圖驗(yàn)證的任務(wù)是檢查版圖中可能存在的各種錯(cuò)誤，這些錯(cuò)誤可以分成如下三類。種錯(cuò)誤，這些錯(cuò)誤可以分成如下三類。1）違犯幾何設(shè)計(jì)規(guī)則的錯(cuò)誤）違犯幾何設(shè)計(jì)規(guī)則的錯(cuò)誤2）電路連接性錯(cuò)誤）電路連接性錯(cuò)誤3）電學(xué)性能上的錯(cuò)誤）電學(xué)性能上的錯(cuò)誤 圖形結(jié)果驗(yàn)證命