電路與PCB設(shè)計(jì)一些問(wèn)題

1、Altium Designer Fundamental Training CourseDay 3 PM- Miscellaneous Knowledge內(nèi)容電路與PCB設(shè)計(jì)的一些問(wèn)題電源供應(yīng)與去耦數(shù)字地與模擬地布局與抗干擾信號(hào)傳輸與回流差分線傳輸線與阻抗匹配帶狀線與微帶線串?dāng)_線長(zhǎng)接口電平與電平轉(zhuǎn)換多層板的疊層方式常見(jiàn)封裝貼片電阻、電容、電感SOT89、SOT223、SOT23SO、SOP、TSOP、TSSOP、SON、QFP、TQFP、TSQFP、QFN、BGA電源供應(yīng)與去耦電源供應(yīng)當(dāng)系統(tǒng)中多個(gè)PCB或一個(gè)PCB上的多個(gè)用電部分有公共的接地和供電路徑時(shí)，一個(gè)部分的耗電電流波動(dòng)會(huì)導(dǎo)致公共路徑上的

2、電壓降波動(dòng)，進(jìn)而導(dǎo)致其它部分供電電壓的波動(dòng)，這是應(yīng)當(dāng)避免的，特別是對(duì)于模擬電路對(duì)于多PCB的系統(tǒng)，電源應(yīng)采用星型連接對(duì)于PCB，應(yīng)使用粗導(dǎo)線布置電源和地、或采用大面積鋪銅電源供應(yīng)與去耦去耦電源和地供應(yīng)線路一般會(huì)較長(zhǎng)，具有較大的交流阻抗（主要是感抗）PCB上的某個(gè)用電部分（比如一個(gè)IC、或者IC上的每一個(gè)電源引腳）如果耗電電流變化較快，那么供電路徑可能無(wú)法供應(yīng)迅速變化的電流（高頻響應(yīng)差）另一方面，由于一個(gè)電路部分耗電電流引起的公共供電路徑上的壓降變化會(huì)導(dǎo)致的其它用電部分的電壓變化因此，可以在每個(gè)用電部分的電源端口處增加對(duì)地的電容，這個(gè)電容一般需要高頻響應(yīng)比較快，彌補(bǔ)長(zhǎng)供電路徑的高頻響應(yīng)不足“這個(gè)

3、電容平常充著電，在電路突然需要一個(gè)脈沖電流供應(yīng)的時(shí)候，供電路徑來(lái)不及響應(yīng)，就由這個(gè)電容對(duì)電路放電提供”，這個(gè)電容稱(chēng)為“去耦電容”數(shù)字地與模擬地?cái)?shù)字地與模擬地?cái)?shù)字電路（中的門(mén)、觸發(fā)器）工作于通斷狀態(tài)下，它的耗電電流會(huì)有瞬時(shí)的突變（主要集中在觸發(fā)器翻轉(zhuǎn)的瞬間數(shù)?；旌想娐分?，模擬部分需要連續(xù)穩(wěn)定的供電，而數(shù)字部分的電流瞬時(shí)變化會(huì)造成公共路徑的壓降突變，對(duì)模擬電路的影響會(huì)很大為了避免數(shù)字部分對(duì)模擬部分影響，一般需要將數(shù)模的電源隔離、地線隔離這便有了模擬地和數(shù)字地之分最理想的隔離方法便是獨(dú)立電源供電，比較實(shí)際的方法是使用同一電源，通過(guò)電感隔離去耦后分別連接模擬部分與數(shù)字部分，地線（對(duì)于PCB一般是鋪地）

4、分隔，只在少數(shù)地方相連布局與抗干擾布局與抗干擾布局時(shí)，應(yīng)盡量讓相關(guān)模塊靠近，以便使得所有重要信號(hào)的走線盡量短一個(gè)電路單元，其信號(hào)輸入走線應(yīng)盡量遠(yuǎn)離信號(hào)輸出走線，不能讓它們靠的太近或并行一個(gè)電路單元，輸入信號(hào)和輸出信號(hào)的走線應(yīng)盡量遠(yuǎn)離電源線相鄰的電感器，應(yīng)該相互遠(yuǎn)離或者相互垂直，以免產(chǎn)生互感電路中的射頻部分應(yīng)使用屏蔽，并盡量遠(yuǎn)離其它部分高速數(shù)字電路應(yīng)遠(yuǎn)離處理小信號(hào)的模擬部分開(kāi)關(guān)電源、DC-DC變換器會(huì)產(chǎn)生較大的電磁干擾，應(yīng)遠(yuǎn)離模擬部分，或加屏蔽，它們使用的電感應(yīng)盡量采用封閉式的電感包含電機(jī)驅(qū)動(dòng)、大繼電器驅(qū)動(dòng)的電路，應(yīng)遠(yuǎn)離小信號(hào)模擬部分，最好能將大電流驅(qū)動(dòng)部分與電路其它部分隔離，可采用光耦等器件信

5、號(hào)傳輸與回流單端信號(hào)電壓是相對(duì)的，需要參考；電流不能無(wú)限累積，需要回流（回路），傳輸任何信號(hào)不能只用一根導(dǎo)線用一根導(dǎo)線傳輸一個(gè)信號(hào)，同時(shí)多個(gè)信號(hào)采用公共的地作為參考，這樣的信號(hào)稱(chēng)為“單端信號(hào)”與單端信號(hào)相對(duì)地，有“差分信號(hào)”，差分信號(hào)使用兩根導(dǎo)線傳輸一個(gè)信號(hào)，互為參考，形成無(wú)需“地”干預(yù)的回流路徑高速單端信號(hào)傳輸時(shí)，一定要有緊鄰的“地”線伴隨，便于電流回流，同時(shí)信號(hào)線與地線圍成的面積應(yīng)盡量小，以減小路徑的感抗對(duì)于線纜，應(yīng)保證每個(gè)信號(hào)附近有地線伴隨；對(duì)于PCB，應(yīng)保證信號(hào)線下（或周?chē)┑牡仄矫嫱暾罘志€差分線差分線是用于傳輸一個(gè)信號(hào)的兩根導(dǎo)線，稱(chēng)為“p”（正、同相）和“n”（負(fù)、反相），它們互為

6、參考，形成回流路徑差分信號(hào)關(guān)注兩根線上的壓差，而不關(guān)心每根線上的電壓如果p線和n線相互靠近則路徑感抗會(huì)很小它們受到的干擾會(huì)很一致，而這種一致的干擾（共模干擾）是不被關(guān)注的差分線適宜于傳輸高速信號(hào)并具有良好的抗干擾能力通常差分線中的兩個(gè)導(dǎo)線也都是傳輸線（微帶線或帶狀線，見(jiàn)后文）差分線Altium Designer中的差分線原理圖中通過(guò)網(wǎng)絡(luò)標(biāo)號(hào)（以“_P”和“_N”結(jié)束）和差分線標(biāo)記（“P - V - F”）定義差分對(duì)PCB規(guī)則中設(shè)置差分對(duì)的布線要求傳輸線與阻抗匹配集總系統(tǒng)與分布系統(tǒng)信號(hào)在PCB導(dǎo)線上傳播的速度是：其中r是板材的相對(duì)介電常數(shù)，對(duì)于FR-4板材上的PCB走線，信號(hào)在其中的傳播速度為1

7、37mm/ns，這是一個(gè)有限的值由于信號(hào)傳播速度有限，如果信號(hào)變化太快，以至于在一根導(dǎo)線上傳播時(shí)，一端的電壓發(fā)生了顯著變化而另一端電壓還沒(méi)有來(lái)得及變化，此時(shí)的系統(tǒng)稱(chēng)為“分布系統(tǒng)”，這時(shí)的導(dǎo)線稱(chēng)為“傳輸線”如果信號(hào)中的最高頻率分量對(duì)應(yīng)的波長(zhǎng)（在導(dǎo)線中的波長(zhǎng)）小到與導(dǎo)線長(zhǎng)度可比擬，則該導(dǎo)線成為傳輸線rnsmm/300傳輸線與阻抗匹配傳輸線的特征阻抗形象地說(shuō)：“信號(hào)電壓的變化在傳輸線中“向前推進(jìn)”時(shí)，會(huì)遇到一個(gè)等效于純電阻的阻礙作用”，這稱(chēng)為“傳輸線的特征阻抗”，它在數(shù)值上等于傳輸線分布電感除以分布電容的商的平方根，常見(jiàn)的同軸電纜的特征阻抗為50阻抗匹配信號(hào)從源端進(jìn)入傳輸線以及從傳輸線進(jìn)入末端時(shí)，如

8、遇阻抗突變，將發(fā)生反射現(xiàn)象，使得信號(hào)能量不能完好的傳輸類(lèi)似于光在傳播過(guò)程中遇到介質(zhì)突變時(shí)會(huì)在介質(zhì)交面上發(fā)生反射為了避免信號(hào)反射，應(yīng)做阻抗匹配，包括：源端匹配：使源端信號(hào)輸出阻抗等于傳輸線特征阻抗（ZS=Z0），可防止源端反射末端匹配：使末端信號(hào)輸入阻抗等于傳輸線特征阻抗（ZL=Z0），可防止末端反射帶狀線與微帶線在PCB上的傳輸線在PCB上布置特征阻抗穩(wěn)定的傳輸線，有兩種方式：帶狀線：夾在兩個(gè)完整地平面（或一個(gè)完整地平面和一個(gè)完整電源平面）之間的寬度固定的導(dǎo)線微帶線：位于PCB表層，與完整地平面相鄰，寬度固定的導(dǎo)線其中微帶線比較常用，它們的特征阻抗與自身寬度、介質(zhì)介電常數(shù)、介質(zhì)厚度等有關(guān)，在A

9、ltium Designer中，設(shè)定好板層厚度、介質(zhì)厚度與介電常數(shù)后，在布線時(shí)，按“Tab”鍵，可以看到AD自動(dòng)計(jì)算的特征阻抗，更改布線寬度，阻抗會(huì)隨之變化帶狀線與微帶線Altium Designer中，導(dǎo)線特征阻抗的規(guī)則填寫(xiě)適用的網(wǎng)絡(luò)填寫(xiě)特征阻抗范圍帶狀線與微帶線從原理圖中設(shè)置規(guī)則也可在原理圖中放置PCB Layout Directive，“P - V - P”，在同步過(guò)程中，其內(nèi)容會(huì)被導(dǎo)入PCB串?dāng)_串?dāng)_兩條靠近且平行的導(dǎo)線間存在著互感和互容，會(huì)導(dǎo)致兩條導(dǎo)線相互間產(chǎn)生耦合，其上的信號(hào)會(huì)相互干擾如果兩條平行導(dǎo)線足夠長(zhǎng)，并且間距足夠小，產(chǎn)生串?dāng)_是不可忽略的為了減小串?dāng)_，應(yīng)讓兩根導(dǎo)線盡量遠(yuǎn)離或讓它

10、們的并列長(zhǎng)度盡量短如有可能在兩根導(dǎo)線之間放置地線（或鋪地）是非常有效的辦法Altium Designer中，關(guān)于串?dāng)_的規(guī)則間距并列長(zhǎng)度填寫(xiě)適用的對(duì)象（網(wǎng)絡(luò)）填寫(xiě)適用的對(duì)象（網(wǎng)絡(luò)）線長(zhǎng)與配長(zhǎng)線長(zhǎng)由于導(dǎo)線中信號(hào)傳輸速度不是無(wú)限的，對(duì)于高速信號(hào)，導(dǎo)線長(zhǎng)度導(dǎo)致的信號(hào)延遲可能不能忽略對(duì)于相關(guān)的信號(hào)，例如數(shù)據(jù)與時(shí)鐘、總線上的不同位，它們的走線長(zhǎng)度可能需要匹配，差異不能太大Altium Designer中，線長(zhǎng)的規(guī)則最小線長(zhǎng)最大線長(zhǎng)設(shè)定適用的網(wǎng)絡(luò)接口電平與電平轉(zhuǎn)換接口電平隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路的制程越來(lái)越小，功耗越來(lái)越小，供電電壓和接口電平也越來(lái)越低從5V的TTL電平發(fā)展至今，出現(xiàn)了下列多種主流的單

11、端電平規(guī)范TTL：5V，BJT工藝，或CMOS工藝兼容CMOS：5V，COMS工藝3.3V-LVTTL、3.3V-LVCMOS：3.3V，TTL工藝、COMS工藝3.0V、2.5V、1.8V、1.5V、1.2V、0.9V-LVCMOS差分電平規(guī)范SSTL-2、-1.8；HSTL-2、-1.8、-1.5、-1.2DSSTL、RSDS、PPDS、LVDS、mini-LVDS接口電平與電平轉(zhuǎn)換電平轉(zhuǎn)換單端電平轉(zhuǎn)換，對(duì)于需要連接的不同接口電平的管腳，如果能滿足以下條件，那么它們便能直接相連：電平輸出者輸出的高電平高于接受者要求的輸入高電平的最小值電平輸出者輸出的低電平低于接受者要求的輸入低電平的最大值

12、在輸出任何電平時(shí)，輸出者能提供的電流（流出或灌入）大于接受者要求的電流（灌入或流出）電平輸出者輸出的高電平電壓不超過(guò)接受者能容忍的最大電壓如果不滿足上述條件，就必須進(jìn)行電平轉(zhuǎn)換單向轉(zhuǎn)換，可采用分壓方式，或采用二極管壓降抬高或降低電壓雙向轉(zhuǎn)換，需要采用專(zhuān)門(mén)的轉(zhuǎn)換芯片，如TI公司的“74TVC”等系列、ADI公司的“ADG3304”等、MAXIM公司的“MAX3378”等ADG3304MAX3378多層板的疊層方式多層板的疊層一般要保證每一個(gè)信號(hào)層總有一個(gè)鄰層為地平面或電源平面疊層方式并沒(méi)有嚴(yán)格的規(guī)范，下表是常見(jiàn)的疊層方式括號(hào)內(nèi)為信號(hào)層數(shù)量帶*號(hào)的信號(hào)層為沒(méi)有相鄰地或電源平面的信號(hào)層，其中不宜布置

13、高速信號(hào)線4層(2)6層(4)8層(4)8層(5)8層(6)10層(6)10層(7)12層(8)12層(9)1SSSSSSSSS2GGGGGGGGG3PSPSSSSSS4SSSPS*SSSS*5PSSS*P/GPP/GS6SPSSPSSP7GGPSS*SS8SSSSSPS*9GGSS*10SSSS11GG12SS常見(jiàn)封裝在AD中，大部分的貼片封裝名后面帶有字母“N”、“L”或“M”，它們表示封裝中焊盤(pán)的相對(duì)大?。篖：Large，較大N：Normal，正常M：Minimum，較小AD中，封裝名的解讀如： TSQFP50P1200X1200-64NThin Shrink Quad Flat Pac

14、kage,0.50mm Pitch,12.00mm12.00mm Size(含引腳的尺寸),64 Pin,Normal Pad貼片電阻、電容、電感RESCaabb：Resistor Chip，長(zhǎng)：aa 0.1mm，寬：bb 0.1mmCAPCaabb：Capacitor Chip，長(zhǎng)：aa 0.1mm，寬：bb 0.1mmINDCaabb：Inductor Chip，長(zhǎng)：aa 0.1mm，寬：bb 0.1mm常見(jiàn)封裝貼片二極管、三極管等36個(gè)引腳的封裝有很多種，常用的有以下幾種：SOT89、SOT223、SOT23貼片集成電路多引腳的貼片封裝多種多樣，引腳間距（Pitch）也多種多樣，常見(jiàn)的間

15、距有：1.27、1.00、0.80、0.65、0.50、0.40常見(jiàn)的封裝樣式有：SO、SOP：Small Outline Package，矩形，雙列焊盤(pán)常見(jiàn)Pitch：1.27、1.00 (SOP) 、0.80 (SOP)、0.65 (SOP)TSOP：Thin Small Outline Package，薄矩形，雙列焊盤(pán)常見(jiàn)Pitch：0.80、0.65TSSOP：Thin Shrink Small Outline Package，薄緊縮的矩形，雙列焊盤(pán)常見(jiàn)Pitch：0.50、0.40SON： Small Outline No-Lead，矩形，雙列焊盤(pán)，無(wú)引出腳（引腳緊貼封裝）常見(jiàn)Pitch：0.65、0.50、0.40QFP：Quad Flat Package，矩形或正方形，四列焊盤(pán)常見(jiàn)Pitch：1.00、0.8