電路與PCB設計一些問題

1、Altium Designer Fundamental Training CourseDay 3 PM- Miscellaneous Knowledge內容電路與PCB設計的一些問題電源供應與去耦數字地與模擬地布局與抗干擾信號傳輸與回流差分線傳輸線與阻抗匹配帶狀線與微帶線串擾線長接口電平與電平轉換多層板的疊層方式常見封裝貼片電阻、電容、電感SOT89、SOT223、SOT23SO、SOP、TSOP、TSSOP、SON、QFP、TQFP、TSQFP、QFN、BGA電源供應與去耦電源供應當系統(tǒng)中多個PCB或一個PCB上的多個用電部分有公共的接地和供電路徑時，一個部分的耗電電流波動會導致公共路徑上的

2、電壓降波動，進而導致其它部分供電電壓的波動，這是應當避免的，特別是對于模擬電路對于多PCB的系統(tǒng)，電源應采用星型連接對于PCB，應使用粗導線布置電源和地、或采用大面積鋪銅電源供應與去耦去耦電源和地供應線路一般會較長，具有較大的交流阻抗（主要是感抗）PCB上的某個用電部分（比如一個IC、或者IC上的每一個電源引腳）如果耗電電流變化較快，那么供電路徑可能無法供應迅速變化的電流（高頻響應差）另一方面，由于一個電路部分耗電電流引起的公共供電路徑上的壓降變化會導致的其它用電部分的電壓變化因此，可以在每個用電部分的電源端口處增加對地的電容，這個電容一般需要高頻響應比較快，彌補長供電路徑的高頻響應不足“這個

3、電容平常充著電，在電路突然需要一個脈沖電流供應的時候，供電路徑來不及響應，就由這個電容對電路放電提供”，這個電容稱為“去耦電容”數字地與模擬地數字地與模擬地數字電路（中的門、觸發(fā)器）工作于通斷狀態(tài)下，它的耗電電流會有瞬時的突變（主要集中在觸發(fā)器翻轉的瞬間數?；旌想娐分校M部分需要連續(xù)穩(wěn)定的供電，而數字部分的電流瞬時變化會造成公共路徑的壓降突變，對模擬電路的影響會很大為了避免數字部分對模擬部分影響，一般需要將數模的電源隔離、地線隔離這便有了模擬地和數字地之分最理想的隔離方法便是獨立電源供電，比較實際的方法是使用同一電源，通過電感隔離去耦后分別連接模擬部分與數字部分，地線（對于PCB一般是鋪地）

4、分隔，只在少數地方相連布局與抗干擾布局與抗干擾布局時，應盡量讓相關模塊靠近，以便使得所有重要信號的走線盡量短一個電路單元，其信號輸入走線應盡量遠離信號輸出走線，不能讓它們靠的太近或并行一個電路單元，輸入信號和輸出信號的走線應盡量遠離電源線相鄰的電感器，應該相互遠離或者相互垂直，以免產生互感電路中的射頻部分應使用屏蔽，并盡量遠離其它部分高速數字電路應遠離處理小信號的模擬部分開關電源、DC-DC變換器會產生較大的電磁干擾，應遠離模擬部分，或加屏蔽，它們使用的電感應盡量采用封閉式的電感包含電機驅動、大繼電器驅動的電路，應遠離小信號模擬部分，最好能將大電流驅動部分與電路其它部分隔離，可采用光耦等器件信

5、號傳輸與回流單端信號電壓是相對的，需要參考；電流不能無限累積，需要回流（回路），傳輸任何信號不能只用一根導線用一根導線傳輸一個信號，同時多個信號采用公共的地作為參考，這樣的信號稱為“單端信號”與單端信號相對地，有“差分信號”，差分信號使用兩根導線傳輸一個信號，互為參考，形成無需“地”干預的回流路徑高速單端信號傳輸時，一定要有緊鄰的“地”線伴隨，便于電流回流，同時信號線與地線圍成的面積應盡量小，以減小路徑的感抗對于線纜，應保證每個信號附近有地線伴隨；對于PCB，應保證信號線下（或周圍）的地平面完整差分線差分線差分線是用于傳輸一個信號的兩根導線，稱為“p”（正、同相）和“n”（負、反相），它們互為

6、參考，形成回流路徑差分信號關注兩根線上的壓差，而不關心每根線上的電壓如果p線和n線相互靠近則路徑感抗會很小它們受到的干擾會很一致，而這種一致的干擾（共模干擾）是不被關注的差分線適宜于傳輸高速信號并具有良好的抗干擾能力通常差分線中的兩個導線也都是傳輸線（微帶線或帶狀線，見后文）差分線Altium Designer中的差分線原理圖中通過網絡標號（以“_P”和“_N”結束）和差分線標記（“P - V - F”）定義差分對PCB規(guī)則中設置差分對的布線要求傳輸線與阻抗匹配集總系統(tǒng)與分布系統(tǒng)信號在PCB導線上傳播的速度是：其中r是板材的相對介電常數，對于FR-4板材上的PCB走線，信號在其中的傳播速度為1

7、37mm/ns，這是一個有限的值由于信號傳播速度有限，如果信號變化太快，以至于在一根導線上傳播時，一端的電壓發(fā)生了顯著變化而另一端電壓還沒有來得及變化，此時的系統(tǒng)稱為“分布系統(tǒng)”，這時的導線稱為“傳輸線”如果信號中的最高頻率分量對應的波長（在導線中的波長）小到與導線長度可比擬，則該導線成為傳輸線rnsmm/300傳輸線與阻抗匹配傳輸線的特征阻抗形象地說：“信號電壓的變化在傳輸線中“向前推進”時，會遇到一個等效于純電阻的阻礙作用”，這稱為“傳輸線的特征阻抗”，它在數值上等于傳輸線分布電感除以分布電容的商的平方根，常見的同軸電纜的特征阻抗為50阻抗匹配信號從源端進入傳輸線以及從傳輸線進入末端時，如

8、遇阻抗突變，將發(fā)生反射現象，使得信號能量不能完好的傳輸類似于光在傳播過程中遇到介質突變時會在介質交面上發(fā)生反射為了避免信號反射，應做阻抗匹配，包括：源端匹配：使源端信號輸出阻抗等于傳輸線特征阻抗（ZS=Z0），可防止源端反射末端匹配：使末端信號輸入阻抗等于傳輸線特征阻抗（ZL=Z0），可防止末端反射帶狀線與微帶線在PCB上的傳輸線在PCB上布置特征阻抗穩(wěn)定的傳輸線，有兩種方式：帶狀線：夾在兩個完整地平面（或一個完整地平面和一個完整電源平面）之間的寬度固定的導線微帶線：位于PCB表層，與完整地平面相鄰，寬度固定的導線其中微帶線比較常用，它們的特征阻抗與自身寬度、介質介電常數、介質厚度等有關，在A

9、ltium Designer中，設定好板層厚度、介質厚度與介電常數后，在布線時，按“Tab”鍵，可以看到AD自動計算的特征阻抗，更改布線寬度，阻抗會隨之變化帶狀線與微帶線Altium Designer中，導線特征阻抗的規(guī)則填寫適用的網絡填寫特征阻抗范圍帶狀線與微帶線從原理圖中設置規(guī)則也可在原理圖中放置PCB Layout Directive，“P - V - P”，在同步過程中，其內容會被導入PCB串擾串擾兩條靠近且平行的導線間存在著互感和互容，會導致兩條導線相互間產生耦合，其上的信號會相互干擾如果兩條平行導線足夠長，并且間距足夠小，產生串擾是不可忽略的為了減小串擾，應讓兩根導線盡量遠離或讓它

10、們的并列長度盡量短如有可能在兩根導線之間放置地線（或鋪地）是非常有效的辦法Altium Designer中，關于串擾的規(guī)則間距并列長度填寫適用的對象（網絡）填寫適用的對象（網絡）線長與配長線長由于導線中信號傳輸速度不是無限的，對于高速信號，導線長度導致的信號延遲可能不能忽略對于相關的信號，例如數據與時鐘、總線上的不同位，它們的走線長度可能需要匹配，差異不能太大Altium Designer中，線長的規(guī)則最小線長最大線長設定適用的網絡接口電平與電平轉換接口電平隨著半導體技術的發(fā)展，集成電路的制程越來越小，功耗越來越小，供電電壓和接口電平也越來越低從5V的TTL電平發(fā)展至今，出現了下列多種主流的單

11、端電平規(guī)范TTL：5V，BJT工藝，或CMOS工藝兼容CMOS：5V，COMS工藝3.3V-LVTTL、3.3V-LVCMOS：3.3V，TTL工藝、COMS工藝3.0V、2.5V、1.8V、1.5V、1.2V、0.9V-LVCMOS差分電平規(guī)范SSTL-2、-1.8；HSTL-2、-1.8、-1.5、-1.2DSSTL、RSDS、PPDS、LVDS、mini-LVDS接口電平與電平轉換電平轉換單端電平轉換，對于需要連接的不同接口電平的管腳，如果能滿足以下條件，那么它們便能直接相連：電平輸出者輸出的高電平高于接受者要求的輸入高電平的最小值電平輸出者輸出的低電平低于接受者要求的輸入低電平的最大值

12、在輸出任何電平時，輸出者能提供的電流（流出或灌入）大于接受者要求的電流（灌入或流出）電平輸出者輸出的高電平電壓不超過接受者能容忍的最大電壓如果不滿足上述條件，就必須進行電平轉換單向轉換，可采用分壓方式，或采用二極管壓降抬高或降低電壓雙向轉換，需要采用專門的轉換芯片，如TI公司的“74TVC”等系列、ADI公司的“ADG3304”等、MAXIM公司的“MAX3378”等ADG3304MAX3378多層板的疊層方式多層板的疊層一般要保證每一個信號層總有一個鄰層為地平面或電源平面疊層方式并沒有嚴格的規(guī)范，下表是常見的疊層方式括號內為信號層數量帶*號的信號層為沒有相鄰地或電源平面的信號層，其中不宜布置

13、高速信號線4層(2)6層(4)8層(4)8層(5)8層(6)10層(6)10層(7)12層(8)12層(9)1SSSSSSSSS2GGGGGGGGG3PSPSSSSSS4SSSPS*SSSS*5PSSS*P/GPP/GS6SPSSPSSP7GGPSS*SS8SSSSSPS*9GGSS*10SSSS11GG12SS常見封裝在AD中，大部分的貼片封裝名后面帶有字母“N”、“L”或“M”，它們表示封裝中焊盤的相對大小：L：Large，較大N：Normal，正常M：Minimum，較小AD中，封裝名的解讀如： TSQFP50P1200X1200-64NThin Shrink Quad Flat Pac

14、kage,0.50mm Pitch,12.00mm12.00mm Size(含引腳的尺寸),64 Pin,Normal Pad貼片電阻、電容、電感RESCaabb：Resistor Chip，長：aa 0.1mm，寬：bb 0.1mmCAPCaabb：Capacitor Chip，長：aa 0.1mm，寬：bb 0.1mmINDCaabb：Inductor Chip，長：aa 0.1mm，寬：bb 0.1mm常見封裝貼片二極管、三極管等36個引腳的封裝有很多種，常用的有以下幾種：SOT89、SOT223、SOT23貼片集成電路多引腳的貼片封裝多種多樣，引腳間距（Pitch）也多種多樣，常見的間

15、距有：1.27、1.00、0.80、0.65、0.50、0.40常見的封裝樣式有：SO、SOP：Small Outline Package，矩形，雙列焊盤常見Pitch：1.27、1.00 (SOP) 、0.80 (SOP)、0.65 (SOP)TSOP：Thin Small Outline Package，薄矩形，雙列焊盤常見Pitch：0.80、0.65TSSOP：Thin Shrink Small Outline Package，薄緊縮的矩形，雙列焊盤常見Pitch：0.50、0.40SON： Small Outline No-Lead，矩形，雙列焊盤，無引出腳（引腳緊貼封裝）常見Pitch：0.65、0.50、0.40QFP：Quad Flat Package，矩形或正方形，四列焊盤常見Pitch：1.00、0.8