第四講：淀積工藝(半導體制造技術)

1、電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda淀淀 積積電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda概概 述述 薄膜淀積是芯片加工過程中一個至關重要的工藝步驟，通過淀積工藝可以在硅片上生長導各種導電薄膜層和絕緣薄膜層。 各種不同類型的薄膜淀積到硅片上，在某些情況下，這些薄膜成為器件結(jié)構(gòu)中的一個完整部分，另外一些薄膜則充當了工藝過程中的犧牲品，并且在后續(xù)的工藝中被去掉。 本章將討論薄膜淀積的原理、過程和所需的設備，重點討論SiO2和Si3N4等絕緣材料薄膜以及多晶硅的淀積。金屬和金屬化合

2、物薄膜的淀積將在第13章中介紹。電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda目目 標標通過本章的學習，將能夠：通過本章的學習，將能夠：1. 描述出多層金屬化。敘述并解釋薄膜生長的三個階段。2. 提供對不同薄膜淀積技術的慨況。3. 列舉并描述化學氣相淀積（CVD）反應的8個基本步驟，包括不同類型的化學反應。4. 描述CVD反應如何受限制，解釋反應動力學以及CVD薄膜摻雜的效應。5. 描述不同類型的CVD淀積系統(tǒng)，解釋設備的功能。討論某種特定工具對薄膜應用的優(yōu)點和局限。6. 解釋絕緣材料對芯片制造技術的重要性，給出應用的例子。7. 討論外延技

3、術和三種不同的外延淀積方法。8. 解釋旋涂絕緣介質(zhì)。 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaMSI時代時代nMOS晶體管的各層膜晶體管的各層膜p+ silicon substratep- epi layer場氧化層n+n+p+p+n-wellILD氧化硅墊氧化層氧化硅氮化硅頂層柵氧化層側(cè)墻氧化層金屬前氧化層Poly金屬多晶金屬Figure 11.1電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda引引 言言 從MSI到LSI時代，芯片的設計和加工相對較為直接，上圖給出了制作一個早期n

4、MOS所需的淀積層。圖中器件的特征尺寸遠大于1m。如圖所示，由于特征高度的變化，硅片上各層并不平坦，這將成為VLSI時代所需的多層金屬高密度芯片制造的限制因素。 隨著特征尺寸越來越小，在當今的高級微芯片加工過程中，需要6層甚至更多的金屬來做連接（第六頁的圖），各金屬之間的絕緣就顯得非常重要，所以，在芯片制造過程中，淀積可靠的薄膜材料至關重要。薄膜制備是硅片加工中的一個重要工藝步驟。 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaULSI硅片上的多層金屬化硅片上的多層金屬化Figure 11.3鈍化層壓點金屬p+ Silicon substr

5、ateViaILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4p- Epitaxial layerp+ILD-6LI oxideSTIn-wellp-wellILD-1Poly gaten+p+p+n+n+LI metal電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda芯片中的金屬層芯片中的金屬層Photo 11.1 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda 薄膜淀積薄膜淀積 半導體器件工藝中的“薄膜”是一種固態(tài)薄膜，薄膜的種類和制備方法在第四章中已作過簡單介紹。 薄

6、膜淀積是指任何在硅片襯底上物理淀積一層膜的工藝，屬于薄膜制造的一種工藝，所淀積的薄膜可以是導體、絕緣材料或者半導體材料。比如二氧化硅（SiO2）、氮化硅（Si3N4）、多晶硅以及金屬（Cu、W）. 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda固態(tài)薄膜固態(tài)薄膜Silicon substrateOxide寬長厚與襯底相比薄膜非常薄Figure 11.4電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda薄膜特性 好的臺階覆蓋能力 填充高的深寬比間隙的能力 好的厚度均勻性 高純度和高密度 受控制的

7、化學劑量 高度的結(jié)構(gòu)完整性和低的膜應力 好的電學特性 對襯底材料或下層膜好的黏附性電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda膜對臺階的覆蓋膜對臺階的覆蓋 我們期望膜在硅片表面上厚度一致，但由于硅片表面臺階的存在，如果淀積的膜在臺階上過渡的變薄，就容易導致高的膜應力、電短路或在器件中產(chǎn)生不希望的誘生電荷。應力還可能導致襯底發(fā)生凸起或凹陷的變形。共形臺階覆蓋非共形臺階覆蓋均勻厚度電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda高的深寬比間隙高的深寬比間隙可以用深寬比來描述一個小間隙（如槽或

8、孔），深寬比定義為間隙的深度和寬度的比值(見下圖)深寬比 = 深度 寬度=2 1深寬比 = 500 250 500 D250 WFigure 11.6電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda高的深寬比間隙高的深寬比間隙Photograph courtesy of Integrated Circuit EngineeringPhoto 11.2電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda薄膜生長的步驟薄膜生長的步驟連續(xù)的膜氣體分子成核凝聚SubstrateFigure 11.7電信

9、學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda膜淀積技術Table 11.1電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda化學氣相淀積化學氣相淀積 化學氣相淀積（CVD）是通過氣體混合的化學反應在硅片表面淀積一層固體膜的工藝。硅片表面及其鄰近的區(qū)域被加熱來向反應系統(tǒng)提供附加的能量。包括：1. 產(chǎn)生化學變化，這可以通過化學反應或熱分解；2. 膜中所有的材料物質(zhì)都源于外部的源；3. 化學氣相淀積工藝中的反應物必須以氣相形式參加反應。 電信學院微電子教研室半導體制造技術by Michael Qui

10、rk and Julian Serda化學氣相淀積的設備化學氣相淀積的設備Photo 11.3電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaCVD 化學過程化學過程高溫分解：高溫分解： 通常在無氧的條件下，通過加熱化 合物分解（化學鍵斷裂）；2.光分解：光分解： 利用輻射使化合物的化學鍵斷裂分解；3.還原反應：還原反應： 反應物分子和氫發(fā)生的反應；4.氧化反應：氧化反應： 反應物原子或分子和氧發(fā)生的反應；氧化還原反應：氧化還原反應： 反應3與4地組合，反應后形成兩 種新的化合物。 電信學院微電子教研室半導體制造技術by Michael Qu

11、irk and Julian Serda 以上5中基本反應中，有一些特定的化學氣相淀積反應用來在硅片襯底上淀積膜。對于某種特定反應的選擇通常要考慮淀積溫度、膜的特性以及加工中的問題等因素。 例如，用硅烷和氧氣通過氧化反應淀積SiO2膜。反應生成物SiO2淀積在硅片表面，副產(chǎn)物事是氫。 SiH4 + O2 SiO2 + 2H2電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaCVD 反應反應 CVD 反應步驟反應步驟 基本的化學氣相淀積反應包含8個主要步驟，以解釋反應的機制。1）氣體傳輸至淀積區(qū)域；2）膜先驅(qū)物的形成；3）膜先驅(qū)物附著在硅片表面；

12、4）膜先驅(qū)物黏附；5）膜先驅(qū)物擴散；6）表面反應；7）副產(chǎn)物從表面移除；8）副產(chǎn)物從反應腔移除。 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaCVD 傳輸和反應步驟圖傳輸和反應步驟圖CVD 反應室Substrate連續(xù)膜 8) 副產(chǎn)物 去除 1) 反應物的質(zhì)量傳輸副產(chǎn)物 2) 薄膜先驅(qū) 物反應 3) 氣體分 子擴散 4) 先驅(qū)物 的吸附 5) 先驅(qū)物擴散 到襯底中 6) 表面反應 7) 副產(chǎn)物的解 吸附作用排氣氣體傳送Figure 11.8電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda

13、 在化學氣相淀積中，氣體先驅(qū)物傳輸?shù)焦杵砻孢M行吸附作用和反應。列入，下面的三個反應。反應1）顯示硅烷首先分解成SiH2先驅(qū)物。 SiH2先驅(qū)物再和硅烷反應形成Si2H6。在中間CVD反應中， SiH2隨著Si2H6被吸附在硅片表面。然后Si2H6分解形成最終需要的固態(tài)硅膜。SiH4(氣態(tài)) SiH2(氣態(tài)) + H2(氣態(tài)) （高溫分解）SiH4(氣態(tài)) + SiH2(氣態(tài)) Si2H6(氣態(tài)) （反應半成品形成） Si2H6(氣態(tài)) 2Si (固態(tài)) + 3H2(氣態(tài)) （最終產(chǎn)品形成） 以上實例是硅氣相外延的一個反應過程電信學院微電子教研室半導體制造技術by Michael Quirk

14、and Julian Serda 速度限制階段速度限制階段 在實際大批量生產(chǎn)中，CVD反應的時間長短很重要。溫度升高會促使表面反應速度增加?；贑VD反應的有序性，最慢的反應階段會成為整個工藝的瓶頸。換言之，反應速度最慢的階段將決定整個淀積過程的速度。 CVD的反應速度取決于質(zhì)量傳輸和表面反應兩個因素。在質(zhì)量傳輸階段淀積工藝對溫度不敏感，這意味著無論溫度如何，傳輸?shù)焦杵砻婕铀俜磻姆磻獨怏w的量都不足。在此情況下，CVD工藝通常是受質(zhì)量傳輸所限制的。 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda 在更低的反應溫度和壓力下，由于只有更少的能

15、量來驅(qū)動表面反應，表面反應速度會降低。最終反應物達到硅片表面的速度將超過表面化學反應的速度。在這種情況下。淀積速度是受化學反應速度限制的，此時稱表面反應控制限制。 CVD 氣流動力學氣流動力學 CVD氣流動力學對淀積出均勻的膜很重要。所謂氣體流動，指的是反應氣體輸送到硅片表面的反應區(qū)域（見下圖）。CVD氣體流動的主要因素包括，反應氣體從主氣流中到硅片表面的輸送以及在表面的化學反應速度。電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaCVD 中的氣流中的氣流氣流淀積的膜 硅襯底反應副產(chǎn)物反應物的擴散Figure 11.9電信學院微電子教研室半導

16、體制造技術by Michael Quirk and Julian Serda硅片表面的氣流硅片表面的氣流 氣流 邊界層 氣流滯留層Figure 11.10電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaCVD 反應中的壓力反應中的壓力 如果CVD發(fā)生在低壓下，反應氣體通過邊界層達到表面的擴散作用會顯著增加。這會增加反應物到襯底的輸運。在CVD反應中低壓的作用就是使反應物更快地到達襯底表面。在這種情況下，速度限制將受約于表面反應，即在較低壓下CVD工藝是反應速度限制的。 CVD 過程中的摻雜過程中的摻雜 CVD淀積過程中，在SiO2中摻入雜質(zhì)對

17、硅片加工來說也是很重要。例如，在淀積SiO2的過程中，反應氣體中加入PH3后，會形成磷硅玻璃?；瘜W反應方程如下： SiH4(氣)+2PH3(氣)+O2(氣) SiO2(固)+2P(固)+5H2(氣)電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda 在磷硅玻璃中，磷以P2O5的形式存在，磷硅玻璃由P2O5和SiO2的混合物共同組成；對于要永久黏附在硅片表面的磷硅玻璃來說， P2O5 含量（重量比）不超過4，這是因為磷硅玻璃（PSG）有吸潮作用。 應用高密度等離子體CVD可以在600650的溫度下淀積PSG，由于它的淀積溫度、相對平坦的表面、好的

18、間隙填充能力，近來也常采用PSG作為第一層層間介質(zhì)（ILD-1）。在SiO2中引入P2O5可以減小膜應力，進而改進膜的完整性。摻雜會增加玻璃的抗吸水性。PSG層還可以有效地固定離子雜質(zhì)。離子會吸附到磷原子上，因而不能通過PSG層擴散達到硅片表面。電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaCVD 淀積系統(tǒng)淀積系統(tǒng) CVD 設備設計 CVD 反應器的加熱 CVD 反應器的配置 CVD 反應器的總結(jié) 常壓 CVD（ APCVD ） 低壓 CVD（ LPCVD） 等離子體輔助 CVD 等離子體增強 CVD（PECVD） 高密度等離子體 CVD（

19、HDPCVD） 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaCVD 反應器類型反應器類型Figure 11.11電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda各種類型各種類型 CVD 反應器及其主要特點反應器及其主要特點Table 11.2電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda連續(xù)加工的連續(xù)加工的APCVD 反應爐反應爐硅片膜反應氣體 2反應氣體 1惰性分隔氣體(a) 氣體注入類型N2反應氣體加熱器N2N2N2N2N2硅片(

20、b) 通氣類型Figure 11.12電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaAPCVD TEOS-O3改善后的臺階覆蓋改善后的臺階覆蓋Liner oxidep Silicon substratep Epitaxial layern-wellp-wellTrench CVD oxideTEOS-O3Trench fill by chemical vapor depositionNitride-+Figure 11.3電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda 用用TEOSO3淀

21、積淀積SiO2 TEOS是正硅酸乙脂。分子式為Si(C2H5O4)，是一種液體。臭氧（O3）包含三個氧原子，比氧氣有更強的反應活性，因此，這步工藝可以不用等離子體，在低溫下（如400）進行，因為不需要等離子體，O3就能是TEOS分解，因此反應可以在常壓（APCVD,760托）或者亞常壓(SACVD，600托)下。淀積的二氧化硅薄膜改善了臺階覆蓋輪廓，均勻性好，具有作為絕緣介質(zhì)優(yōu)異的電學特性。 優(yōu)點：對于高的深寬比槽有良好的覆蓋填充能力。 缺點：SiO2膜多孔，因而通常需要回流來去掉潮氣并增加膜密度。電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Ser

22、daPSG 回流后平坦化的表面回流后平坦化的表面回流后PSG回流前PSG金屬或多晶硅Figure 11.14電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaLPCVD 與APCVD相比，LPCVD系統(tǒng)有更低的成本、更高的產(chǎn)量及更好的膜性能，因此應用更為廣泛。為了獲得低壓，必須在中等真空度下阿（約0.15托），反應溫度一般在300900，常規(guī)的氧化爐設備就可以應用。 LPCVD的反應室通常是反應速度限制的。在這種低壓條件下，反應氣體的質(zhì)量傳輸不再限制反應的速度。 不同于APCVD的是，LPCVD反應中的邊界層由于低壓的緣故，距離硅片表面更遠（見

23、下圖）。邊界層的分子密度低，使得進入的氣體分子很容易通過這一層擴散，是硅片表面接觸足夠的反應氣體分子。一般來說，LPCVD具有優(yōu)良的臺階覆蓋能力。電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda硅片表面的邊界層硅片表面的邊界層連續(xù)氣流淀積膜 硅襯底邊界層反應物擴散Figure 11.15電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaLPCVD Reaction Chamber for Deposition of Oxides, Nitrides, or Polysilicon三溫區(qū)加熱部件

24、釘式熱電偶 (外部，控制)壓力表抽氣至真空泵氣體入口熱電偶 (內(nèi)部)Figure 11.16電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda用用 TEOS LPCVD 淀積氧化硅淀積氧化硅壓力控制器三溫區(qū)加熱器加熱器TEOSN2O2真空泵氣流控制器LPCVD爐溫度控制器計算機終端工作接口爐溫控制器尾氣Figure 11.17電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaKey Reasons for the Use of Doped Polysilicon in the Gate Stru

25、cture1. 通過摻雜可得到特定的電阻；2. 和二氧化硅優(yōu)良的界面特性；3. 和后續(xù)高溫工藝的兼容性；4. 比金屬電極（如AI）更高的可靠性；5. 在陡峭的結(jié)構(gòu)上淀積的均勻性；6. 實現(xiàn)柵的自對準工藝。 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaDoped Polysilicon as a Gate electroden-wellp-wellp- Epitaxial layerp+ Silicon substratePolysilicon gatep+p+p+n+n+n+Figure 11.18 電信學院微電子教研室半導體制造技術by

26、 Michael Quirk and Julian Serda等離子體輔助等離子體輔助CVDCVD 過程中使用等離子體的好處過程中使用等離子體的好處1.更低的工藝溫度 (250 450)；2.對高的深寬比間隙有好的填充能力 (用高密度等離子體)；3.淀積的膜對硅片有優(yōu)良的黏附能力；4.高的淀積速率；5.少的針孔和空洞，因為有高的膜密度；6.工藝溫度低，因而應用范圍廣。 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda在等離子體輔助在等離子體輔助 CVD 中膜的形成中膜的形成PECVD 反應室連續(xù)膜 8) 副產(chǎn)物 去除 1) 反應物進 入反應室

27、襯底 2) 電場使反 應物分解 3) 薄膜初始 物形成 4) 初始物吸附 5) 初始物擴散到襯底中 6) 表面反應 7) 副產(chǎn)物的解 吸附作用排氣氣體傳送RF 發(fā)生器副產(chǎn)物電極電極RF 場Figure 11.19 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaGeneral Schematic of PECVD for Deposition of Oxides, Nitrides, Silicon Oxynitride or TungstenProcess gasesGas flow controllerPressure controlle

28、rRoughingpumpTurbopumpGas panelRF generatorMatching networkMicrocontroller operator InterfaceExhaustGas dispersion screenElectrodesFigure 11.20 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda用用LPCVD 和和 PECVD 氮化硅的性質(zhì)氮化硅的性質(zhì)Table 11.3 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda高密度等離子體淀積腔高密度等離子

29、體淀積腔Photo 11.4 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda淀積刻蝕淀積工藝淀積刻蝕淀積工藝用 PECVD 淀積的膜在間隙入口處產(chǎn)生夾斷現(xiàn)象，導致在間隙填充中的空洞鑰匙孔效應面包塊效應MetalSiO2在這里開始分開1) 離子誘導薄膜初始產(chǎn)物的淀積2) 氬離子濺射刻蝕掉間隙入口處多余的膜，在膜上導致斜面外形3) 再淀積被刻蝕的材料。重復該過程，最終形成上下一致的形貌CapFigure 11.21 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaHDPCVD 工藝的五個步驟工

30、藝的五個步驟1.離子誘導淀積：指離子被托出等離子體并淀積形成間隙填充的現(xiàn)象；2.濺射刻蝕：具有一定能量的Ar和因為硅片偏置被吸引到薄膜的反應離子轟擊表面并刻蝕原子；3.再次淀積：原子從間隙的底部被剝離，通常會再次淀積到側(cè)壁上；4.熱中性 CVD：這對熱能驅(qū)動的一些淀積反應有很小的貢獻；5.反射：離子反射出側(cè)壁，然后淀積，是另一種貢獻。 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda在渦輪泵出口放置硅片的在渦輪泵出口放置硅片的 HDPCVD機械泵微波2.45 GHz電磁渦輪泵閥門氣體噴頭靜電吸盤上的硅片F(xiàn)igure 11.22 電信學院微電子

31、教研室半導體制造技術by Michael Quirk and Julian Serda介質(zhì)及其性能介質(zhì)及其性能 介電常數(shù) 間隙填充 芯片性能 低k值介電常數(shù) 高k值介電常數(shù) 器件隔離 局部氧化（LOCOS） 淺曹隔離（STI） 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda介質(zhì)間隙填充的三個過程介質(zhì)間隙填充的三個過程2) PECVD 帽帽1) HDPCVD 間隙填充SiO2鋁化學機械 平坦化Figure 11.23 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaULSI 互連中可能的低互

32、連中可能的低K值值ILD材料材料Table 11.4 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda互連延遲互連延遲 (RC) 與特征尺寸的關系與特征尺寸的關系 ( m)Figure 11.24 2.52.01.51.00.500.51.01.52.0特征尺寸 (m)延遲時間 (10-9 sec)互連延遲 (RC)門延遲電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda芯片性能芯片性能 芯片性能的一項指標是信號的傳輸速度。芯片的不斷縮小導致互聯(lián)線寬度減小，使得傳輸信號導線電阻（R）增大。而且

33、，導線間距的縮小產(chǎn)生了更多的寄生電容（C）。最終增加了RC信號延遲（RC信號延遲降低芯片速度，減弱芯片性能）。這是在亞0.25m中凸現(xiàn)的問題，通常稱為互連延遲 （如上圖所示）。從本質(zhì)上講，減小互連尺寸帶來的寄生電阻和電容效應而導致更大的信號延遲。這與晶體管的發(fā)展正好相反，對晶體管而言，隨著柵長變小，延遲變小，晶體管的速度增加。 線電容C正比于絕緣介質(zhì)的k 值，低K值的絕緣介質(zhì)可以減小芯片總的互連電容，減小RC信號延遲 ，提供芯片性能。電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda總互連線電容總互連線電容電容 (10-12 Farads/cm

34、)7654321000.51.01.52.02.53.0間距 (m)K = 4K = 3K = 2K= 1Figure 11.25 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda低低-k 值絕緣介質(zhì)要求值絕緣介質(zhì)要求Table 11.5 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian SerdaDRAM 疊層電容的示意圖疊層電容的示意圖SiO2 介質(zhì)摻雜多晶硅電容極板摻雜多晶硅電容極板埋接觸孔擴散SiO2 dielectricDoped polysiliconcapacitor plateDoped

35、 polysiliconcapacitor plateBuried contact diffusionFigure 11.26 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda淺槽隔離淺槽隔離Photo 11.5 電信學院微電子教研室半導體制造技術by Michael Quirk and Julian Serda旋涂絕緣介質(zhì)旋涂絕緣介質(zhì) 旋涂玻璃 (SOG) 旋涂絕緣介質(zhì) (SOD) 外延 外延生長方法 氣相外延（VEP） 金屬有機 CVD 分子束外延(MBE) CVD質(zhì)量測量 CVD 檢查及故障排除 電信學院微電子教研室半導體制造技術by Mic