電子科大微電子工藝復習提綱

1、硅片準備、硅片制造、硅片測試和揀選、裝配和封裝、終測。是經(jīng)過硅提純、拉單晶、切片、磨片、拋光等工序制備成IC制造所需硅片的過程。是經(jīng)過各種清洗、成膜、光刻、刻蝕和摻雜等一系列復雜的單項工藝制作成芯片的過程。：晶圓片中每個芯片經(jīng)過探針測試，功能和電參數(shù)不合格的打點標記以區(qū)分合格芯片。：晶圓片經(jīng)過劃片，揀選出的合格IC芯片被焊接到IC管殼中，再經(jīng)內(nèi)引線鍵合、封蓋形成成品電路。：成品電路的功能和性能測試答：關(guān)鍵尺寸常稱為最小特征尺寸，它是衡量工藝難度的標志，代表集成電路的工藝水平。IC 的集成度將每隔一年翻一番。1975年被修改為： IC 的集成度將每一年半(18個月)翻一番。摩爾定律預測硅片的加工

2、能力不斷提高。這個定律基本正確。a. 雜質(zhì)表面濃度由該種雜質(zhì)在擴散溫度下的固溶度所決定。當擴散溫度不變時，表面雜質(zhì)濃度維持不變b. 擴散時間越長，擴散溫度越高，則擴散進入硅片內(nèi)的雜質(zhì)總量就越多c. 擴散時間越長，擴散溫度越高，雜質(zhì)擴散得越深a. 在整個擴散過程中，雜質(zhì)總量 QT 保持不變b. 擴散時間越長，擴散溫度越高，則雜質(zhì)擴散得越深，表面濃度越低c. 表面雜質(zhì)濃度可控n學習內(nèi)容：學習內(nèi)容：1. 離子注入概念及目的。2. 離子注入工藝原理、參數(shù)及注入濃度分布。3. 離子注入效應。4. 離子注入設備。5.離子注入的應用。n學習要求：學習要求：1. 掌握離子注入的概念及目的，與擴散工藝相比較離子

3、注入的優(yōu)缺點。2. 理解離子注入?yún)?shù)，注入劑量、注入能量、平均投影射程、平均標準偏差。3. 了解離子注入的溝道效應和注入損傷、高溫退火。4. 了解離子注入機系統(tǒng)的組成結(jié)構(gòu)。5. 了解離子注入在集成電路中的應用。n1. 什么叫光刻？答：光刻是把掩膜版上的電路圖形超精確地轉(zhuǎn)移到涂覆在硅片上的光刻膠膜上，為后續(xù)刻蝕或離子注入提供掩蔽膜，以完成圖形的最終轉(zhuǎn)移的工藝過程。光刻是集成電路制造的關(guān)鍵工藝，光刻是產(chǎn)生關(guān)鍵尺寸的工序。 n2. 定義分辨率答：分辨率是將硅片上兩個相鄰的關(guān)鍵尺寸圖形區(qū)分開的能力。分辨率是光刻中一個重要的性能指標。n3. 什么是套準精度？它對掩模版的套準容差有什么作用？答：套準精度是

4、掩膜版上的圖形與硅片上的圖形的對準程度。按照光刻的要求版上的圖形與片上圖形要精確對準。套準精度也是光刻中一個重要的性能指標。套準容差描述要形成的圖形層和前層的最大相對位移。提高套準精度能減小光刻版的套準容差。 n4. 列出光刻的八個步驟，并對每一步驟做出簡要解釋。答：1）氣相成底膜，增加光刻膠與硅片的粘附性。掩膜版上的圖形與硅片上的圖形的對準程度。n學習內(nèi)容：學習內(nèi)容：1. 金屬化的概念及目的。2. 集成電路對金屬薄膜的要求。3. 先進的金屬化技術(shù)。4. 金屬薄膜淀積的方法，蒸發(fā)和濺射的工藝原理。n學習要求：學習要求：1. 了解金屬化概念和技術(shù)術(shù)語，以及集成電路對金屬膜的要求。2. 了解鋁和銅

5、的優(yōu)缺點，了解大馬士革工藝銅金屬布線工藝。3. 掌握阻擋層金屬的作用，常用的阻擋層金屬。4. 掌握硅化物的作用，常用的硅化物，及自對準金屬硅化物的形成。5. 了解電子束蒸發(fā)過程及電子束蒸發(fā)的優(yōu)缺點。6. 了解濺射過程及濺射的優(yōu)缺點，影響濺射率的因素。 1）有很好的阻擋擴散特性 2）低電阻率具有很低的歐姆接觸電阻 3）與半導體和金屬的粘附性好，接觸良好 4）抗電遷徙 5）膜很薄且高溫下穩(wěn)定性好 6）抗腐蝕和氧化1）TiTiN； 2）TaTaN（主要用于銅布線）n9. 定義硅化物，并解釋難熔金屬硅化物在硅片制造中重要的原因。答：硅化物是在高溫下難熔金屬（通常是鈦Ti、鈷Co）與硅反應形成的金屬化合

6、物（如TiSi2、CoSi2 ）硅化物在硅片制造中非常重要，是因為它減小了源漏和柵區(qū)的接觸電阻，提高了芯片性能。n10. 什么是自對準硅化物工藝，工藝過程以及優(yōu)勢。答：自對準硅化物工藝提供穩(wěn)定的金屬半導體接觸結(jié)構(gòu)、減小源和漏區(qū)接觸電阻以及柵極和源極以及漏極的寄生交疊電容的工藝。工藝過程：利用反刻工藝形成側(cè)墻金屬（如Ti）PVD淀積低溫RTP氨水和雙氧水混合液濕法化學腐蝕高溫RTP。主要優(yōu)點在于避免光刻的對準誤差。 平滑：臺階角度圓滑和側(cè)壁傾斜，臺階高度未減。2）部分平坦化：平滑且臺階高度局部減小。3）局部平坦化：完全填充較小縫隙或局部區(qū)域，相對于平整區(qū)域的總臺階高度未顯著減小4）全局平坦化：局

7、部平坦化且整個Si片表面總臺階高 度顯著減小。1） 平坦化：能獲得全局平坦化， 2）平坦化不同的材料：各種各樣的硅片表面都能平坦化。 3）平坦化多層材料表面：在同一次拋光中能平坦化多層材料。 4）減小嚴重表面起伏：在設計中可以采用嚴格的設計規(guī)則，可采用更多層金屬互連。 5）制作金屬圖形的另一種方法：采用大馬士革工藝 6）改善金屬臺階覆蓋：由于減小了表面起伏，從而改善金屬臺階覆蓋。 7）增加IC可靠性：能提高亞微米器件和電路的速度及可靠性。 8）減少缺陷：通過減薄CMP能去除表面缺陷。 9）不使用危險氣體：不使用干法刻蝕中的危險氣體。n學習內(nèi)容：學習內(nèi)容：1. 集成電路制造基本工藝流程。2. 基本的46m 雙極集成電路工藝技術(shù)。3. 先進的0.18m CMOS集成電路工藝技術(shù)。n學習要求：學習要求：1. 理解工藝集成的概念，集成電路制造