VHDL設(shè)計初步計數(shù)器

1、EDA技術(shù)實(shí)用教程技術(shù)實(shí)用教程第第3 3章章 VHDL設(shè)計初步設(shè)計初步 l與組合電路主要的不同點(diǎn)：帶有存儲功能l基本的時序邏輯電路：觸發(fā)器，以D觸發(fā)器最為常見。lQ=D CP 或CP CP代表時鐘信號3.2 基本時序電路的基本時序電路的VHDL描述描述 3.2 基本時序電路的基本時序電路的VHDL描述描述 3.2.1 D觸發(fā)器的觸發(fā)器的VHDL描述描述 3.2 基本時序電路的基本時序電路的VHDL描述描述 3.2.1 D觸發(fā)器的觸發(fā)器的VHDL描述描述 1. 上升沿檢測表達(dá)式和信號屬性函數(shù)上升沿檢測表達(dá)式和信號屬性函數(shù)EVENT 2. 不完整條件語句與時序電路不完整條件語句與時序電路 表示當(dāng)信

2、號發(fā)生變化的時刻IF 條件表達(dá)式 語句 沒有ELSE （保持） END IF3.2 基本時序電路的基本時序電路的VHDL描述描述 3.2.2 VHDL實(shí)現(xiàn)時序電路的不同表述實(shí)現(xiàn)時序電路的不同表述 3.2 基本時序電路的基本時序電路的VHDL描述描述 3.2.2 VHDL實(shí)現(xiàn)時序電路的不同表述實(shí)現(xiàn)時序電路的不同表述 3.3 計數(shù)器設(shè)計計數(shù)器設(shè)計l計數(shù)器是典型的時序邏輯電路，它用來累計數(shù)器是典型的時序邏輯電路，它用來累計和記憶輸入脈沖的個數(shù)。是數(shù)字系統(tǒng)中計和記憶輸入脈沖的個數(shù)。是數(shù)字系統(tǒng)中很重要的基本操作。很重要的基本操作。l計數(shù)是計誰的數(shù)？計數(shù)是計誰的數(shù)？l主要是對脈沖的個數(shù)進(jìn)行計數(shù)，以實(shí)現(xiàn)測主

3、要是對脈沖的個數(shù)進(jìn)行計數(shù)，以實(shí)現(xiàn)測量、計數(shù)和控制的功能，同時兼有分頻功量、計數(shù)和控制的功能，同時兼有分頻功能。能。 l本例設(shè)計的是一個本例設(shè)計的是一個4位二進(jìn)制加法計數(shù)器位二進(jìn)制加法計數(shù)器。3.3 計數(shù)器的計數(shù)器的VHDL設(shè)計設(shè)計 3.3 計數(shù)器的計數(shù)器的VHDL設(shè)計設(shè)計 3.3.1 4位二進(jìn)制加法計數(shù)器設(shè)計位二進(jìn)制加法計數(shù)器設(shè)計 Buffer 只接收內(nèi)部信號，不接收外部信號，兼有只接收內(nèi)部信號，不接收外部信號，兼有out功能功能 Out類型端口只能輸出，不能與內(nèi)部信號運(yùn)算類型端口只能輸出，不能與內(nèi)部信號運(yùn)算 3.3.2 整數(shù)類型整數(shù)類型 3.3.3計數(shù)器的其他計數(shù)器的其他VHDL表達(dá)方式表達(dá)

4、方式 3.3 計數(shù)器的計數(shù)器的VHDL設(shè)計設(shè)計 3.3.3 計數(shù)器的其他計數(shù)器的其他VHDL表達(dá)方式表達(dá)方式 七段（八段）數(shù)碼管示意圖七段（八段）數(shù)碼管實(shí)物圖七段（八段）數(shù)碼管實(shí)物圖對應(yīng)的引腳給出相應(yīng)的編碼，即可發(fā)光。以共陰極數(shù)碼管為例，如右圖所示。數(shù)碼管靜態(tài)顯示數(shù)碼管靜態(tài)顯示數(shù)碼管動態(tài)顯示l把所有數(shù)碼管的8個筆劃段a-h同名端共陽極連在一起，而每一個數(shù)碼管的公陰極是各自獨(dú)立地控制。數(shù)碼管動態(tài)顯示l所有數(shù)碼管接收到相同的字形碼。所有數(shù)碼管的8個筆劃段a-h同名端連在一起,同一個瞬間所有的數(shù)碼管顯示都是相同的。那么在一個屏幕上如何顯示0,1,2,3,4,5這樣不同的數(shù)字呢? 數(shù)碼管動態(tài)顯示l 首

5、先顯示一個數(shù), 然后關(guān)掉.然后顯示第二個數(shù),又關(guān)掉, 那么將看到連續(xù)的數(shù)字顯示,輪流點(diǎn)亮掃描過程中，每位數(shù)碼管的點(diǎn)亮?xí)r間是極為短暫的（約1ms），由于人的視覺暫留現(xiàn)象及發(fā)光二極管的余輝效應(yīng)，盡管實(shí)際上各位顯示器并非同時點(diǎn)亮，但只要掃描的速度足夠快，給人的印象就是一組穩(wěn)定的顯示數(shù)據(jù)，不會有閃爍感。l 例如數(shù)碼管顯示01234567這么8個數(shù),在實(shí)際的工作流程如下:先打開一個數(shù)碼管送0, 然后關(guān)掉。打開第二個數(shù)碼管送1, 再關(guān)掉, 依次向下,由于速度足夠快, 那么我們將連續(xù)的看到01234567。數(shù)碼管編碼數(shù)碼管編碼l case Q islwhen 0=segsegsegsegsegsegsegs

6、egsegsegsegsegsegsegsegsegnull;l end case; 3.4 實(shí)用計數(shù)器的實(shí)用計數(shù)器的VHDL設(shè)計設(shè)計 RSTENCLKCQ(3)COUTCQ(2)CQ(1)CQ(0)CNT10帶有異步復(fù)位同步使能的十進(jìn)制加法計數(shù)器3.4 實(shí)用計數(shù)器的實(shí)用計數(shù)器的VHDL設(shè)計設(shè)計 3.3.3 計數(shù)器的其他計數(shù)器的其他VHDL表達(dá)方式表達(dá)方式 接下頁接下頁3.4 實(shí)用計數(shù)器的實(shí)用計數(shù)器的VHDL設(shè)計設(shè)計 接上頁接上頁3.4 實(shí)用計數(shù)器的實(shí)用計數(shù)器的VHDL設(shè)計設(shè)計 3.3.3 計數(shù)器的其他計數(shù)器的其他VHDL表達(dá)方式表達(dá)方式 1. 十進(jìn)制計數(shù)器相關(guān)語法十進(jìn)制計數(shù)器相關(guān)語法 3.4

7、 實(shí)用計數(shù)器的實(shí)用計數(shù)器的VHDL設(shè)計設(shè)計 3.3.3 計數(shù)器的其他計數(shù)器的其他VHDL表達(dá)方式表達(dá)方式 2. 程序分析程序分析3.4 實(shí)用計數(shù)器的實(shí)用計數(shù)器的VHDL設(shè)計設(shè)計 3.3.3 計數(shù)器的其他計數(shù)器的其他VHDL表達(dá)方式表達(dá)方式 2. 程序分析程序分析3.4 實(shí)用計數(shù)器的實(shí)用計數(shù)器的VHDL設(shè)計設(shè)計 3.3.3 計數(shù)器的其他計數(shù)器的其他VHDL表達(dá)方式表達(dá)方式 3. 時序模塊中的同步控制信號和異步控制信號的構(gòu)建時序模塊中的同步控制信號和異步控制信號的構(gòu)建 4. 另一種描述方式另一種描述方式 3.4 實(shí)用計數(shù)器的實(shí)用計數(shù)器的VHDL設(shè)計設(shè)計 3.3.3 計數(shù)器的其他計數(shù)器的其他VHDL

8、表達(dá)方式表達(dá)方式 3. 時序模塊中的同步控制信號和異步控制信號的構(gòu)建時序模塊中的同步控制信號和異步控制信號的構(gòu)建 4. 另一種描述方式另一種描述方式 習(xí)習(xí) 題題3-1 畫出與以下實(shí)體描述對應(yīng)的原理圖符號元件：畫出與以下實(shí)體描述對應(yīng)的原理圖符號元件：習(xí)習(xí) 題題3-2 圖圖3-16所示的是所示的是4選選1多路選擇器，試分別用多路選擇器，試分別用IF_THEN語句、語句、WHEN_ELSE和和CASE語句的表達(dá)方式寫出此電路的語句的表達(dá)方式寫出此電路的VHDL程序，要求程序，要求選擇控制信號選擇控制信號s1和和s0的數(shù)據(jù)類型為的數(shù)據(jù)類型為STD_LOGIC；當(dāng)；當(dāng)s1=0，s0=0；s1=0，s0=

9、1；s1=1，s0=0和和s1=1，s0=1時，分別執(zhí)行時，分別執(zhí)行y=a、y=b、y=c、y=d。 習(xí)習(xí) 題題3-3圖圖3-17所示的是雙所示的是雙2選選1多路選擇器構(gòu)成的電路多路選擇器構(gòu)成的電路MUXK，對于其中，對于其中MUX21A，當(dāng)，當(dāng)s=0和和s=1時，分別有時，分別有y=a和和y=b。試在一個結(jié)構(gòu)。試在一個結(jié)構(gòu)體中用兩個進(jìn)程來表達(dá)此電路，每個進(jìn)程中用體中用兩個進(jìn)程來表達(dá)此電路，每個進(jìn)程中用CASE語句描述一個語句描述一個2選選1多路選擇器多路選擇器MUX21A。習(xí)習(xí) 題題3-4 將將3-20程序的計數(shù)器改為程序的計數(shù)器改為12進(jìn)制計數(shù)器，程序用例進(jìn)制計數(shù)器，程序用例3-21的方式

10、表的方式表述，并且將復(fù)位述，并且將復(fù)位RST改為同步清改為同步清0控制，加載信號控制，加載信號LOAD改為異步控制改為異步控制方式。討論例方式。討論例3-20與例與例3-21的異同點(diǎn)。的異同點(diǎn)。3-5 設(shè)計含有異步清零和計數(shù)使能的設(shè)計含有異步清零和計數(shù)使能的16位二進(jìn)制加減可控計數(shù)器。位二進(jìn)制加減可控計數(shù)器。3-6 圖圖3-18是一個含有上升沿觸發(fā)的是一個含有上升沿觸發(fā)的D觸發(fā)器的時序電路，試寫出此電觸發(fā)器的時序電路，試寫出此電路的路的VHDL設(shè)計文件。設(shè)計文件。 習(xí)習(xí) 題題3-7 給出給出1位全減器的位全減器的VHDL描述。要求：描述。要求：（1）首先設(shè)計）首先設(shè)計1位半減器，然后用例化語句

11、將它們連接起來，圖位半減器，然后用例化語句將它們連接起來，圖3-19中中h_ suber是半減器，是半減器，diff是輸出差，是輸出差，s _out是借位輸出，是借位輸出，sub _in是是借位輸入。借位輸入。（2）根據(jù)圖）根據(jù)圖3-19設(shè)計設(shè)計1位全減器。以位全減器。以1位全減器為基本硬件，構(gòu)成串行位全減器為基本硬件，構(gòu)成串行借位的借位的8位減法器，要求用例化語句來完成此項設(shè)計（減法運(yùn)算是位減法器，要求用例化語句來完成此項設(shè)計（減法運(yùn)算是 x y sun _in = diffr）。）。 習(xí)習(xí) 題題3-8 給出一個給出一個4選選1多路選擇器的多路選擇器的VHDL描述。選通控制端有描述。選通控制

12、端有4個輸入：個輸入：S0、S1、S2、S3。當(dāng)且僅當(dāng)。當(dāng)且僅當(dāng)S0=0時：時：Y=A；S1=0時：時：Y=B；S2=0時：時：Y=C；S3=0時：時：Y=D。3-9 分頻方法有多種，最簡單的是二分頻和偶數(shù)分頻甚至奇數(shù)分頻，這分頻方法有多種，最簡單的是二分頻和偶數(shù)分頻甚至奇數(shù)分頻，這用觸發(fā)器或指定計數(shù)模的計數(shù)器即可辦到。但對于現(xiàn)場實(shí)現(xiàn)指定分頻比用觸發(fā)器或指定計數(shù)模的計數(shù)器即可辦到。但對于現(xiàn)場實(shí)現(xiàn)指定分頻比或小數(shù)分頻率的分頻電路的設(shè)計就不是很簡單了?；蛐?shù)分頻率的分頻電路的設(shè)計就不是很簡單了。試對例試對例3-20的設(shè)計稍作修改，將其進(jìn)位輸出的設(shè)計稍作修改，將其進(jìn)位輸出COUT與異步加載控制與異步

13、加載控制LOAD連在一起，構(gòu)成一個自動加載型連在一起，構(gòu)成一個自動加載型16位二進(jìn)制數(shù)計數(shù)器，也即一個位二進(jìn)制數(shù)計數(shù)器，也即一個16位可位可控的分頻器，給出其控的分頻器，給出其VHDL表述，并說明工作原理。設(shè)輸入頻率表述，并說明工作原理。設(shè)輸入頻率fi=4MHz，輸出頻率輸出頻率fo=516.51Hz（允許誤差（允許誤差0.1Hz），），16位加載數(shù)值位加載數(shù)值=？。？。3-10 用用VHDL設(shè)計一個功能類似設(shè)計一個功能類似74LS160的計數(shù)器。的計數(shù)器。3-11 給出含有異步清零和計數(shù)使能的給出含有異步清零和計數(shù)使能的16位二進(jìn)制加減可控計數(shù)器的位二進(jìn)制加減可控計數(shù)器的VHDL描述。描述。

14、 習(xí)習(xí) 題題3-12 分別給出以下分別給出以下2個個RTL圖的圖的VHDL描述，注意其中的描述，注意其中的D觸發(fā)器和鎖存觸發(fā)器和鎖存器的表述。器的表述。 KHF-5型 FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)簡介l芯片簡介：1、FPGA芯片型號：EP1K100QC208-32、ALTERA公司生產(chǎn)3、集成10萬門4、引腳數(shù)為208系統(tǒng)資源l 50MHz、22.1184MHz、11MHz時鐘l 16個數(shù)據(jù)開關(guān)、4個脈沖開關(guān)、16個LEDl 10個數(shù)碼管：右邊兩個為靜態(tài)顯示，其他8個為動態(tài)顯示l A/D轉(zhuǎn)換：ADC0809（8位）、MAX196（12位）l D/A轉(zhuǎn)換：DAC0800l 44鍵盤、RS485接口、擴(kuò)展

15、接口、揚(yáng)聲器、液晶（12864）等引腳設(shè)置I/O口口引腳引腳引腳資源引腳資源clk時鐘PIN_8022.184M晶振F_IN待測頻率PIN_18350M晶振COUT溢出 PIN_103LED管 H0H6十位顯示PIN_170 172 173 174 175 176 177右邊第二個數(shù)碼管a b c d e f g L0L6個位顯示PIN_161 162 163 164 166 167 168右邊第一個數(shù)碼管a b c d e f g引腳設(shè)置步驟l打開編譯好的工程；l選擇菜單AssignmentAssignment Editor在出現(xiàn)的對話框中將Category項改為PIN；l在下面的表格中雙擊To下面的列選擇待分配的輸入輸出口，雙擊Location選擇FPGA上相應(yīng)的引腳；l把所有引腳設(shè)置完成后對工程編譯。選菜單AssignmentAssignment Editor在頁面中Category選 Pin 進(jìn)行設(shè)置，如下