《微電子學(xué)概論》chap04

1、第 四 章集成電路制造工藝1 集成電路的制造需要非常復(fù)雜的技術(shù)，它主要由半導(dǎo)體物理與器件專(zhuān)業(yè)負(fù)責(zé)研究。VLSI設(shè)計(jì)者可以不去深入研究，但是作為從事系統(tǒng)設(shè)計(jì)的工程師，有必要了解芯片設(shè)計(jì)中的工藝基礎(chǔ)知識(shí)，才能根據(jù)工藝技術(shù)的特點(diǎn)優(yōu)化電路設(shè)計(jì)方案。對(duì)于電路和系統(tǒng)設(shè)計(jì)者來(lái)說(shuō)，更多關(guān)注的是工藝制造的能力，而不是工藝的具體實(shí)施過(guò)程。 由于系統(tǒng)芯片SOC（System On Chip）的出現(xiàn)，給IC設(shè)計(jì)者提出了更高的要求，也面臨著新的挑戰(zhàn)：設(shè)計(jì)者不僅要懂系統(tǒng)、電路，也要懂工藝、制造。學(xué)習(xí)工藝的必要性2集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)芯片檢測(cè)單晶、外延材料掩膜版芯片制造過(guò)程封裝測(cè)試 系統(tǒng)需求包括功能設(shè)計(jì)、邏

2、輯設(shè)計(jì)、電路設(shè)計(jì)、掩膜版圖設(shè)計(jì)、計(jì)算機(jī)仿真（后面章節(jié)討論）。3集成電路的設(shè)計(jì)過(guò)程： 設(shè)計(jì)創(chuàng)意 + 仿真驗(yàn)證集成電路芯片設(shè)計(jì)過(guò)程框架From 吉利久教授是功能要求行為設(shè)計(jì)（VHDL）行為仿真綜合、優(yōu)化網(wǎng)表時(shí)序仿真布局布線(xiàn)版圖后仿真否是否否是Sing off設(shè)計(jì)業(yè)4制造業(yè)芯片制造過(guò)程AA5直拉單晶硅6由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝 光刻 蝕硅片測(cè)試和封裝用掩膜版重復(fù)20-30次78集成電路芯片的顯微照片9集成電路的內(nèi)部單元(俯視圖)10N溝道MOS晶體管11CMOS集成電路(互補(bǔ)型MOS集成電路)：目前應(yīng)用最為廣泛的一種集成電路，約占集成電路總數(shù)的95%以上。124.1 集成電路

3、制造工藝圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類(lèi)似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等制膜：制作各種材料的薄膜13一、圖形轉(zhuǎn)換：光刻光刻三要素：光刻膠、掩膜版和光刻機(jī)光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹(shù)脂和有機(jī)溶劑等混合而成的膠狀液體。光刻膠是對(duì)光、電子束或者x線(xiàn)等敏感，具有在顯影液中溶解性變化的性質(zhì)，同時(shí)具有耐腐蝕性的材料。光刻膠有正型和負(fù)型兩種。正型光刻膠受紫外線(xiàn)照射，其感光的部分發(fā)生光分解反應(yīng)溶于顯影液，末感光的部分顯影后仍然留在基片的表面。與此相反，負(fù)型光刻膠的未感光的部分溶于顯影液中，而感光部分顯影后仍留在基片表

4、面。光刻膠受到特定波長(zhǎng)光線(xiàn)的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠負(fù)膠：分辨率差，適于加工線(xiàn)寬3m的線(xiàn)條14正膠：曝光后可溶負(fù)膠：曝光后不可溶光刻工藝流程示意圖15光刻工藝（Photolithography) 將電路圖形轉(zhuǎn)移到晶片上Design = Mask （掩膜） = Wafer（晶片）16光刻需要的掩模CMOS電路版圖和斷面構(gòu)造版圖 Layout掩模 MaskCMOS工藝中使用的掩模（與左圖對(duì)應(yīng)）17IC由不同層次的材料組成的。每一層上的圖形各不相同。在每一層上形成不同圖形的過(guò)程叫光刻。版圖由代表不同

5、類(lèi)型“層”的多邊形組成。在IC工藝中制作每一層時(shí)，都需要用掩模板來(lái)確定在什么位置進(jìn)行摻雜、腐蝕、氧化等。光刻是定域半導(dǎo)體面積的一種手段。在此確定的面積上，進(jìn)行工藝加工。光刻的目的就是在二氧化硅或金屬薄膜上面刻蝕出與Mask上完全對(duì)應(yīng)的幾何圖形，從而實(shí)現(xiàn)選擇性摻雜、腐蝕、氧化等目的。18光刻工序：光刻膠的涂覆爆光顯影刻蝕去膠光刻的基本要素是掩模板和光刻膠。19三種光刻方式20二、幾種常見(jiàn)的光刻方法接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個(gè)很小的間隙(1025m)，可以大大減小掩膜版的損傷，分辨率較低投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形

6、投影到襯底上的曝光方法，目前用的最多的曝光方式21三、超細(xì)線(xiàn)條光刻技術(shù)甚遠(yuǎn)紫外線(xiàn)(EUV) 電子束光刻 X射線(xiàn)離子束光刻22 經(jīng)過(guò)光刻后在光刻膠上得到的圖形并不是器件的最終組成部分，光刻只是在光刻膠上形成臨時(shí)圖形。為了得到集成電路真正需要的圖形，必須將光刻膠上的圖形轉(zhuǎn)移到硅片上。完成這種圖形轉(zhuǎn)換的方法之一就是將未被光刻膠掩蔽的部分通過(guò)選擇性腐蝕去掉。 常用的腐蝕方法分為濕法刻蝕和干法刻蝕23四、刻蝕技術(shù)濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過(guò)化學(xué)反應(yīng)進(jìn)行刻蝕的方法干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過(guò)轟擊等物理作

7、用而達(dá)到刻蝕的目的241. 濕法腐蝕： 利用液態(tài)化學(xué)試劑或溶液通過(guò)化學(xué)反應(yīng)進(jìn)行刻蝕的方法，用在線(xiàn)條較大的IC(3mm)；優(yōu)點(diǎn)：選擇性好；重復(fù)性好；生產(chǎn)效率高；設(shè)備簡(jiǎn)單；成本低；缺點(diǎn)：鉆蝕嚴(yán)重；對(duì)圖形的控制性差；廣泛應(yīng)用在半導(dǎo)體工藝中：磨片、拋光、清洗、腐蝕；252. 干法刻蝕主要有濺射與離子束刻蝕、等離子刻蝕、反應(yīng)離子刻蝕等。濺射與離子束刻蝕：通過(guò)高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差等離子刻蝕(Plasma Etching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實(shí)現(xiàn)刻蝕。選擇性好、對(duì)襯底損傷較小，但各向異性較差反應(yīng)離子刻蝕(Reactive Ion E

8、tching，簡(jiǎn)稱(chēng)為RIE)：通過(guò)活性離子對(duì)襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點(diǎn)，同時(shí)兼有各向異性和選擇性好的優(yōu)點(diǎn)。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過(guò)轟擊等物理作用而達(dá)到刻蝕的目的。優(yōu)點(diǎn)：各項(xiàng)異性好，可以高保真的轉(zhuǎn)移光刻圖形；264.2 擴(kuò)散與離子注入摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸磷(P)、砷(As) N型硅硼(B) P型硅摻雜工藝：擴(kuò)散、離子注入27

9、一. 擴(kuò) 散 擴(kuò)散法（diffusion）是將摻雜氣體導(dǎo)入放有硅片的高溫爐中，將雜質(zhì)擴(kuò)散到硅片內(nèi)的一種方法。有以下兩種擴(kuò)散方式：替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位：、族元素一般要在很高的溫度(9501280)下進(jìn)行磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙：Na、K、Fe、Cu、Au 等元素?cái)U(kuò)散系數(shù)要比替位式擴(kuò)散大67個(gè)數(shù)量級(jí)對(duì)于雜質(zhì)擴(kuò)散，除了縱向擴(kuò)散（向垂直硅表面方向擴(kuò)散）外，還有橫向擴(kuò)散（向側(cè)面擴(kuò)散）。28雜質(zhì)橫向擴(kuò)散示意圖立體示意圖剖面圖由于橫向擴(kuò)散，實(shí)際的擴(kuò)散區(qū)寬度將大于氧化層掩蔽窗口的尺寸，對(duì)制作小

10、尺寸器件不利擴(kuò)散方法主要有：固態(tài)源擴(kuò)散、液態(tài)源擴(kuò)散和氣態(tài)源擴(kuò)散橫向擴(kuò)散使擴(kuò)散區(qū)的四個(gè)角為球面狀，引起電場(chǎng)在該處集中，導(dǎo)致pn結(jié)擊穿電壓降低。29摻雜層的橫向擴(kuò)展30固態(tài)源擴(kuò)散：如B2O3、P2O5、BN等利用固態(tài)源進(jìn)行擴(kuò)散的裝置示意圖31利用液態(tài)源進(jìn)行擴(kuò)散的裝置示意圖32二. 離子注入離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定.（需要進(jìn)行退火處理）.。 離子注入的主要特點(diǎn)： 摻雜的均勻性好溫度低：小于600，可避免高溫過(guò)程引起的缺陷?？梢跃_控制雜質(zhì)分布可以注入各種各樣的元素橫向擴(kuò)展比擴(kuò)散要小得

11、多。（接近垂直射入襯底）可以對(duì)化合物半導(dǎo)體進(jìn)行摻雜。（化合物半導(dǎo)體材料經(jīng)過(guò)高溫過(guò)程后，組分可能發(fā)生變化，因此無(wú)法采用高溫?cái)U(kuò)散工藝進(jìn)行摻雜）離子注入目前已成為集成電路工藝中主要的雜質(zhì)摻雜技術(shù)33離子注入系統(tǒng)的原理示意圖離子注入系統(tǒng)主要包括：離子源（產(chǎn)生注入離子）、磁分析器（篩選出需要的雜質(zhì)離子）、加速管、聚焦和掃描系統(tǒng)、靶室和后臺(tái)處理系統(tǒng)。34離子注入到無(wú)定形靶中的高斯分布情況35 離子注入原理：高能離子射入靶（襯底）后，不斷與襯底中的原子核以及核外電子碰撞，能量逐步損失，最后停止下來(lái)。每個(gè)離子停止下來(lái)的位置是隨機(jī)的，大部分將不在晶格上。 36三.退 火退火：也叫熱處理，集成電路工藝中所有的在氮

12、氣等不活潑氣氛中進(jìn)行的熱處理過(guò)程都可以稱(chēng)為退火。退火作用：激活雜質(zhì)：使不在晶格位置上的離子運(yùn)動(dòng)到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用；消除晶格損傷引起的晶體缺陷；退火方式：爐退火：在擴(kuò)散爐中升溫然后降溫；時(shí)間太長(zhǎng)，使雜質(zhì)分布發(fā)生顯著改變，引起橫向擴(kuò)散；快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)；可在很短時(shí)間(10-8102s)消除缺陷，激活雜質(zhì)，完成退火。374.3 氧化工藝氧化：制備SiO2層SiO2的性質(zhì)及其作用SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng)38一.

13、 氧化硅層的主要作用在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分?jǐn)U散時(shí)的掩蔽層，離子注入的(有時(shí)與光刻膠、Si3N4層一起使用)阻擋層作為集成電路的隔離介質(zhì)材料作為電容器的絕緣介質(zhì)材料作為多層金屬互連層之間的介質(zhì)材料作為對(duì)器件和電路進(jìn)行鈍化的鈍化層材料39二. SiO2的制備方法熱氧化法干氧氧化水蒸汽氧化濕氧氧化干氧濕氧干氧(簡(jiǎn)稱(chēng)干濕干)氧化法氫氧合成氧化化學(xué)氣相淀積法熱分解淀積法濺射法Si(固體) + O2 SiO2 Si + 2H2O SiO2 + 2H2 40進(jìn)行干氧和濕氧氧化的氧化爐示意圖41化學(xué)汽相淀積(CVD)化學(xué)汽相淀積(Chemical Vapor Depositi

14、on)：通過(guò)氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過(guò)程CVD技術(shù)特點(diǎn)：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺(tái)階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡(jiǎn)單等一系列優(yōu)點(diǎn)CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等42化學(xué)汽相淀積(CVD)常壓化學(xué)汽相淀積(APCVD)低壓化學(xué)汽相淀積(LPCVD)等離子增強(qiáng)化學(xué)汽相淀積(PECVD)43常壓化學(xué)汽相淀積(APCVD)反應(yīng)器的結(jié)構(gòu)示意圖44低壓化學(xué)汽相淀積(LPCVD)反應(yīng)器的結(jié)構(gòu)示意圖這種反應(yīng)器的最大特點(diǎn)是薄膜厚度的均勻性非常好,裝片量大,但淀積速度慢.4

15、5平行板型PECVD反應(yīng)器的結(jié)構(gòu)示意圖(這種反應(yīng)器的最大優(yōu)點(diǎn)是淀積溫度低)46化學(xué)汽相淀積(CVD)單晶硅的化學(xué)汽相淀積(外延)：一般地，將在單晶襯底上生長(zhǎng)單晶材料的工藝叫做外延，生長(zhǎng)有外延層的晶體片叫做外延片二氧化硅的化學(xué)汽相淀積：可以作為金屬化時(shí)的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴(kuò)散源 低溫CVD氧化層：低于500中等溫度淀積：500800高溫淀積：900左右SiCl4 + 2H2 Si + 4HCl 47化學(xué)汽相淀積(CVD)多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作

16、為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實(shí)現(xiàn)源漏區(qū)自對(duì)準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。氮化硅的化學(xué)汽相淀積：中等溫度(780820)的LPCVD或低溫(300) PECVD方法淀積48物理氣相淀積(PVD)蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來(lái)源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場(chǎng)作用下，氣體放電形成的離子被強(qiáng)電場(chǎng)加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上49蒸發(fā)原理圖50集成電路工藝圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻刻蝕

17、：干法刻蝕、濕發(fā)刻蝕摻雜：離子注入 退火擴(kuò)散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射51作 業(yè)集成電路工藝主要分為哪幾大類(lèi)，每一類(lèi)中包括哪些主要工藝，并簡(jiǎn)述各工藝的主要作用簡(jiǎn)述光刻的工藝過(guò)程524.4 CMOS集成電路制造工藝531、形成N阱（見(jiàn)圖a）初始氧化淀積氮化硅層光刻1版，定義出N阱反應(yīng)離子刻蝕氮化硅層N阱離子注入，注磷雙阱CMOS工藝制作CMOS反相器的工藝流程圖如下：（磷+砷）（N阱光刻）（N阱磷注入+砷注入）（a）542、形成P阱（見(jiàn)圖b，c） 在N阱區(qū)生長(zhǎng)厚氧化層，其它區(qū)域被氮化硅層保護(hù)而不會(huì)被氧化去掉光刻膠及氮化硅層 P阱離

18、子注入，注硼（硼）（氧化層）（N阱氧化）（第一次p阱硼注入）（b）553、推阱退火驅(qū)入去掉N阱區(qū)的氧化層（阱推進(jìn)）（第二次和第三次p阱硼注入）（c）564、形成場(chǎng)隔離區(qū)（見(jiàn)圖d） 生長(zhǎng)一層薄氧化層淀積一層氮化硅光刻場(chǎng)隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來(lái)反應(yīng)離子刻蝕氮化硅場(chǎng)區(qū)離子注入熱生長(zhǎng)厚的場(chǎng)氧化層去掉氮化硅層5、形成多晶硅柵（見(jiàn)圖d，e） 生長(zhǎng)柵氧化層 淀積多晶硅 光刻多晶硅柵 刻蝕多晶硅柵多晶硅柵（d）場(chǎng)氧生長(zhǎng)柵氧多晶硅淀積多晶硅刻蝕576、形成硅化物淀積氧化層反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層淀積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi去掉氧化層上的沒(méi)有發(fā)生化學(xué)反應(yīng)

19、的Ti或Co高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2（e）側(cè)墻選擇n注入選擇p注入源/漏雜質(zhì)激活自對(duì)準(zhǔn)硅化物587、形成N管源漏區(qū)光刻，利用光刻膠將PMOS區(qū)保護(hù)起來(lái)離子注入磷或砷，形成N管源漏區(qū)8、形成P管源漏區(qū)（見(jiàn)圖e）光刻，利用光刻膠將NMOS區(qū)保護(hù)起來(lái)離子注入硼，形成P管源漏區(qū)599、形成接觸孔 （見(jiàn)圖f） 化學(xué)氣相淀積磷硅玻璃層退火和致密光刻接觸孔版反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔（f）介質(zhì)I平坦化：淀積氧化層氧化層回流光刻、刻蝕6010、形成第一層金屬（見(jiàn)圖g，h）淀積金屬鎢(W)，形成鎢塞（g）濺射TiWLPCVD 鎢刻蝕鎢（W塞）6111、形成第一層金屬淀積金屬層，如Al

20、-Si、Al-Si-Cu合金等光刻第一層金屬版，定義出連線(xiàn)圖形反應(yīng)離子刻蝕金屬層，形成互連圖形（h）濺射Tiw淀積Al（0.5%Cu)形成金屬I(mǎi)6212、形成穿通接觸孔（見(jiàn)圖i）化學(xué)氣相淀積PETEOS通過(guò)化學(xué)機(jī)械拋光進(jìn)行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔13、形成第二層金屬（見(jiàn)圖i）淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第二層金屬版，定義出連線(xiàn)圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形（i）淀積氧化層刻蝕穿通孔形成金屬I(mǎi)I6314、合金15、形成鈍化層 在低溫條件下(小于300)淀積氮化硅 光刻鈍化版 刻蝕氮化硅，形成鈍化圖形16、測(cè)試、封裝，完成集成電路的

21、制造工藝CMOS集成電路一般采用(100)晶向的硅材料（過(guò)程見(jiàn)CMOS）64AA654.5 雙極集成電路制造工藝雙極集成電路最主要的應(yīng)用領(lǐng)域是模擬和超高速集成電路,集成電路中晶體管的所有電極都必須制作在芯片的表面。在現(xiàn)代集成電路工藝中廣泛采用的是厚場(chǎng)氧化層隔離方法和先進(jìn)的溝槽隔離方法。66采用厚氧化層隔離技術(shù)的npn晶體管的截面圖67制作埋層（如圖a）：主要作用是減少集電極的串聯(lián)電阻。初始氧化，熱生長(zhǎng)厚度約為5001000nm的氧化層光刻1#版(埋層版)，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠進(jìn)行大劑量As+注入并退火，形成n+埋層雙極集成電路工藝（a）68生長(zhǎng)n型外延層

22、（如圖b）利用HF腐蝕掉硅片表面的氧化層將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定（b）69形成橫向氧化物隔離區(qū)（如圖c，d，e）熱生長(zhǎng)一層薄氧化層，厚度約50nm淀積一層氮化硅，厚度約100nm光刻2#版(場(chǎng)區(qū)隔離版）（C）70形成橫向氧化物隔離區(qū)利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉進(jìn)行硼離子注入（d）71形成橫向氧化物隔離區(qū)去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場(chǎng)氧化層隔離區(qū)去掉氮化硅層（e）72形成基區(qū)（如圖f）光刻3#版(基區(qū)版)，利用光刻膠將收集區(qū)遮擋住，暴露出基區(qū)基區(qū)離子注入硼（f）73形成接觸孔（如圖g） ：光

23、刻4#版(基區(qū)接觸孔版)進(jìn)行大劑量硼離子注入刻蝕掉接觸孔中的氧化層（g）74形成基極接觸（如圖h）光刻5#版(基區(qū)接觸孔版)進(jìn)行大劑量硼離子注入75形成發(fā)射區(qū)和集電極接觸（如圖i）光刻6#版(發(fā)射區(qū)版)，利用光刻膠將基極接觸孔保護(hù)起來(lái)，暴露出發(fā)射極和集電極接觸孔進(jìn)行低能量、高劑量的砷離子注入，形成發(fā)射區(qū)和集電區(qū)（i）76金屬化（如圖j）淀積金屬，一般是鋁或Al-Si、Pt-Si合金等光刻7#版(連線(xiàn)版)，形成金屬互連線(xiàn)合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450、N2-H2氣氛下處理2030分鐘形成鈍化層在低溫條件下(小于300)淀積氮化硅光刻8#版(鈍化版)刻蝕氮化硅，形成鈍

24、化圖形測(cè)試、封裝、完成集成電路的制造工藝774.6 接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料但Al連線(xiàn)也存在一些比較嚴(yán)重的問(wèn)題電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等Cu連線(xiàn)工藝有望從根本上解決該問(wèn)題IBM、Motorola等已經(jīng)開(kāi)發(fā)成功目前，互連線(xiàn)已經(jīng)占到芯片總面積的7080%；且連線(xiàn)的寬度越來(lái)越窄，電流密度迅速增加78幾個(gè)概念場(chǎng)區(qū)有源區(qū)柵結(jié)構(gòu)材料Al-二氧化硅結(jié)構(gòu)多晶硅-二氧化硅結(jié)構(gòu)難熔金屬硅化物/多晶硅-二氧化硅結(jié)構(gòu)794.7 隔離技術(shù) 在集成電路中要把晶體管在電學(xué)上隔離開(kāi)，目前常用的隔離技術(shù)主要有：PN結(jié)隔離等平面氧化層隔離絕緣介質(zhì)隔離溝槽隔離80標(biāo)準(zhǔn)隱埋集電極隔離工藝（簡(jiǎn)稱(chēng)S

25、BC），見(jiàn)上圖。首先在p型硅襯底上利用擴(kuò)散技術(shù)形成n+埋層，再外延n型硅層，然后進(jìn)行隔離擴(kuò)散直通襯底的p型區(qū)，從而將外延層分割成一個(gè)一個(gè)孤立的n型區(qū)，不同n型區(qū)之間靠反向偏置的pn結(jié)隔離。缺點(diǎn)：隔離區(qū)較寬，限制了集成密度的提高；寄生電容較大，使電路速度受到限制；目前少用這種隔離結(jié)構(gòu)。81介質(zhì)隔離的工藝流程優(yōu)點(diǎn)：隔離效果好。缺點(diǎn)：研磨背面時(shí)要求精確的機(jī)械定位。在硅片上熱生長(zhǎng)一層氧化硅并進(jìn)行光刻利用氧化層作為掩蔽進(jìn)行各向異性腐蝕，刻出V形槽去掉掩蔽氧化層后，熱生長(zhǎng)一層厚度為1微米的氧化層該氧化層即為單晶硅和隨后淀積的多晶硅之間的介質(zhì)隔離層研磨硅片背面的單晶硅，直至磨出單晶硅島為止在這些硅島內(nèi)可制作各種類(lèi)型的器件82采用厚氧化層隔離技術(shù)的npn晶體管的截面圖這種工藝中，橫向之