3、ARM9硬件平臺設(shè)計ppt課件

1、提綱13245印制板的設(shè)計嵌入式硬件平臺設(shè)計最小系統(tǒng)的設(shè)計嵌入式系統(tǒng)簡介S3C2410X概述外設(shè)及系統(tǒng)總線6硬件系統(tǒng)的調(diào)試.嵌入式系統(tǒng)的軟硬件框架嵌入式系統(tǒng)簡介串口、并口、USB、以太網(wǎng)等LED、LCD、觸摸屏、鼠標(biāo)、鍵盤等Linux、uCLinux、uC/OS-II、WINDOWS CE等.嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系構(gòu)造設(shè)計.嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設(shè)計義務(wù)和目的，并提煉出設(shè)計規(guī)格闡明書，作為正式設(shè)計指點和驗收的規(guī)范。系統(tǒng)的需求普通分功能性需求和非功能性需求兩方面。功能性需求是系統(tǒng)的根本功能，如輸入輸出信號、操作方式等；非功能需求包括系統(tǒng)性能、本錢、功耗、體積、分量等要

2、素。體系構(gòu)造設(shè)計：描畫系統(tǒng)如何實現(xiàn)所述的功能和非功能需求，包括對硬件、軟件和執(zhí)行安裝的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個好的體系構(gòu)造是設(shè)計勝利與否的關(guān)鍵。.嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設(shè)計：基于體系構(gòu)造，對系統(tǒng)的軟件、硬件進(jìn)展詳細(xì)設(shè)計。為了縮短產(chǎn)品開發(fā)周期，設(shè)計往往是并行的。系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行安裝集成在一同，進(jìn)展調(diào)試，發(fā)現(xiàn)并改良單元設(shè)計過程中的錯誤。系統(tǒng)測試：對設(shè)計好的系統(tǒng)進(jìn)展測試，看其能否滿足規(guī)格闡明書中給定的功能要求。.JXARM9-2410教學(xué)系統(tǒng)的硬件組成本章將以武漢創(chuàng)維特公司消費的JXARM9-2410教學(xué)系統(tǒng)為原型，詳細(xì)分析系統(tǒng)的硬件設(shè)計步驟、實現(xiàn)細(xì)節(jié)以

3、及調(diào)試技巧等。.S3C2410X內(nèi)部構(gòu)造圖S3C2410X概述.S3C2410X片上資源ARM920T核、任務(wù)頻率203MHz；16KB 數(shù)據(jù)Cache， 16KB 指令Cache，MMU，外部存儲器控制器；LCD控制器支持黑白、灰度、Color STN、TFT屏，觸摸屏接口；NAND FLASH控制器，SD/MMC接口支持，4個DMA通道；3通道UART、1個多主I2C總線控制器、1個IIS總線控制器；4通道PWM定時器及一個內(nèi)部定時器；117個通用I/O口； 24個外部中斷源；8通道10位ADC；實時時鐘及看門狗定時器等。兩個USB主/一個USB從；.S3C2410X特性內(nèi)核:1.8V I

4、/O及存儲器 : 3.3V電源管理方式：Normal、Slow、Idle、Power off 272-FBGA.S3C2410X的引腳分布圖.S3C2410X的存儲器映射.總線控制信號S3C2410X的引腳信號描畫.SDRAM/SRAMS3C2410X的引腳信號描畫.NAND FlashS3C2410X的引腳信號描畫.LCD控制信號S3C2410X的引腳信號描畫.中斷控制信號S3C2410X的引腳信號描畫.DMA控制信號S3C2410X的引腳信號描畫.UART控制信號S3C2410X的引腳信號描畫.ADCS3C2410X的引腳信號描畫.IIC-BUS控制信號S3C2410X的引腳信號描畫.II

5、S-BUS控制信號S3C2410X的引腳信號描畫.觸摸屏接口控制信號S3C2410X的引腳信號描畫.USB主接口信號S3C2410X的引腳信號描畫.USB從接口信號S3C2410X的引腳信號描畫.SPI接口信號S3C2410X的引腳信號描畫.GPIOS3C2410X的引腳信號描畫.TIMER/PWM控制信號S3C2410X的引腳信號描畫.復(fù)位和時鐘信號S3C2410X的引腳信號描畫.JTAG測試邏輯S3C2410X的引腳信號描畫.電源S3C2410X的引腳信號描畫.芯片及引腳分析具有大量的電源和接地引腳，應(yīng)留意電源電壓及分配芯片引腳主要有如下幾種類型：S3C2410X的引腳主要分為如下幾類，即

6、：數(shù)字輸入I、數(shù)字輸出O、數(shù)字輸入/輸出I/O、模擬輸入/輸出輸出類型的引腳主要用于S3C2410X對外設(shè)的控制或通訊，由S3C2410X自動發(fā)出，這些引腳的銜接不會對S3C2410X本身的運轉(zhuǎn)有太大的影響輸入類型的引腳有些直接決議S3C2410X能否可正常運轉(zhuǎn)，設(shè)計時應(yīng)特別留意輸入/輸出類型的引腳主要是S3C2410X與外設(shè)的雙向數(shù)據(jù)傳輸通道.最小系統(tǒng)簡介1、一個嵌入式處置器是不能獨立任務(wù)的，必需給它供電、加上時鐘信號、提供復(fù)位信號，假設(shè)芯片沒有片內(nèi)程序存儲器，那么還要加上存儲器系統(tǒng)，然后嵌入式處置器才能夠任務(wù)。2、這些提供嵌入式處置器運轉(zhuǎn)所必需的條件的電路與嵌入式處置器共同構(gòu)成了這個嵌入式

7、處置器的最小系統(tǒng)。3、大多數(shù)基于ARM9處置器核的微控制器都有調(diào)試接口，這部分在芯片實踐任務(wù)時不是必需的，但由于這部分在開發(fā)時很重要，所以把這部分也歸入到最小系統(tǒng)中。 最小系統(tǒng)的設(shè)計.最小系統(tǒng)框圖最小系統(tǒng)的設(shè)計嵌入式控制器時鐘電路調(diào)試測試接口復(fù)位電路存儲器電路電源電路可選，當(dāng)嵌入式處置器中無存儲器時，或需擴展存儲器時，需加上?？蛇x，方便調(diào)試和測試，普通都加上。.電源電路-概述最小系統(tǒng)的設(shè)計電源系統(tǒng)為整個系統(tǒng)提供能量，是整個系統(tǒng)任務(wù)的根底，具有極其重要的位置。電源系統(tǒng)處置的好壞，將直接影響到整個系統(tǒng)的穩(wěn)定性、可靠性等。多電源系統(tǒng)的設(shè)計、電源的分配、印制板設(shè)計中電源的設(shè)計等，都是必需思索的。.電源

8、電路-思索的要素最小系統(tǒng)的設(shè)計1. 輸入的電壓范圍、電流；2. 輸出的電壓、最大電流、最大功率；3. 輸出紋波大小；4. 平安要素； 5. 電池兼容和電磁干擾；6. 體積要求；7. 本錢要求。.電源電路-需求分析最小系統(tǒng)的設(shè)計1、普通是多電源系統(tǒng)，I/O普通為3.3V供電，內(nèi)核為2.5VS3C44B0、 1.8VS3C2410或1.25VPXA255供電，有能夠還包含5V或12V等電源；2、 普通將數(shù)字電源和模擬電源分別供電；3、要求電源紋波比較小，普通采用LDO供電；.電源電路-芯片選型最小系統(tǒng)的設(shè)計1、有很多廠家均消費LDO DC-DC轉(zhuǎn)換芯片，如Maxim、Linear、 Sipex 、

9、TI、 Microchip等；2、轉(zhuǎn)換到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等； 3、轉(zhuǎn)換到3.3V的芯片有LT10837.5A、 LT1084 5A 、LT1085 3A、 LT10861.5A，REG1117-3.3等；.電源電路-參考電路最小系統(tǒng)的設(shè)計.時鐘電路最小系統(tǒng)的設(shè)計1、主時鐘電路2、RTC時鐘電路3、主時鐘及USB時鐘濾波 時鐘電路用于向CPU及其它電路提供任務(wù)時鐘，在該系統(tǒng)中，S3C2410X運用無源晶振，晶振的接法如以下圖所示主時鐘電路RTC時鐘電路主時鐘及USB時鐘濾波.時鐘電路最小系統(tǒng)的設(shè)計1、根據(jù)S3C2410X的最高任務(wù)頻率

10、以及PLL電路的任務(wù)方式，選擇12MHz的無源晶振。12MHz的晶振頻率經(jīng)過S3C2410X片內(nèi)的PLL電路倍頻后，可到達(dá)202.8MHz的頻率。2、片內(nèi)的PLL電路兼有頻率放大和信號提純的功能，因此，系統(tǒng)可以以較低的外部時鐘信號獲得較高的任務(wù)頻率，以降低因高速開關(guān)時鐘所呵斥的高頻噪聲。.復(fù)位電路最小系統(tǒng)的設(shè)計由RC電路及施密特觸發(fā)器組成：.JTAG調(diào)試接口電路最小系統(tǒng)的設(shè)計1、JTAG(Joint Test Action Group，結(jié)合測試行動小組)是一種國際規(guī)范 測試協(xié)議，主要用于芯片內(nèi)部測試及對系統(tǒng)進(jìn)展仿真、調(diào)試。2、目前大多數(shù)比較復(fù)雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPG

11、A器件等。3、規(guī)范的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測試方式選擇、 測試時鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。4、JTAG測試允許多個器件經(jīng)過JTAG接口串聯(lián)在一同，構(gòu)成一個JTAG鏈，能 實現(xiàn)對各個器件分別測試。JTAG接口還常用于實現(xiàn)ISPIn-System Programmable在系統(tǒng)編程功能，如對FLASH器件進(jìn)展編程等。5、經(jīng)過JTAG接口，可對芯片內(nèi)部的一切部件進(jìn)展訪問，因此是開發(fā)調(diào)試 嵌入式系統(tǒng)的一種簡約高效的手段。目前JTAG接口的銜接有兩種規(guī)范， 即14針接口和20針接口。.JTAG調(diào)試接口電路-14針接口及定義.JTAG調(diào)試接口電路-20針接口及定義

12、.JTAG接口電路設(shè)計接口電路最小系統(tǒng)的設(shè)計必需接上拉20針JTAG接口.SDRAM接口電路設(shè)計SDRAM簡介與Flash存儲器相比較，SDRAM不具有掉電堅持?jǐn)?shù)據(jù)的特性，但其存取速度大大高于Flash存儲器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用作程序的運轉(zhuǎn)空間，數(shù)據(jù)及堆棧區(qū)。當(dāng)系統(tǒng)啟動時，CPU首先從復(fù)位地址0 x0處讀取啟動代碼，在完成系統(tǒng)的初始化后，程序代碼普通應(yīng)調(diào)入SDRAM中運轉(zhuǎn)，以提高系統(tǒng)的運轉(zhuǎn)速度，同時，系統(tǒng)及用戶堆棧、運轉(zhuǎn)數(shù)據(jù)也都放在SDRAM中。SDRAM具有單位空間存儲容量大和價錢廉價的優(yōu)點，已廣泛運用在各種嵌入式系統(tǒng)中。SDRAM的存儲單元可以了解為一個電容

13、，總是傾向于放電，為防止數(shù)據(jù)喪失，必需定時刷新充電。因此，要在系統(tǒng)中運用SDRAM，就要求微處置器具有刷新控制邏輯，或在系統(tǒng)中另外參與刷新控制邏輯電路。S3C2410X在片內(nèi)具有獨立的SDRAM刷新控制邏輯，可方便地與SDRAM接口。.SDRAM接口電路設(shè)計SDRAM選型1、目前常用的SDRAM為8位/16位的數(shù)據(jù)寬度，任務(wù)電壓普通為3.3V。主要的消費廠商為HYUNDAI、Winbond等。他們消費的同型器件普通具有一樣的電氣特性和封裝方式，可通用。本系統(tǒng)中運用Winbond的57V561620或W982516。57V561620存儲容量為4組4M字節(jié)，任務(wù)電壓為3.3V，常見封裝為54腳T

14、SOP，兼容LVTTL接口，支持自動刷新Auto-Refresh和自刷新Self-Refresh，16位數(shù)據(jù)寬度。最小系統(tǒng)的設(shè)計.SDRAM接口電路設(shè)計57V561620引腳分布最小系統(tǒng)的設(shè)計.最小系統(tǒng)的設(shè)計SDRAM接口電路設(shè)計 57V561620引腳信號描畫.SDRAM接口電路設(shè)計SDRAM接口電路最小系統(tǒng)的設(shè)計.FLASH接口電路設(shè)計FLASH簡介Flash存儲器是一種可在系統(tǒng)In-System進(jìn)展電擦寫，掉電后信息不喪失的存儲器。它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程燒寫、擦除等特點，并且可由內(nèi)部嵌入的算法完成對芯片的操作，因此在各種嵌入式系統(tǒng)中得到了廣泛的運用。作

15、為一種非易失性存儲器，F(xiàn)lash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需求保管的用戶數(shù)據(jù)等。最小系統(tǒng)的設(shè)計.FLASH接口電路設(shè)計FLASH選型常用的Flash為8位或16位的數(shù)據(jù)寬度，編程電壓為單3.3V。主要的消費廠商為INTEL、ATMEL、AMD、HYUNDAI等。本系統(tǒng)中運用INTEL的TE28F128J3A。TE28F128J3A存儲容量為16M字節(jié)，任務(wù)電壓為3.3V，采用56腳TSOP封裝或48腳FBGA封裝，16位數(shù)據(jù)寬度。TE28F128J3A僅需單3.3V電壓即可完成在系統(tǒng)的編程與擦除操作，經(jīng)過對其內(nèi)部的命令存放器寫入規(guī)范的命令序列，可對Flash進(jìn)展編

16、程燒寫、整片擦除、按扇區(qū)擦除以及其他操作。最小系統(tǒng)的設(shè)計.FLASH接口電路設(shè)計TE28F128J3A引腳分布最小系統(tǒng)的設(shè)計.FLASH接口電路設(shè)計TE28F128J3A引腳信號描畫最小系統(tǒng)的設(shè)計.FLASH接口電路設(shè)計FLASH接口電路最小系統(tǒng)的設(shè)計.S3C2410X擴展系統(tǒng)S3C2410X最小系統(tǒng) + SDRAM + FLASH電路可構(gòu)成一個完全的嵌入式系統(tǒng)可運轉(zhuǎn)于SDRAM中的程序，也可以運轉(zhuǎn)FLASH中的程序程序大小可以很大，假設(shè)將程序保管到FLASH中，掉電后不會喪失，因此，既可以經(jīng)過JTAG接口調(diào)試程序，也可以將程序燒寫到FLASH，然后運轉(zhuǎn)FLASH中的程序在此根底上參與必要的接

17、口及其他電路，就構(gòu)成了詳細(xì)的S3C2410X運用系統(tǒng)外設(shè)及系統(tǒng)總線.串口接口電路設(shè)計串口簡介幾乎一切的微控制器、PC都提供串行接口，運用電子工業(yè)協(xié)會EIA引薦的RS-232-C規(guī)范，這是一種很常用的串行數(shù)據(jù)傳輸總線規(guī)范。早期它被運用于計算機和終端經(jīng)過線和MODEM進(jìn)展遠(yuǎn)間隔的數(shù)據(jù)傳輸，隨著微型計算機和微控制器的開展，不僅遠(yuǎn)間隔，近間隔也采用該通訊方式。在近間隔通訊系統(tǒng)中，不再運用線和MODEM，而直接進(jìn)展端到端的銜接。RS-232-C規(guī)范采用的接口是9芯或25芯的D型插頭，以常用的9芯D型插頭為例，各引腳定義下所示：外設(shè)及系統(tǒng)總線.串口接口電路設(shè)計串口芯片選型要完成最根本的串行通訊功能，實踐上

18、只需求RXD、TXD和GND即可，但由于RS-232-C規(guī)范所定義的高、低電平信號與S3C2410X系統(tǒng)的TTL電路所定義的高、低電平信號完全不同。TTL的規(guī)范邏輯“1對應(yīng)2V3.3V電平，規(guī)范邏輯“0對應(yīng)0V0.4V電平，而RS-232-C規(guī)范采用負(fù)邏輯方式，規(guī)范邏輯“1對應(yīng)-5V-15V電平，規(guī)范邏輯“0對應(yīng)+5V+15V電平，顯然，兩者間要進(jìn)展通訊必需經(jīng)過信號電平的轉(zhuǎn)換。目前常運用的電平轉(zhuǎn)換電路為Sipex公司的SP3232E。外設(shè)及系統(tǒng)總線.串口接口電路設(shè)計SP3232E引腳分布外設(shè)及系統(tǒng)總線.串口接口電路設(shè)計串口接口電路RS232電平TTL電平外設(shè)及系統(tǒng)總線.IIC接口電路設(shè)計IIC

19、簡介IIC總線是一種用于IC器件之間銜接的二線制總線。它經(jīng)過SDA串行數(shù)據(jù)線及SCL串行時鐘線兩線在銜接到總線上的器件之間傳送信息，并根據(jù)地址識別每個器件：不論是微控制器、存儲器、LCD驅(qū)動器還是鍵盤接口。帶有IIC總線接口的器件可非常方便地用來將一個或多個微控制器及外圍器件構(gòu)成系統(tǒng)。雖然這種總線構(gòu)造沒有并行總線那樣大的吞吐才干，但由于銜接線和銜接引腳少，因此其構(gòu)成的系統(tǒng)價錢低，器件間總線簡單，構(gòu)造緊湊，而且在總線上添加器件不影響系統(tǒng)的正常任務(wù)，系統(tǒng)修正和可擴展性好。即使有不同時鐘速度的器件銜接到總線上，也能很方便地確定總線的時鐘，因此在嵌入式系統(tǒng)中得到了廣泛的運用。S3C2410X內(nèi)含一個I

20、IC總線主控器，可方便地與各種帶有IIC接口的器件相連。在本實驗系統(tǒng)中，外擴一片KS24C08作為IIC存儲器。KS24C08提供1K字節(jié)的EEPROM存儲空間，可用于存放少量在系統(tǒng)掉電時需求保管的數(shù)據(jù)。外設(shè)及系統(tǒng)總線.IIC接口電路設(shè)計IIC接口電路外設(shè)及系統(tǒng)總線.印刷電路板設(shè)計本卷須知印刷電路板的設(shè)計S3C2410X的片內(nèi)任務(wù)頻率為60MHz，因此，在印刷電路板的設(shè)計過程中，應(yīng)該遵照一些高頻電路的設(shè)計根本原那么，否那么會使系統(tǒng)任務(wù)不穩(wěn)定甚至不能正常任務(wù)。印刷電路板的設(shè)計人員應(yīng)留意以下幾個方面：留意電源的質(zhì)量與分配。同類型信號線應(yīng)該成組、平行分布。.電源質(zhì)量與分配印刷電路板的設(shè)計電源濾波為提

21、高系統(tǒng)的電源質(zhì)量，消除低頻噪聲對系統(tǒng)的影響，普通應(yīng)在電源進(jìn)入印刷電路板的位置和接近各器件的電源引腳處加上濾波器，以消除電源的噪聲，常用的方法是在這些位置加上幾十到幾百微法的電容。同時，在系統(tǒng)中除了要留意低頻噪聲的影響，還要留意元器件任務(wù)時產(chǎn)生的高頻噪聲，普通的方法是在器件的電源和地之間加上0.1uF左右地電容，可以很好地濾出高頻噪聲的影響。.電源質(zhì)量與分配印刷電路板的設(shè)計電源分配實踐的工程運用和實際都證明，電源的分配對系統(tǒng)的穩(wěn)定性有很大的影響，因此，在設(shè)計印刷電路板時，要留意電源的分配問題。在印刷電路板上，電源的供應(yīng)普通采用電源總線雙面板或電源層多層板的方式。電源總線由兩條或多條較寬的線組成，由于遭到電路板面積的限制，普通不能夠布得過寬，因此存在較大的直流電阻，但在雙面板得設(shè)計中也只好采用這種方式了，只是在布線的過程中，應(yīng)盡量留意這個問題。在多層板的設(shè)計中，普通運用電源層的方式給系統(tǒng)供電。該方式專門拿出一層作為電