ARM體系結(jié)構(gòu)-ARM簡介ppt課件

1、ARM 體系構(gòu)造ARM LtdARM - Advanced RICS Machines ARM即可以以為是公司的名字，也可以以為是對一類微處置器的通稱，也可以以為是一種技術(shù)的名字，還可以以為它是一種商業(yè)思想，1991年ARM公司成立于英國劍橋，主要出賣芯片設(shè)計技術(shù)的授權(quán)ARM 公司簡介ARM公司作為32位處置器內(nèi)核的提供者，擁有100多家辦導(dǎo)體協(xié)作同伴，擁有100多家半導(dǎo)體協(xié)作同伴，ARM core是目前消費類電子市場中占有量第一的CPU體系A(chǔ)RM是一個CPU內(nèi)核。ARM公司本人并不消費或銷售芯片，它采用技術(shù)授權(quán)方式，經(jīng)過出賣芯片技術(shù)授權(quán)，收取授權(quán)費與技術(shù)轉(zhuǎn)讓費隨著ARM、MIPS、ARC等成

2、熟內(nèi)核的推出，很多過去沒有32位CPU研發(fā)才干的半導(dǎo)體公司進(jìn)入這一行列。ARM 全球分布EnglandCambridge, Maidenhead, Sheffield, BlackburnGermanyMunichFrance Paris, Sophia AntipolisKoreaSeoulUSSeattle, Los Gatos, Walnut Creek, Austin, Boston, San DiegoAsiaTaiwanJapanShin-Yokohama (Tokyo)ARM協(xié)作同伴ARM Ltd世界各大半導(dǎo)體商場商從ARM公司購買其設(shè)計的ARM微處置器核，根據(jù)各自不同的運用領(lǐng)域

3、，參與適當(dāng)?shù)耐鈬娐罚瑥亩鴺?gòu)本錢人的ARM微處置器芯片進(jìn)入市場?；贏RM技術(shù)的微處置器運用約占據(jù)了32位RICS微處置器80%以上的市場份額，ARM技術(shù)正在逐漸滲入到我們生活的各個方面。將技術(shù)授權(quán)給其它芯片廠商構(gòu)成各具特征的ARM芯片. . .ARM微處置器的特點低功耗、低本錢、高性能 采用RICS指令集運用大量的存放器ARM/THUMB指令支持 三/五級流水線ARM微處置器的特點采用RICS體系構(gòu)造 固定長度的指令格式、指令簡單、根本尋覓方式有2-3種 運用單周期指令，便于流水線操作執(zhí)行 大量運用存放器，數(shù)據(jù)處置指令只對存放器進(jìn)展操作，只需加載/存儲指令可以訪問存儲器，以提高指令的執(zhí)行效率

4、大量運用存放器31個通用存放器，包括程序計數(shù)器PC指針均為32位存放器6個形狀存放器，用以表示CPU的任務(wù)形狀及程序運轉(zhuǎn)形狀，均為32位高效的指令系統(tǒng)ARM處置器支持兩種指令集：ARM指令集和THUMB指令集ARM指令為32位的長度、THUMB指令為16位長度。THUMB指令集為ARM指令集的功能子集，但與等價的ARM代碼相比較，可節(jié)省30%-40%以上的存儲空間，同時具備32位代碼的一切優(yōu)點。ARM微處置器的特點ARM體系構(gòu)造還采用一些特別的技術(shù)，在保證高性能的前提下盡量減少芯片的面積，并降低功耗一切的ARM指令都可以根據(jù)前面的執(zhí)行結(jié)果斷定能否被執(zhí)行，從而提高指令的執(zhí)行效率可用加載/存儲指令

5、批量傳輸數(shù)據(jù)，以提高數(shù)據(jù)的傳輸效率?？稍谝粭l數(shù)據(jù)處置指令中同時完成邏輯處置和移位功能。在循環(huán)處置中運用地址的自動增減來提高運轉(zhuǎn)效率ARM core的加強(qiáng)構(gòu)造Thumb指令集主要是在代碼長度和窄帶寬存儲器性能兩方面：由于當(dāng)在一個16位存儲器系統(tǒng)里面取1條32位指令的時候，需求耗費2個存儲器訪問周期；比之32位的系統(tǒng)，其速度正好大約下降一半左右。而16位指令在32位存儲器系統(tǒng)或16位存儲器系統(tǒng)里的表現(xiàn)根本一樣。正是存儲器呵斥的系統(tǒng)瓶頸導(dǎo)致了這個的差別，除了在窄帶寬系統(tǒng)里面的性能優(yōu)勢外。Thumb指令的另外一個益處的代碼尺寸。同樣一段C代碼，用Thumb指令編譯的結(jié)果，其長度大約只占ARM編譯結(jié)果的

6、65%左右，可以明顯地節(jié)省空間。在大多數(shù)情況下，緊湊的代碼和窄帶寬的存儲器系統(tǒng)，還會帶來功耗上的優(yōu)勢。Thumb指令集在功能上只是ARM指令集的一個子集，某些功能只能在ARM形狀下執(zhí)行，如CPSR和協(xié)處置器的訪問。進(jìn)展異常呼應(yīng)時，處置器會自動進(jìn)入ARM形狀。從系統(tǒng)優(yōu)化思索，在寬帶存儲器上不應(yīng)該放置Thumb代碼，很多窄帶系統(tǒng)具有寬帶的內(nèi)部存儲器即使是一個單純的Thumb運用系統(tǒng)，也必需加一個匯編的交互頭程序，由于系統(tǒng)總是自動從ARM開場啟動 所以，不可防止會產(chǎn)生ARM與Thumb之間的交互問題。ARM core的加強(qiáng)構(gòu)造指令流水線留意：執(zhí)行ADD指令時PC曾經(jīng)指向CMP指令所在位置即+8的位置

7、ADDSUBADDCMPSUBADD 取指 譯碼 執(zhí)行時間周期1周期2周期3ARM7 系列運用3級流水線ARM9 5級，ARM10 6級，ARM11 7級為添加處置器指令流的速度，ARM7 系列運用3級流水線.允許多個操作同時處置，比逐條指令執(zhí)行要快。 PC指向正被取指的指令，而非正在執(zhí)行的指令FetchDecodeExecute從存儲器中讀取指令解碼指令存放器讀從存放器Bank移位及ALU操作存放器寫到存放器Bank PCPCPC - 4PC-2PC - 8PC - 4ARMThumbARM core的加強(qiáng)構(gòu)造 最正確流水線該例中用6個時鐘周期執(zhí)行了6條指令一切的操作都在存放器中單周期執(zhí)行指

8、令周期數(shù) (CPI) = 1 操作周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetch LDR 流水線舉例該例中，用6周期執(zhí)行了4條指令指令周期數(shù) (CPI) = 1.5 周期 操作123456 ADD SUB LDR MOV AND ORRFetchDecodeExecuteFetchDecodeExecute

9、FetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch分支流水線舉例流水線被阻斷留意:內(nèi)核運轉(zhuǎn)在ARM形狀A(yù)RM7的指令周期數(shù) (CPI) = 1.9周期 1 2 3 4 5 0 x8000 BL 0 x8FEC 0 x8004 X0 x8008 XX0 x8FEC ADD0 x8FF0 SUB0 x8FF4 MOV地址 操作FetchDecodeExecuteFetchDecodeExecuteFetchDecodeFetchFetchDecodeExecuteLinkretAdjustFetchDecodeFetc

10、hARM core的加強(qiáng)構(gòu)造JAVA加速器SIMD指令集 單指令流多數(shù)據(jù)流(Single Instruction Multiple Data,SIMD)才干使得軟件更有效地完成高性能的媒體運用象聲音和圖像編碼器。ARMv6指令集合中參與了超越60個SIMD指令。參與SIMA指令將使性能提高2倍到4倍。SIMD才干可以完成高端的圖像編碼、語音識別、3D圖像DSP功能擴(kuò)展早期控制，不帶乘法和乘加運算 幾條新的完成16位數(shù)據(jù)乘法和乘加操作指令 實現(xiàn)飽和的有符號數(shù)的加減法操作的指令 Cache預(yù)取指令PLDTRUST Zone 技術(shù)數(shù)據(jù)和指令類型ARM 采用的是32位架構(gòu)(總線構(gòu)造). 4/8/16/

11、32，主流8/32； 8位：控制簡單的低端產(chǎn)品，32位手機(jī)、數(shù)碼相機(jī)、PDA、通訊設(shè)備、醫(yī)療設(shè)備等這些高端產(chǎn)品 ARM 商定:Byte ：8 bits(最小單位為字節(jié))Halfword ：16 bits (2 byte)(半字必需與2個字節(jié)的邊境對準(zhǔn))Word :32 bits (4 byte)(字必需與4個字節(jié)的邊境對準(zhǔn))大部分ARM core 提供：ARM 指令集32-bit (執(zhí)行ARM指令集的形狀稱之為ARM形狀)Thumb 指令集16-bit (執(zhí)行Thumb指令集的形狀稱之為Thumb形狀)ARM微處置器：存儲器格式大端的數(shù)據(jù)存放格式低地址高地址地址A地址A+1地址A+2地址A+3

12、最高有效字節(jié)的地址就是該word的地址最高有效字節(jié)位于最低地址word a=0 x f6 73 4b cdf6734bcdARM微處置器：存儲器格式小端的數(shù)據(jù)格式 低地址高地址地址A地址A+1地址A+2地址A+3最低有效字節(jié)的地址就是該word的地址最低有效字節(jié)位于最低地址word a=0 x f6 73 4b cdf6734bcdLPC2000小端通常是ARM處置器的缺省格式。ARM微處置器：處置器任務(wù)形狀PROCESSOR OPERATING STATES處置器有兩種任務(wù)形狀：ARM：32位，執(zhí)行字對準(zhǔn)的ARM指令Thumb：16位，執(zhí)行半字對準(zhǔn)的Thumb指令A(yù)RM和Thumb之間形狀的

13、切換不影響處置器的方式或存放器的內(nèi)容,形狀切換開銷幾乎為0.;從Arm形狀切換到Thumb形狀 LDR R0,=Lable+1 BX R0;從Thumb形狀切換到ARM形狀 LDR R0,=Lable BX R0Lable ADD R0,R1,R2地址最低位為1，表示切換到Thumb形狀地址最低位為0，表示切換到ARM形狀跳轉(zhuǎn)地址標(biāo)號(偶數(shù)ARM微處置器：處置器任務(wù)形狀進(jìn)入Thumb形狀：執(zhí)行BX指令，并設(shè)置操作數(shù)存放器的形狀位0為1。在Thumb形狀進(jìn)入異常(IRQ, FIQ, UNDEF, ABORT,SWI etc.)，當(dāng)異常處置前往時自動轉(zhuǎn)換到Thumb形狀進(jìn)入ARM形狀：執(zhí)行BX指令

14、，并設(shè)置操作數(shù)存放器的形狀位0為0。進(jìn)入異常時，將PC放入異常方式鏈接存放器中，從異常向量地址開場執(zhí)行也可進(jìn)入ARM形狀BX RmARM形狀和Thumb形狀的切換；從ARM形狀轉(zhuǎn)變?yōu)門humb形狀CODE32 LDR R0,=Label+1 BX R0 ；從Thumb ARM形狀轉(zhuǎn)變?yōu)锳RM形狀CODE16 LDR R0,=Label BX R0 例子 CODE32 adrr0, Tstart + 1 bxr0 nop CODE16 Tstartmovr0, #10 movr1, #3 bldoaddstop bstopdoadd addr0, r0, r1 bx lr endARM微處置器：

15、處置器任務(wù)形狀PROCESSOR OPERATING STATESThumb代碼所需的存儲空間約為ARM代碼的60%-70%。Thumb代碼運用的指令數(shù)比ARM的代碼多30%-40%。假設(shè)運用32位的存儲器，ARM代碼比Thumb代碼快約40%假設(shè)運用16位的存儲器，Thumb代碼比ARM代碼快約40%-50%與ARM代碼相比較，運用Thumb代碼，存儲器的功耗會降低約30%系統(tǒng)性能有較高要求，運用32位的存儲系統(tǒng)與ARM指令集；對系統(tǒng)的本錢和功耗有較高要求，那么應(yīng)運用16位的存儲系統(tǒng)和Thumb指令集；兩者可結(jié)合運用ARM體系構(gòu)造版本 ARM體系構(gòu)造從最初開發(fā)到如今有了宏大的改良，并仍在完善

16、和開展。為了清楚的表達(dá)每個ARM運用實例所運用的指令集，ARM公司定義了6種主要的ARM指令集體系構(gòu)造版本，以版本號V1V8表示。ARM V4ARMV4是目前支持的最老的架構(gòu),是基于32-bit地址空間的32-bit指令集。ARMv4除了支持ARMv3的指令外還擴(kuò)展了：支持halfword的存取支持byte和halfword的符號擴(kuò)展讀支持Thumb指令提供Thumb和Normal形狀的轉(zhuǎn)換指令進(jìn)一步的明確了會引起Undefined異常的指令 對以前的26bits體系構(gòu)造的CPU不再兼容 ARMv4TARMv4T添加了16-bit Thumb指令集，這樣使得編譯器能產(chǎn)生緊湊代碼相對于32-bi

17、t代碼，內(nèi)存能節(jié)省到35%以上)并堅持32-bit系統(tǒng)的益處。Thumb在處置器中依然要擴(kuò)展為規(guī)范的32位ARM指令來運轉(zhuǎn)。用戶采用16位Thumb指令集最大的益處就是可以獲得更高的代碼密度和降低功耗。ARM V5TE1999年推出ARMv5TE其加強(qiáng)了Thumb體系,加強(qiáng)的Thumb體系添加了一個新的指令同時改良了Thumb/ARM相互作用、編譯才干和混合及匹配ARM與Thumb例程，以更好地平衡代碼空間和性能并在ARM ISA上擴(kuò)展了加強(qiáng)的DSP指令集: 加強(qiáng)的DSP指令包括支持飽和算術(shù)saturated arithmetic, 并且針對Audio DSP運用提高了70%性能。E擴(kuò)展表示在

18、通用的CPU上提供DSP才干。 ARMv5TEJ2000年推出ARMv5TEJ，添加了Jazelle擴(kuò)展以支持Java加速技術(shù)。Jazelle形狀下允許直接運轉(zhuǎn)java8位碼. Java 字節(jié)碼 8-bits 獨立架構(gòu)的指令集。Jazelle 用硬件執(zhí)行大多數(shù)的字節(jié)碼Jazelle技術(shù)比僅僅基于軟件的JVM性能提高近8倍的性能減少了80的功耗。 ARM Jazelle(ARM發(fā)布的java硬件加速虛擬機(jī)優(yōu)化技術(shù)，目的是為了提高java運用的啟動運轉(zhuǎn)及反響速度)ARMv62001年推出ARMv6，它在許多方面做了改良如內(nèi)存系統(tǒng)、異常處置和較好地支持多處置器。SIMD擴(kuò)展使得寬廣的軟件運用如Vid

19、eo和Audio codec的性能提高了4倍。Thumb-2和TrustZone 技術(shù)也用于ARMv6中。ARMv6第一個實現(xiàn)是2002年春推出的ARM1J(F)-STM處置器，2003年又推出了ARM1156T2(F)-S和ARM1176JZ(F)-S處置器。ARMv7ARMv7定義了3種不同的處置器配置processor profiles: Profile A是面向復(fù)雜、基于虛擬內(nèi)存的OS和運用的2GProfile R是針對實時系統(tǒng)的Profile M是針對低本錢運用的優(yōu)化的微控制器的50M一切ARMv7 profiles實現(xiàn)Thumb-2技術(shù)，同時還包括了NEON技術(shù)的擴(kuò)展提高DSP和多

20、媒體處置吞吐量400，并提供浮點支持以滿足下一代3D圖形和游戲以及傳統(tǒng)嵌入式控制運用的需求。ARMv8ARMv8-A將 64 位架構(gòu)支持引入 ARM 架構(gòu)中，其中包括： 64 位通用存放器、SP堆棧指針和PC程序計數(shù)器 64位數(shù)據(jù)處置和擴(kuò)展的虛擬尋址 兩種主要執(zhí)行形狀：AArch64- 64 位執(zhí)行形狀A(yù)Arch32- 32 位執(zhí)行形狀A(yù)RM處置器的分類構(gòu)造體系版本ArchitectureARM v4TARM v5TE ARM v6ARM Cortex (v7)Processor FamilyARM7 ARM9ARM10ARM11ARM Cortex按運用特征分類運用途置器 Applicati

21、on Processor實時控制處置器 Real-time Controller微控制器 Micro-controller特征：MMU, Cache 最快頻率、最高性能、合理功耗 特征：MPU, Cache 實時呼應(yīng)、合理性能、較低功耗 特征：no sub-memory system 普通性能、最低本錢、極低功耗 ARM開展SA-110ARM7TDMI4T1Halfword and signed halfword / byte supportSystem modeThumb instruction set24ARM9TDMISA-1110ARM720TARM940TImproved ARM/T

22、humb InterworkingCLZ 5TESaturated mathsDSP multiply-accumulate instructionsXScaleARM1020EARM9E-SARM966E-S3Early ARM architecturesARM9EJ-S5TEJARM7EJ-SARM926EJ-SJazelleJava bytecodeexecution6ARM1EJ-SARM1026EJ-SSIMD InstructionsMulti-processingV6 Memory architecture (VMSA)Unaligned data supportV7 架構(gòu)； c

23、ortexv4 v5TESA110v4TARM720TARM7TDMI-SARM920TARM940TARM922TARM966E-SARM946E-SARM1020Ev5TEJ / Jazellev6 / JazelleARM7EJ-SARM926EJ-SARM1026EJ-SARM11 Micro-Architecture Roadmap of ARM V4/V5/V6ARM FamilyARM7 FamilyARM9 FamilyARM10 FamilyARM11 Family150DMIPS300 DMIPS500 DMIPS1000 DMIPSARM Cortex FamilyARM

24、720TARM1J ARM1176JZARM1026EARM920T/ARM922T ARM926EJCortex AApplication ProcessorARM7TDMIARM1156T2ARM1026EARM946ECortex REmbedded RT ControllerARM7TDMIARM966E ARM968ECortex MMicro-controllerARM Architecture系列相應(yīng)產(chǎn)品性能特點ARM7系列ARM7TDMI，ARM7TDMI-S，ARM720T，ARM7EJ三級流水性能：0.9MIPS/MHz, 可到達(dá)130MIPs (Dhrystone2.1)

25、 ARM9系列ARM920T， ARM922T 五級流水，性能：1.1MIPS/MHz，可達(dá)300 MIPS (Dhrystone 2.1)，單32-bit AMBA bus接口，支持MMU ARM9E系列ARM926EJ-S, RM946E-S, ARM966E-S, ARM968E-S,ARM996HS 五級流水，支持DSP指令。性能：1.1MIPS/MHz，可達(dá)300 MIPS (Dhrystone 2.1)，高性能AHB, 軟核soft IP ARM10系列ARM1020E, ARM1022EARM1026EJ-S 6級流水支持分支預(yù)測branch prediction，支持DSP指令

26、。性能：1.35 MIPS/MHz，可達(dá)430+ Dhrystone 2.1 MIPS，可選支持高性能浮點操作，雙64位總線接口，內(nèi)部64位數(shù)據(jù)通路 系列相應(yīng)產(chǎn)品性能特點ARM11 系列ARM11MPCore,ARM1J(F)-S, ARM1156T2(F)-S,ARM1176JZ(F)-S 8級流水線(9級ARM1156T2(F)-S)，獨立的load-store和arithmetic流水線，支持分支預(yù)測和前往棧Return Stack。強(qiáng)大的ARMv6 指令集，支持DSP， SIMD (Single Instruction Multiple Data) 擴(kuò)展，支持ARM TrustZone

27、 、Thumb-2中心技術(shù)。740 Dhrystone 2.1 MIPS，低功耗0.6mW/MHz (0.13m, 1.2V) Cortex系列Cortex-A8, Cortex-M3,Cortex-R4 Cortex-A系列: 面向用于復(fù)雜OS和運用的運用途置器applications processors，支持ARM, Thumb and Thumb-2指令集。Cortex-R系列：面向嵌入式實時領(lǐng)域的嵌入式處置器，支持ARM, Thumb,和Thumb-2 指令集。Cortex-M系列：面向深嵌入式價錢敏感的嵌入式處置器， 只支持Thumb-2指令集 SecurCore 系列SecurCore SC100，SecurCore SC2