electrical engineering數(shù)字電子技術(shù)基礎(chǔ)

1、第二部分?jǐn)?shù)字 電 子 學(xué)1、閻石主編，數(shù)字電子技術(shù)基礎(chǔ)（第四版），高等 教育出版社2、康華光主編，電子技術(shù)基礎(chǔ) 數(shù)字部分 （第四版），高等教育出版社參考教材第20章 門電路和組合邏輯電路20.1 脈沖信號20.2 基本門電路及其組合 20.5 邏輯代數(shù) 20.4 CMOS門電路20.3 TTL門電路 20.6 組合邏輯電路的分析與綜合20.7 加法器20.8 編碼器20.9 譯碼器和數(shù)字顯示20.10 數(shù)據(jù)分配器和數(shù)據(jù)選擇器20.11 應(yīng)用舉例模擬信號：在時間上、幅值上連續(xù)變化的信號模擬信號數(shù)字信號電子電路中的信號1. 模擬信號正弦波信號t三角波信號t 處理模擬信號的電路稱為模擬電路。如整流電

2、路、放大電路等，注重研究的是輸入和輸出信號間的大小及相位關(guān)系。 在模擬電路中，晶體管三極管通常工作在放大區(qū)。 2. 數(shù)字信號尖頂波t矩形波t數(shù)字信號：在時間上、幅值上不連續(xù)變化的信號 處理數(shù)字信號的電路稱為數(shù)字電路，它注重研究的是輸入、輸出信號之間的邏輯關(guān)系。 在數(shù)字電路中，晶體管一般工作在截止區(qū)和飽和區(qū)，起開關(guān)的作用。 1. 脈沖信號 是一種躍變信號，并且持續(xù)時間短暫。尖頂波t矩形波t20.1 脈沖信號脈沖幅度 A脈沖上升沿 tr 脈沖周期 T脈沖下降沿 tf 脈沖寬度 tp 2.脈沖信號的參數(shù)：A0.9A0.5A0.1AtptrtfT實際的矩形波脈沖頻率 f理想矩形波t脈沖信號正脈沖：脈沖

3、躍變后的值比初始值高負(fù)脈沖：脈沖躍變后的值比初始值低如：0+3V0-3V正脈沖0+3V0-3V負(fù)脈沖3.脈沖信號分類：20.2 基本門電路及其組合 邏輯門電路是數(shù)字電路中最基本的邏輯元件。 所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過。 20.2.1 邏輯門電路的基本概念 基本邏輯關(guān)系為“與”、“或”、“非”三種。 門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門電路又稱為邏輯門電路。220V+- 設(shè)：開關(guān)斷開、燈不亮用邏輯 “0”表示，開關(guān)閉合、燈亮用 邏輯“1”表示。邏輯表達(dá)式： Y = A B1. “與”邏輯關(guān)系 “與”邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備

4、時，該事件才發(fā)生。000101110100ABYBYA狀態(tài)表BY220VA+-2. “或”邏輯關(guān)系 “或”邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備時，該事件就發(fā)生。邏輯表達(dá)式： Y = A + B狀態(tài)表000111110110ABY3. “非”邏輯關(guān)系 “非”邏輯關(guān)系是否定或相反的意思。邏輯表達(dá)式：Y = A狀態(tài)表101AY0Y220VA+-R 門電路是用以實現(xiàn)邏輯關(guān)系的電子電路，與前面所講過的基本邏輯關(guān)系相對應(yīng)。 門電路主要有：與門、或門、非門、與非門、或非門、異或門等。20.2.2 分立元件基本邏輯門電路由電子電路實現(xiàn)邏輯運算時，(1) 輸入和輸出信號都是用電位（或稱電平）的 高低表示的。(

5、2) 高電平和低電平都不是一個固定的數(shù)值，而 是有一定的變化范圍。1. 正邏輯和負(fù)邏輯 設(shè)：開關(guān)斷開、燈不亮用邏輯 “0”表示； 開關(guān)閉合、燈亮用 邏輯“1”表示。 電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負(fù)邏輯。若無特殊說明，均采用正邏輯。100VUCC高電平低電平R二極管的開關(guān)特性導(dǎo)通截止相當(dāng)于開關(guān)斷開相當(dāng)于開關(guān)閉合S3V0VSRRD3V0V2. 二極管“與” 門電路2. 二極管“與” 門電路 1. 電路2. 工作原理輸入A、B、C全為高電平“1”，輸出 Y 為“1”。輸入A、B、C不全為“1”，輸出 Y 為“0”。0V0V0

6、V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與” 門邏輯狀態(tài)表0V3V3. 邏輯關(guān)系：“與”邏輯即：有“0”出“0”， 全“1”出“1”邏輯符號：&ABYC00000010101011001000011001001111ABYC“與” 門邏輯狀態(tài)表2. 二極管“與” 門電路Y=A B C邏輯表達(dá)式： 1. 電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或” 門邏輯狀態(tài)表3V3V-U 12VRDADCABYDBC2. 工作原理輸入A

7、、B、C全為低電平“0”，輸出 Y 為“0”。輸入A、B、C有一個為“1”，輸出 Y 為“1”。3. 二極管“或” 門電路3. 邏輯關(guān)系：“或”邏輯即：有“1”出“1”， 全“0”出“0”Y=A+B+C邏輯表達(dá)式： 邏輯符號：ABYC 100000011101111011001011101011111ABYC“或” 門邏輯狀態(tài)表3. 二極管“或” 門電路IB=020A40A60A80A100A36IC(mA )1234UCE(V)912O飽和區(qū)截止區(qū)4. 三極管“非” 門電路+UCCuiRBRCuOT 在飽和區(qū)，有IB IC，UCE 0.3V。在截止區(qū)，有 IC 0 ，UCE 。三極管的開關(guān)特

8、性飽和截止3V0VuO 0相當(dāng)于開關(guān)斷開相當(dāng)于開關(guān)閉合uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V4. 三極管“非” 門電路+UCC-UBBARKRBRCYT 1 0截止飽和邏輯表達(dá)式：Y=A“0”10“1” 1. 電路“0”“1”AY“非” 門邏輯狀態(tài)表邏輯符號1AY4. 三極管“非” 門電路“與非” 門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非” 門邏輯狀態(tài)表Y=A B C邏輯表達(dá)式： 1Y“非”門“與非” 門電路+U 12VRDADCAB

9、YDBC+UCC-UBBARKRBRCYT- 12V12V3V“或非” 門電路有“1”出“0”，全“0”出“1”1Y“非”門00010010101011001000011001001110ABYC“或非” 門邏輯狀態(tài)表“或”門ABC 1“或非”門YABC 1Y=A+B+C邏輯表達(dá)式： “與或非” 門電路1Y“非”門“或”門 1“與”門&AB“與”門&CD“與或非”門YABC 1D&邏輯表達(dá)式： Y=A B+C D 例：根據(jù)輸入波形畫出輸出波形B = 1A&ABY1 1ABY2Y1B = 0Y1B = 1B = 0Y2Y2例：根據(jù)輸入波形畫出輸出波形ABY1有“0”出“0”，全“1”出“1”有“

10、1”出“1”，全“0”出“0”&ABY1 1ABY2Y220.3 TTL門電路(三極管三極管邏輯門電路) TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點，目前分立元件電路已被集成電路替代。輸入級中間級輸出級20.3.1 TTL“與非”門電路1. 電路 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1B等效電路C多發(fā)射極三極管 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1“1”(3.6V)(1) 輸入全為高電平“1”(3.6V)時2. 工作原理4.3VT2、T5飽和導(dǎo)通鉗位2.1VE結(jié)反偏截止“0”(0.3V) 負(fù)

11、載電流（灌電流）輸入全高“1”,輸出為低“0”1V T5Y R3R5AB CR4R2R1 T3 T4T2+5V T12. 工作原理1VT2、T5截止 負(fù)載電流（拉電流）(2) 輸入端有任一低電平“0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1” 流過 E結(jié)的電流為正向電流VY 5-0.7-0.7 =3.6V5V有“0”出“1”全“1”出“0”“與非”邏輯關(guān)系00010011101111011001011101011110ABYC“與非” 門邏輯狀態(tài)表Y=A B C邏輯表達(dá)式： Y&ABC“與非”門(1) 電壓傳輸特性：輸出電壓 UO與輸入電壓 Ui的關(guān)系。CDE3. TTL

12、“與非”門特性及參數(shù)電壓傳輸特性測試電路01231234 Ui /VUO/V&+5VUiUoVVABABCDE(2)TTL“與非”門的參數(shù)電壓傳輸特性典型值3.6V，2.4V為合格典型值0.3V，0.4V為合格輸出高電平電壓UOH輸出低電平電壓UOL輸出高電平電壓UOH和輸出低電平電壓UOLUO/V01231234 Ui /V 指一個“與非”門能帶同類門的最大數(shù)目，它表示帶負(fù)載的能力。對于TTL“與非”門 NO 8。輸入高電平電流 IIH和輸入低電平電流 IIL 當(dāng)某一輸入端接高電平，其余輸入端接低電 平時，流入該輸入端的電流，稱為高電平輸入電流 IIH（A）。 當(dāng)某一輸入端接低電平，其余輸入

13、端接高電平時，流出該輸入端的電流，稱為低電平輸入電流 IIL（mA）。扇出系數(shù)NO平均傳輸延遲時間 tpd 50%50%tpd1tpd2 TTL的 tpd 約在 10ns 40ns，此值愈小愈好。輸入波形ui輸出波形uO20.3.2 三態(tài)輸出“與非”門當(dāng)控制端為高電平“1”時，實現(xiàn)正常的“與非”邏輯關(guān)系 Y=AB“1”控制端 DE1. 電路 T5Y R3R5AB R4R2R1 T3 T4T2+5V T1截止20.3.2 三態(tài)輸出“與非”門“0”控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11. 電路導(dǎo)通1V1V截止截止當(dāng)控制端為低電平“0”時，輸出 Y處于開路狀態(tài)

14、，也稱為高阻狀態(tài)。&YEBA邏輯符號 0 高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0表示任意態(tài)20.3.2 三態(tài)輸出“與非”門三態(tài)輸出“與非”狀態(tài)表ABEY輸出高阻功能表三態(tài)門應(yīng)用：可實現(xiàn)用一條總線分時傳送幾個不同的數(shù)據(jù)或控制信號?！?”“0”“0”如圖：總線&A1B1E1&A2B2E2&A3B3E3A1 B11.CMOS“非”門電路DSGSDG+UDDAYT1T2PMOS管NMOS管CMOS 管負(fù)載管驅(qū)動管(互補對稱管)A=“1”時，T1導(dǎo)通， T2截止，Y=“0”A=“0”時，T1截止， T2導(dǎo)通，Y=“1”Y= A20.4 CMOS門電路 2. CMOS“與非”門電

15、路 Y=A B+UDDBYT2T4AT1T3GGGGSSSSDDDD有“0”全“1”“1”“0”3. CMOS“或非”門電路 有“1”“0”全“0”“1”Y=A+BYT3AT1BT2+UDDT4SDGSDGSDGSDGCMOS電路優(yōu)點(1) 靜態(tài)功耗低（每門只有0.01mW, TTL每門10mW)(2) 抗干擾能力強(3) 扇出系數(shù)大(4) 允許電源電壓范圍寬 ( 3 18V )TTL電路優(yōu)點(1) 速度快(2) 抗干擾能力強(3) 帶負(fù)載能力強20.5 邏輯代數(shù) 邏輯代數(shù)（又稱布爾代數(shù)），它是分析設(shè)計邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種

16、，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。 邏輯代數(shù)所表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別。1. 常量與變量的關(guān)系20.5.1 邏輯代數(shù)運算法則2. 邏輯代數(shù)的基本運算法則自等律0-1律重疊律還原律互補律交換律2. 邏輯代數(shù)的基本運算法則普通代數(shù)不適用！證:結(jié)合律分配律A+1=1 A A=A.110011111100反演律列狀態(tài)表證明：AB00011011111001000000吸收律(1) A+AB = A (2) A(A+B) = A對偶式對偶關(guān)系： 將某邏輯表達(dá)式中的與( )換成或 (+)，或(+)換成

17、與( )，得到一個新的邏輯表達(dá)式，即為原邏輯式的對偶式。若原邏輯恒等式成立，則其對偶式也成立。證明：A+AB = A（3）（4）對偶式（5）（6）對偶式20.5.2 邏輯函數(shù)的表示方法表示方法邏輯式邏輯狀態(tài)表邏輯圖卡諾圖下面舉例說明這四種表示方法。例：有一T形走廊，在相會處有一路燈，在進(jìn)入走廊的A、B、C三地各有控制開關(guān)，都能獨立進(jìn)行控制。任意閉合一個開關(guān)，燈亮；任意閉合兩個開關(guān)，燈滅；三個開關(guān)同時閉合，燈亮。設(shè)A、B、C代表三個開關(guān)（輸入變量）；Y代表燈（輸出變量）。 1. 列邏輯狀態(tài)表設(shè)：開關(guān)閉合其狀態(tài)為“1”，斷開為“0”燈亮狀態(tài)為“1”，燈滅為“0”用輸入、輸出變量的邏輯狀態(tài)（“1”或

18、“0”）以表格形式來表示邏輯函數(shù)。三輸入變量有八種組合狀態(tài)n輸入變量有2n種組合狀態(tài) 0 0 0 0 A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 2. 邏輯式取 Y=“1”( 或Y=“0” ) 列邏輯式取 Y = “1” 用“與”“或”“非”等運算來表達(dá)邏輯函數(shù)的表達(dá)式。(1)由邏輯狀態(tài)表寫出邏輯式對應(yīng)于Y=1，若輸入變量為“1”，則取輸入變量本身(如 A )；若輸入變量為“0”則取其反變量(如 A )。一種組合中，輸入變量之間是“與”關(guān)系， 0 0 0 0 A B C Y0 0 1 10 1 0 10 1 1 01 0 0

19、 11 0 1 01 1 0 01 1 1 1各組合之間是“或”關(guān)系 2. 邏輯式反之，也可由邏輯式列出狀態(tài)表。 0 0 0 0 A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 3. 邏輯圖YCBA&1CBA20.5.3 邏輯函數(shù)的化簡 由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復(fù)雜；若經(jīng)過簡化，則可使用較少的邏輯門實現(xiàn)同樣的邏輯功能。從而可節(jié)省器件，降低成本，提高電路工作的可靠性。 利用邏輯代數(shù)變換，可用不同的門電路實現(xiàn)相同的邏輯功能?；喎椒ü椒ㄖZ圖法1.用 “與非”門構(gòu)成基本門電路(2)應(yīng)用“與非”門構(gòu)成

20、“或”門電路(1) 應(yīng)用“與非”門構(gòu)成“與”門電路AY&B&BAY&由邏輯代數(shù)運算法則：由邏輯代數(shù)運算法則：&YA(3) 應(yīng)用“與非”門構(gòu)成“非”門電路(4) 用“與非”門構(gòu)成“或非”門YBA&由邏輯代數(shù)運算法則：例1：化簡2.應(yīng)用邏輯代數(shù)運算法則化簡（1）并項法例2：化簡（2）配項法例3：化簡（3）加項法（4）吸收法吸收例4：化簡例5：化簡吸收吸收吸收吸收 3.應(yīng)用卡諾圖化簡卡諾圖:是與變量的最小項對應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個最小項。（1）最小項： 對于n輸入變量有2n種組合, 其相應(yīng)的乘積項也有2n個，則每一個乘積項就稱為一個最小項。其特點是每個輸入變量均在其中以原變量

21、和反變量形式出現(xiàn)一次，且僅一次。如：三個變量，有8種組合，最小項就是8個，卡諾圖也相應(yīng)有8個小方格。在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)。 (2) 卡諾圖BA0101二變量BCA0010011110三變量二進(jìn)制數(shù)對應(yīng)的十進(jìn)制數(shù)編號AB00011110CD00011110四變量任意兩個相鄰最小項之間只有一個變量改變( 2)卡諾圖（a)根據(jù)狀態(tài)表畫出卡諾圖如:ABC00100111101111將輸出變量為“1”的填入對應(yīng)的小方格,為“0”的可不填。 0 0 0 0 A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1( 2)卡諾圖（b)根

22、據(jù)邏輯式畫出卡諾圖ABC00100111101111將邏輯式中的最小項分別用“1”填入對應(yīng)的小方格。如果邏輯式中最小項不全，可不填。如:注意：如果邏輯式不是由最小項構(gòu)成，一般應(yīng)先化為最小項，或按例7方法填寫。( 3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC00100111101111例6.用卡諾圖表示并化簡。解：(a)將取值為“1”的相鄰小方格圈成圈，步驟1.卡諾圖2.合并最小項3.寫出最簡“與或”邏輯式(b)所圈取值為“1”的相鄰小方格的個數(shù)應(yīng)為2n，(n=0,1,2)( 3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC00100111101111解：三個圈最小項分別為：合并最小項寫出簡化邏輯式卡諾圖化簡法：保留一個圈

23、內(nèi)最小項的相同變量，而消去相反變量。00ABC100111101111解：寫出簡化邏輯式多余AB00011110CD000111101111相鄰例6. 應(yīng)用卡諾圖化簡邏輯函數(shù)(1)(2)解：寫出簡化邏輯式AB00011110CD000111101例7. 應(yīng)用卡諾圖化簡邏輯函數(shù)111111111 含A均填“1”注意：1.圈的個數(shù)應(yīng)最少2.每個“圈”要最大3.每個“圈”至少要包含一個未被圈過的最小項。20.6 組合邏輯電路的分析與綜合 組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關(guān)。組合邏輯電路框圖X1XnX2Y2Y1Yn. . . . .組合邏輯電路輸

24、入輸出20.6.1 組合邏輯電路的分析 (1) 由邏輯圖寫出輸出端的邏輯表達(dá)式(2) 運用邏輯代數(shù)化簡或變換(3) 列邏輯狀態(tài)表(4) 分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：例 1：分析下圖的邏輯功能 (1) 寫出邏輯表達(dá)式Y(jié) = Y2 Y3= A AB B AB.A B.A B.A.A BBY1.AB&YY3Y2.(2) 應(yīng)用邏輯代數(shù)化簡Y = A AB B AB. = A AB +B AB.= AB +AB反演律 = A (A+B) +B (A+B).反演律 = A AB +B AB. (3) 列邏輯狀態(tài)表ABY001 100111001Y= AB +AB=A B邏輯式 (4) 分

25、析邏輯功能 輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關(guān)系。這種電路稱“異或”門。 =1ABY邏輯符號(1) 寫出邏輯式例 2：分析下圖的邏輯功能.A B.Y = AB AB .AB化簡&11.BAY&A B = AB +AB (2) 列邏輯狀態(tài)表Y= AB +AB(3) 分析邏輯功能 輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”) ,可用于判斷各輸入端的狀態(tài)是否相同。=A B邏輯式 =1ABY邏輯符號=A BABY001 100100111例3：分析下圖的邏輯功能Y&1.BA&C101AA寫出邏輯式：=AC +BCY=AC BC 設(shè)：C=1封鎖

26、打開選通A信號BY&1.BA&C011設(shè)：C=0封鎖選通B信號打開例 3：分析下圖的邏輯功能B寫出邏輯式：=AC +BCY=AC BC20.6.2 組合邏輯電路的綜合根據(jù)邏輯功能要求邏輯電路設(shè)計 (1) 由邏輯要求，列出邏輯狀態(tài)表 (2) 由邏輯狀態(tài)表寫出邏輯表達(dá)式 (3) 簡化和變換邏輯表達(dá)式 (4) 畫出邏輯圖設(shè)計步驟如下：例1：設(shè)計一個三變量奇偶檢驗器。 要求: 當(dāng)輸入變量A、B、C中有奇數(shù)個同時為“1”時，輸出為“1”，否則為 “0”。用“與非”門實現(xiàn)。 (1) 列邏輯狀態(tài)表 (2) 寫出邏輯表達(dá)式取 Y=“1”( 或Y=“0” ) 列邏輯式取 Y = “1”對應(yīng)于Y=1，若輸入變量為

27、“1”，則取輸入變量本身(如 A )；若輸入變量為“0”則取其反變量(如 A )。 0 0 0 0 A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1(3) 用“與非”門構(gòu)成邏輯電路在一種組合中，各輸入變量之間是“與”關(guān)系各組合之間是“或”關(guān)系A(chǔ)BC00100111101111由卡圖諾可知，該函數(shù)不可化簡。 0 0 0 0 A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 (4) 邏輯圖YCBA01100111110&1010例 2: 某工廠有A、B、C三個車間和一個自

28、備電站，站內(nèi)有兩臺發(fā)電機(jī)G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和 G2均需運行。試畫出控制G1和 G2運行的邏輯圖。 設(shè)：A、B、C分別表示三個車間的開工狀態(tài)： 開工為“1”，不開工為“0”； G1和 G2運行為“1”，不運行為“0”。(1) 根據(jù)邏輯要求列狀態(tài)表 首先假設(shè)邏輯變量、邏輯函數(shù)取“0”、“1”的含義。 邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和 G2均需運行。開工“1”不開工“0”運行“1”不運行“0”(1

29、) 根據(jù)邏輯要求列狀態(tài)表0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2(2) 由狀態(tài)表寫出邏輯式ABC00100111101111或由卡圖諾可得相同結(jié)果 (3) 化簡邏輯式可得：1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1(4) 用“與非”門構(gòu)成邏輯電路 由邏輯表達(dá)式畫出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡。ABC00100111101111(5) 畫出邏輯圖ABCABC&G

30、1G220.7 加法器20.7.1 二進(jìn)制 十進(jìn)制：09十個數(shù)碼，“逢十進(jìn)一”。 在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。 在數(shù)字電路中，為了把電路的兩個狀態(tài) (“1”態(tài)和“0”態(tài))與數(shù)碼對應(yīng)起來，采用二進(jìn)制。二進(jìn)制：0，1兩個數(shù)碼，“逢二進(jìn)一”。20.7 加法器加法器: 實現(xiàn)二進(jìn)制加法運算的電路進(jìn)位如：0 0 0 0 11+10101010不考慮低位來的進(jìn)位半加器實現(xiàn)要考慮低位來的進(jìn)位全加器實現(xiàn)20.7.1 半加器 半加：實現(xiàn)兩個一位二進(jìn)制數(shù)相加，不考慮來自低位的進(jìn)位。AB兩個輸入表

31、示兩個同位相加的數(shù)兩個輸出SC表示半加和表示向高位的進(jìn)位邏輯符號：半加器：COABSC半加器邏輯狀態(tài)表A B S C0 0 0 00 1 1 01 0 1 01 1 0 1邏輯表達(dá)式邏輯圖&=1.ABSC20.7.2 全加器輸入Ai表示兩個同位相加的數(shù)BiCi-1表示低位來的進(jìn)位輸出表示本位和表示向高位的進(jìn)位CiSi 全加：實現(xiàn)兩個一位二進(jìn)制數(shù)相加，且考慮來自低位的進(jìn)位。邏輯符號： 全加器：AiBiCi-1SiCiCOCI(1) 列邏輯狀態(tài)表(2) 寫出邏輯式Ai Bi Ci-1 Si Ci 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1

32、0 11 1 0 0 11 1 1 1 1邏輯圖&=11AiCiSiCi-1Bi&半加器構(gòu)成的全加器1BiAiCi-1SiCiCOCO20.9 編碼器 把二進(jìn)制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。 n 位二進(jìn)制代碼有 2n 種組合，可以表示 2n 個信息。 要表示N個信息所需的二進(jìn)制代碼應(yīng)滿足 2n N20.8.1 二進(jìn)制編碼器將輸入信號編成二進(jìn)制代碼的電路。2n個n位編碼器高低電平信號二進(jìn)制代碼(1) 分析要求： 輸入有8個信號，即 N=8，根據(jù) 2n N 的關(guān)系，即 n=3，即輸出為三位二進(jìn)制代碼。例：設(shè)計一個編碼器，滿足以下要求：(1

33、) 將 I0、I1、I7 8個信號編成二進(jìn)制代碼。(2) 編碼器每次只能對一個信號進(jìn)行編碼，不 允許兩個或兩個以上的信號同時有效。(3) 設(shè)輸入信號高電平有效。0 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4I5I6I7 (2) 列編碼表：輸入輸 出Y2 Y1 Y0 (3) 寫出邏輯式并轉(zhuǎn)換成“與非”式Y(jié)2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+

34、I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7 (4) 畫出邏輯圖10000000111I7I6I5I4I3I1I2&1111111Y2Y1Y0將十進(jìn)制數(shù) 09 編成二進(jìn)制代碼的電路20.8.2 二 十進(jìn)制編碼器表示十進(jìn)制數(shù)4位10個編碼器高低電平信號二進(jìn)制代碼 列編碼表：四位二進(jìn)制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示09十個數(shù)碼，最常用的是8421碼。000輸 出輸 入Y1Y2Y00 (I0)1 (I1)2 (I2)3 (I3)4 (I4)5 (I5)6 (I6)7 (I7)8 (I8)9 (I9)Y300011101000011110001101

35、100000000001118421BCD碼編碼表 寫出邏輯式并化成“或非”門和“與非”門Y3 = I8+I9. = I4 + I6 I5 +I7Y2 = I4 +I5 +I6 +I7Y0 = I1 +I3 +I5 +I7 +I9. = I1+I9 I3 +I7 I5 +I7. = I2 + I6 I3 +I7Y1 = I2 +I3 +I6 +I7畫出邏輯圖10000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y3Y2Y1Y0 法二：十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I

36、91K10S001S12S23S34S45S56S67S78S89S9 當(dāng)有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進(jìn)行編碼。 即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進(jìn)行編碼，而對其它優(yōu)先級別低的信號不予理睬。20.8.3 優(yōu)先編碼器CT74LS4147 編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y3 1 1 1 1 1 1 1 1 1 1 1 1 1輸 入 (低電平有效)輸 出(8421反碼)0 0 1 1 0 1 0 0 1 1 1 1 1 0 1 0 0 01 1 1 0 1 0 0 11 1 1 1 0 1 0 1 01

37、 1 1 1 1 0 1 0 1 11 1 1 1 1 1 0 1 1 0 01 1 1 1 1 1 1 0 1 1 0 11 1 1 1 1 1 1 1 0 1 1 1 0例:CT74LS147集成優(yōu)先編碼器(10線-4線)T4147引腳圖低電平有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8CT74LS414720.9 譯碼器和數(shù)字顯示 譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。20.9.1 二進(jìn)制譯碼器8個3位譯碼器二進(jìn)制代碼高低電平信號狀 態(tài) 表 例：三位二進(jìn)制譯碼器（輸出高電平有效）輸 入A B CY0 Y1 Y2 Y3 Y4 Y5 Y

38、6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1輸 出寫出邏輯表達(dá)式Y(jié)0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C邏輯圖CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC例：利用譯

39、碼器分時將采樣數(shù)據(jù)送入計算機(jī)總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作總線譯碼器工作工作原理：(以A0A1= 00為例)000總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門脫離總線數(shù)據(jù)全為“1”總線 2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作工作原理：(以A0A1= 11為例)110脫離總線數(shù)據(jù)全為“1”雙 2/4 線譯碼器A0、A1是輸入端Y0Y3是輸出端 S 是使能端CT74LS139型譯碼器(a) 外引線排列圖；(b) 邏輯圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y12Y02A12A02S+UCC109161

40、514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1 輸 入 輸 出SA0A1Y0110000011001101110139功能表Y1Y2Y3111011101110111CT74LS139型譯碼器雙 2/4 線譯碼器A0、A1是輸入端Y0Y3是輸出端 S 是使能端S = 0時譯碼器工作輸出低電平有效20.9.2 二-十進(jìn)制顯示譯碼器 在數(shù)字電路中，常常需要把運算結(jié)果用十進(jìn)制 數(shù)顯示出來，這就要用顯示譯碼器。二 十進(jìn)制代碼譯碼器驅(qū)動器顯示器gfedcba 1. 半導(dǎo)體數(shù)碼管 由七段發(fā)光二極管構(gòu)成例：共陰極接法a b c d e f g 0 1 1 0 0 0

41、01 1 0 1 1 0 1低電平時發(fā)光高電平時發(fā)光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg 2. 七段譯碼顯示器Q3 Q2Q1Q0agfedcb譯碼器二 十進(jìn)制代碼(共陰極)100101111117個4位七段顯示譯碼器狀態(tài)表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1

42、 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9輸 入輸 出顯示數(shù)碼BS204A0A1A2A3CT74LS247+5V來自計數(shù)器七段譯碼器和數(shù)碼管的連接圖5107abcdefgRBIBI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247型譯碼器的外引線排列圖abcdefg20.10 數(shù)據(jù)分配器和數(shù)據(jù)選擇器 在數(shù)字電路中，當(dāng)需要進(jìn)行遠(yuǎn)距離多路數(shù)字傳輸時，為了減少傳輸線的數(shù)目，

43、發(fā)送端常通過一條公共傳輸線，用多路選擇器分時發(fā)送數(shù)據(jù)到接收端，接收端利用多路分配器分時將數(shù)據(jù)分配給各路接收端，其原理如圖所示。使能端多路選擇器多路分配器發(fā)送端接收端IYD0D1D2D3SA1A0傳輸線A0A1D0D1D2D3S數(shù)據(jù)選擇控制數(shù)據(jù)分配控制20.10.1 數(shù)據(jù)選擇器從多路數(shù)據(jù)中選擇其中所需要的一路數(shù)據(jù)輸出。例：四選一數(shù)據(jù)選擇器輸入數(shù)據(jù)輸出數(shù)據(jù)使能端D0D1D2D3WSA1A0控制信號11&111&1YD0D1D2D3A0A1S1000000“與”門被封鎖，選擇器不工作。CT74LS153型4選1數(shù)據(jù)選擇器11&111&1YD0D1D2D3A0A1S01D0000“與”門打開，選擇器工

44、作。由控制端決定選擇哪一路數(shù)據(jù)輸出。選中D0001100CT74LS153型4選1數(shù)據(jù)選擇器由邏輯圖寫出邏輯表達(dá)式CT74LS153功能表使能選 通輸出SA0A1Y10000001100110D3D2D1D01SA11D31D21D11D01W地CT74LS153(雙4選1)2D32D22D12D02WA02SUCC15141312111091613245678 多路選擇器廣泛應(yīng)用于多路模擬量的采集及 A/D 轉(zhuǎn)換器中。用2片CT74LS153多路選擇器選擇8路信號若A2A1A0=010, 輸出選中1D2路的數(shù)據(jù)信號。CT74LS153(雙4選1)2D32D22D12D02WA02SUCC15

45、14131211109161SA11D31D21D11D01W地13245678A0A1A2116選1數(shù)據(jù)選擇器(1)1A2A1A0A0A1A2(2)1YD7D6D1D0D15D14D9D8.D15D14.D9D8.D0D1.D6D7SSABCSY1Y3 用2片CT74LS151型8選1數(shù)據(jù)選擇器構(gòu)成具有16選1功能的數(shù)據(jù)選擇器CT74LS151功能表選通選 擇輸出SA0A2Y100000D3D2D1D0A20D40D50D60D7000101000011100110101111例:用CT74LS151型8選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)式解：將邏輯函數(shù)式用最小項表示 將輸入變量A、B、C分別對應(yīng)地

46、接到數(shù)據(jù)選擇器的選擇端A2 、A1 、 A0。由狀態(tài)表可知,將數(shù)據(jù)輸入端D3 、D5 、 D6 、 D7 接“1”，其余輸入端接“0”，即可實現(xiàn)輸出Y，如圖所示。 將輸入變量A、B、C分別對應(yīng)地接到數(shù)據(jù)選擇器的選擇端 A2 、A1 、 A0。由狀態(tài)表可知, 將數(shù)據(jù)輸入端D3 、D5 、 D6 、 D7 接“1”,其余輸入端接“0”,即可實現(xiàn)輸出Y, 如圖所示。CT74LS151功能表選通選 擇輸出SA0A2Y100000D3D2D1D0A10D40D50D60D7000101000011100110101111CT74LS151ABCYSD7D6D5D4D3D2D1D0“1”20.10.2 數(shù)據(jù)分配器將一個數(shù)據(jù)分時分送到多個輸出端輸出。數(shù)據(jù)輸入控制信號使能端DY0Y1Y2Y3SA1A0數(shù)據(jù)輸出端確定芯片是否工作確定將信號送到哪個輸出端數(shù)據(jù)分配器的功能表Y3 Y2 Y1 Y0使能控 制輸 出SA0A110000001100110D00000D00000D00000D20.11 應(yīng)用舉例20.11.1 交通信號燈故障