22優(yōu)先編碼器VHDL程序設計

1、重慶科創(chuàng)職業(yè)學院授課方案（教案）課名：教 師：班級：編寫時間：課題：優(yōu)先編碼器VHDL程序設計授課時數2教學目的及要求：掌握用VHDL設計實現優(yōu)先編碼器掌握VHDL優(yōu)先級別的設置語法教學重點：優(yōu)先編碼器VHDL程序的實現教學難點：優(yōu)先級高低的實現教學步驟及內容：旁批欄：一.復習舊課 二新課以8-3優(yōu)先編碼器為例，介紹優(yōu)先編碼的原理及VHDL實 現。VHD L基本知識講解If else語句的講解。設計過程：輸入設計項目并將其設為當前項目；在文本編輯窗中設計輸入8-3優(yōu)先編碼器的VHDL代碼：Library ieee;use ieee.std_logic_1164.all;entity yxbm8

2、_3 isport(i:in std_logic_vector(7downto0);s:in std_logic;y:out std_logic_vector(2 downto0);ys,yex:out std_logic);end yxbm8_3;architecture rtl of yxbm8_3 isbeginprocess(i,s)begin旁批欄:if s=1 theny=111;ys=1;yex=1;elseif i(7)= 0 theny=000;ys=1;yex=0;elsif i(6)=0 theny=001;ys=1;yex=0;elsif i(6)=0 theny=00

3、1;ys=1;yex=0;elsif i(5)=0 theny=010;ys=1;yex=0;elsif i(4)=0 theny=011;ys=1;yex=0;elsif i(3)=0 theny=100;ys=1;yex=0;elsif i(2)=0 theny=101;ys=1;yex=0;elsif i(1)=0 then旁批欄：y=110;ys=1;yex=0;elsif i(0)=0 then y=111;ys=1;yex=0;elsif i=11111111 theny=111;ys=0;yex=1;end if;end if;end process;end rtl ;項目編譯：

4、選擇目標器件。選擇菜單命令Assign | Device，彈出Device 對話框。選擇對話框的Device Family下拉列表框中的目標器 件(EPM7128SLC84-10)引腳指定，編譯。項目時序仿真：創(chuàng)建波形文件一輸入信號節(jié)點一設置仿真時間一編輯輸入節(jié)點 波形-運行仿真。引腳指定：指定輸入輸出對應的芯片的引腳，注意一些引腳不能用。選擇 菜單命令Assign | Pin/Location/Chip，將設計的優(yōu)先編碼器與 目標芯片(EPM7128SLC84-10)聯系起來。程序下載：Max+PlusII-progeammer-JTAG-Multi-Device JTAG chain setup-Select Programming file -找到.pof 文件-add-OK實驗箱上現象的分析描述與驗證。小結對