基于FPGA的LCD驅(qū)動(dòng)顯示電路的設(shè)計(jì)與實(shí)現(xiàn)(共26頁(yè))

1、河南大學(xué)民生學(xué)院本科畢業(yè)論文 PAGE II 學(xué)號(hào)：1003618019河南大學(xué)民生(mnshng)學(xué)院畢 業(yè) 論 文（ 2014 屆）年 級(jí) 2010級(jí) 專 業(yè) 班 級(jí) 電子信息科學(xué)與技術(shù) 學(xué) 生 姓 名 指導(dǎo)教師姓名 指導(dǎo)教師職稱 講師 論文完成時(shí)間 2014年5月10日 河南大學(xué)民生學(xué)院本科畢業(yè)論文 目 錄 TOC o 1-4 u 摘 要： PAGEREF _Toc21047 21 緒論(xln) PAGEREF _Toc14395 31.1 選題(xun t)背景 PAGEREF _Toc15592 31.2 LCD發(fā)展(fzhn) PAGEREF _Toc26662 31.3 選題目

2、的 PAGEREF _Toc25162 42 關(guān)鍵技術(shù) PAGEREF _Toc18743 42.1 FPGA簡(jiǎn)介 PAGEREF _Toc31129 42.2 LCD簡(jiǎn)介 PAGEREF _Toc18791 53 系統(tǒng)分析 PAGEREF _Toc17873 73.1 FPGA的設(shè)計(jì)方法 PAGEREF _Toc8454 73.2 Verilog HDL PAGEREF _Toc8765 83.3 TC1602液晶模塊工作方式 PAGEREF _Toc6534 83.4 系統(tǒng)開發(fā)環(huán)境 PAGEREF _Toc26768 124 系統(tǒng)設(shè)計(jì)與驗(yàn)證 PAGEREF _Toc11182 124.1

3、系統(tǒng)概述 PAGEREF _Toc9428 124.2 功能結(jié)構(gòu)設(shè)計(jì) PAGEREF _Toc14420 124.3 設(shè)計(jì)流程圖與狀態(tài)的設(shè)計(jì) PAGEREF _Toc28074 124.4 系統(tǒng)實(shí)現(xiàn) PAGEREF _Toc30744 154.5 部分程序代碼 PAGEREF _Toc11184 165 系統(tǒng)測(cè)試 PAGEREF _Toc25007 205.1 仿真波形 PAGEREF _Toc12561 205.2 對(duì)TC1602液晶顯示器驗(yàn)證 PAGEREF _Toc954 206 結(jié)論 PAGEREF _Toc19076 20參考文獻(xiàn) PAGEREF _Toc30281 21基于FPGA

4、的LCD驅(qū)動(dòng)顯示電路(dinl)的設(shè)計(jì)與實(shí)現(xiàn)（河南(h nn)大學(xué)民生學(xué)院，河南 開封，475004）摘 要： 本課題主要任務(wù)是設(shè)計(jì)基于FPGA的LCD驅(qū)動(dòng)電路的設(shè)計(jì)和實(shí)現(xiàn)，兼顧好程序的易用性，以方便之后模塊的移植和應(yīng)用?？刂破鞑糠植捎肰erilog語(yǔ)言編寫，主體程序采用了狀態(tài)機(jī)作為主要控制方式。最后實(shí)現(xiàn)使用FPGA在LCD上顯示任意的英文字符和阿拉伯?dāng)?shù)字，另外要能根據(jù)輸入數(shù)據(jù)(shj)的變化同步變化LCD上顯示的內(nèi)容。同時(shí)要能將儲(chǔ)存模塊中的數(shù)據(jù)正常地顯示在LCD上。本文中對(duì)FPGA，LCD，Quartus II，硬件設(shè)計(jì)工具等進(jìn)行了簡(jiǎn)單的介紹，對(duì)其功能進(jìn)行了簡(jiǎn)單的描述，并了解了LCD液晶顯示

5、器的發(fā)展歷史，日常應(yīng)用以及相對(duì)比于其他種類顯示器的優(yōu)缺點(diǎn)，并對(duì)基于FPGA的LCD液晶顯示器驅(qū)動(dòng)電路未來(lái)的發(fā)展趨勢(shì)進(jìn)行了展望。關(guān)鍵詞： FPGA LCD Verilog 狀態(tài)機(jī)Design and Implementation of LCD Drive Display Circuit based on FPGAAbstract: In this project, the main object is to design a LCD controller based on FPGA, and at the same time emphasize on the convenience for th

6、e later application and migration.The program of the controller is written by Verilog language, and the main body of the program used state machine as the primary control method. displayed picture which was put earlier. In this project, FPGA, LCD, Quartus II, I hardware design tools simply introduce

7、s its functions were a simple description, and understanding the LCD monitor the development history, and relative everyday applications than in other types of monitor based on FPGA advantages and disadvantages, and the LCD monitor driver circuit future development trends are discussed. Key words: F

8、PGA, LCD, Verilog, State Machine1 緒論(xln)1.1 選題(xun t)背景本課題主要任務(wù)是設(shè)計(jì)基于FPGA的LCD驅(qū)動(dòng)顯示電路的設(shè)計(jì)與實(shí)現(xiàn)。設(shè)計(jì)中保證程序的易用性和可移植性。設(shè)計(jì)的基本要求要確保輸出能夠根據(jù)(gnj)輸入的變化而同時(shí)變化。本次設(shè)計(jì)有FPGA產(chǎn)品的開發(fā)有一定的幫助，其開發(fā)時(shí)間短，移植性高對(duì)LCD的開發(fā)有指導(dǎo)性的意義。增加了人機(jī)之間的交互性，為我們的生活和行業(yè)發(fā)展提供了便利。FPGA是一種現(xiàn)場(chǎng)可以編程的門陣列器件。FPGA與之前的GAL,PAL,CPLD等可編程器件有很大的不同之處。之前的可編程器件往往在門電路數(shù)目上受到局限，所以在功能上也受到

9、了很大程度上的限制。FPGA則在這方面不受制約。作為進(jìn)一步發(fā)展的產(chǎn)物，F(xiàn)PGA有更好的實(shí)用性。LCD，即液晶顯示器，是一種采用了液晶控制透光技術(shù)來(lái)實(shí)現(xiàn)色彩的顯示器，與CRT顯示器相比有很多優(yōu)點(diǎn)，如輕薄、能耗低、輻射小等，已經(jīng)應(yīng)用在各行各業(yè)，有STN、TFT、LTPS、OLED等多種類型。液晶是一種幾乎完全透明的物質(zhì)。液晶能夠作為顯示設(shè)備是基于它的物理和化學(xué)性質(zhì)。由于液晶內(nèi)部分子排布的特殊性，造就了液晶可以顯示的光學(xué)性質(zhì)。分子排列的改變會(huì)引起光線的改變，最初的研究者認(rèn)為液晶的分子排列時(shí)不變的，直到20世紀(jì)60年代，有人發(fā)現(xiàn)在外加電壓的情況下液晶分子排列會(huì)發(fā)生變化，能引起光線的折射和扭曲，由此發(fā)展

10、了液晶顯示設(shè)備。1.2 LCD發(fā)展液晶顯示器件(LCD)是目前最有活力的電子產(chǎn)品之一。液晶顯示屏已經(jīng)滲透到各行各業(yè)各個(gè)領(lǐng)域。LCD在電壓，功耗，體積等方面有顯著的優(yōu)點(diǎn)。由于它的優(yōu)點(diǎn)使得在生產(chǎn)中更加的便宜，產(chǎn)品更容易攜帶，性能方面也毫不遜色。LCD已經(jīng)成為現(xiàn)在社會(huì)顯示設(shè)備的首選器件。LCD的快速發(fā)展(fzhn)擴(kuò)大了顯示設(shè)備的應(yīng)用領(lǐng)域，它體積小的特點(diǎn)使得它在生活中的應(yīng)用更加廣泛。LCD和CRT是目前顯示技術(shù)上的兩大類，已形成互補(bǔ)，共同發(fā)展的局面。在科學(xué)技術(shù)領(lǐng)域，LCD產(chǎn)業(yè)的發(fā)展日益受到重視，許多國(guó)家都投入了大量的人力與物力。顯示設(shè)備是我們(w men)生活中不可缺少的一部分，盡管在顯示領(lǐng)域出現(xiàn)了

11、有機(jī)EL,FFD,PDP等競(jìng)爭(zhēng)對(duì)手，但基于LCD的綜合性優(yōu)點(diǎn)，在未來(lái)很長(zhǎng)一段時(shí)間內(nèi)，LCD顯示設(shè)備仍然是首選最重要的顯示器件之一。本次研究的LCD驅(qū)動(dòng)電路的設(shè)計(jì)與實(shí)現(xiàn)和現(xiàn)實(shí)生活有密切聯(lián)系，有很大的實(shí)用效果。1.3 選題(xun t)目的本課題主要是設(shè)計(jì)基于FPGA的LCD驅(qū)動(dòng)電路，設(shè)計(jì)要求是使其更加接近生活，容易使用，同時(shí)方便后續(xù)的學(xué)習(xí)和使用。結(jié)合外圍電路等液晶顯示模塊，通過(guò)軟件測(cè)試，來(lái)實(shí)現(xiàn)英文字母的顯示。通過(guò)不斷的改寫，調(diào)試，使其能正確的在LCD上顯示內(nèi)容，達(dá)到最初的設(shè)計(jì)目的和初衷。2 關(guān)鍵技術(shù)2.1 FPGA簡(jiǎn)介FPGA（FieldProgrammable Gate Array），即現(xiàn)場(chǎng)可

12、編程門陣列FPGA與之前的GAL,PAL,CPLD等可編程器件有很大的不同之處。之前的可編程器件往往在門電路數(shù)目上受到局限，所以在功能上也受到了很大程度上的限制。FPGA不僅解決了可編程器件門電路數(shù)局限性的不足，還克服了定制電路的不足。作為進(jìn)一步發(fā)展的產(chǎn)物，F(xiàn)PGA有更好的實(shí)用性。 FPGA內(nèi)部包含三部分：輸出模塊IOB,可配置邏輯模塊CLB,內(nèi)部連線。它采用了一種邏輯單元陣列的新概念。FPGA內(nèi)部有一個(gè)小型的查找表，查找表與一個(gè)D觸發(fā)器的輸入端相聯(lián)接。通過(guò)D觸發(fā)器來(lái)驅(qū)動(dòng)其他邏輯電路或I/O接口。邏輯單元陣列的設(shè)計(jì)既可以實(shí)現(xiàn)組合邏輯又可以實(shí)現(xiàn)時(shí)序邏輯。FPGA最終的邏輯功能是由存儲(chǔ)器中的值決定

13、的。2.1.1 FPGA的特點(diǎn)FPGA允許(ynx)無(wú)限次編程。FPGA有以下(yxi)幾個(gè)特點(diǎn)：（1）采用FPGA設(shè)計(jì)ASIC的電路不需要(xyo)經(jīng)過(guò)生產(chǎn)就能確保得到合適的芯片，節(jié)約了成本。（2）FPGA可以作為其它電路的中試樣片。（3）FPGA有豐富的觸發(fā)器和I/O引腳。（4）FPGA設(shè)計(jì)周期短，開發(fā)費(fèi)用低，風(fēng)險(xiǎn)最小。（5）FPGA采用高速CHMOS工藝，功耗低，能與其他工藝的電平相兼容。綜上所述，F(xiàn)PGA芯片是小批量系統(tǒng)的最佳選擇之一。它能夠提高系統(tǒng)的可靠性和集成度。2.1.2 FPGA的設(shè)計(jì)法則（1）面積與速度的互換 面積是指FPGA的內(nèi)部芯片資源，包括邏輯資源和I/O資源等，速度指

14、的是FPGA工作時(shí)的最高頻率。面積與速度往往不可兼得，因此設(shè)計(jì)者必須要有所取舍。面積越小，就可以用更低的成本來(lái)實(shí)現(xiàn)產(chǎn)品的功能。增大芯片的面積可以提高FPGA的工作速度，但面積的增大意為著成本的提高，體積也會(huì)隨之增大，因此不能一味追求速度而無(wú)限的增大面積。在實(shí)際的設(shè)計(jì)中有許多被重復(fù)使用次數(shù)不同的模塊它們占據(jù)了大量的資源，造成面積的堆積和資源的浪費(fèi)。在設(shè)計(jì)改造中，我們可以用一個(gè)最小的復(fù)用單元來(lái)替代這些被重復(fù)使用的模塊，當(dāng)然這樣的改進(jìn)必然需要引進(jìn)其他的一些資源?？傊覀儌兊囊笫窃谒俣鹊靡员ＷC的情況下，盡可能的減小面積，這樣不僅能節(jié)約成本，同時(shí)也能保證產(chǎn)品的競(jìng)爭(zhēng)力。 （2）硬件可實(shí)現(xiàn)原則 FPGA設(shè)

15、計(jì)有專門的語(yǔ)言。Verilog HDL和VHDL是常用的兩種。在采用HDL語(yǔ)言來(lái)描述一個(gè)硬件電路功能時(shí)，一定要確保代碼描述的電路是可綜合的，在硬件方面是可實(shí)現(xiàn)的。Verilog HDL語(yǔ)言描述的是硬件結(jié)構(gòu)，所以一定要確保硬件可實(shí)現(xiàn)，編譯能夠生成硬件電路。 （3）同步設(shè)計(jì)原則 FPGA設(shè)計(jì)電路有兩種基本形式同步和異步。異步電路有一個(gè)最大的缺點(diǎn)就是會(huì)產(chǎn)生毛刺。 而同步電路由于是有各種觸發(fā)器構(gòu)成的，它的輸出食欲時(shí)鐘邊沿驅(qū)動(dòng)觸發(fā)器產(chǎn)生的，因此可以很好的避免毛刺的產(chǎn)生。2.2 LCD簡(jiǎn)介(jin ji)LCD （ Liquid Crystal Display 的簡(jiǎn)稱(jinchng)）液晶顯示器。LCD

16、由兩塊平行的玻璃基板構(gòu)成(guchng)，上基板為彩色濾光片，下基板為TFT（薄膜晶體管）。工作時(shí)光線進(jìn)入基板后會(huì)在液晶分子的作用下發(fā)生扭轉(zhuǎn)，這樣就可以控制偏振光的出射。液晶分子的轉(zhuǎn)動(dòng)是由TFT上外加的電壓信號(hào)控制的。LCD按照背光源的不同可分為CCFL和LED兩種。以CCFL（冷陰極熒光燈管）作為背光光源的液晶顯示器，功耗較高，但其色彩顯示好。 LED液晶顯示器以發(fā)光二極管作為背光光源，其優(yōu)勢(shì)是體積小，功耗低，同時(shí)還可達(dá)到較高的亮度，不足之處是色彩表現(xiàn)不佳。專業(yè)繪圖LCD在色彩方面要求比較高，所以大都不采用這種方式。2.2.1 LCD技術(shù)參數(shù) 對(duì)比度：LCD制造中需要選用濾光片，定向膜和控制

17、IC等配件，這些配件與面積對(duì)比度有關(guān)。 亮度：作為顯示設(shè)備，亮度是首要考慮因素，LCD借助外光源發(fā)光燈管數(shù)目越多亮度越大。 信號(hào)： 液晶在暗亮之間轉(zhuǎn)換的反應(yīng)時(shí)間，響應(yīng)時(shí)間越小越好，一般以毫秒（ms）為單位。 可視角度：光線通過(guò)液晶后的就有了方向性。可視角度是現(xiàn)在技術(shù)上需要解決的一個(gè)重大問題。為解決可視角度的問題目前有三種比較流的技術(shù)：TN+FILM、IPS(IN-PLANE -SWITCHING)和MVA(MULTI-DOMAIN VERTICAL alignMENT)。2.2.2 LCD的分類LCD發(fā)展至今它的分類主要依據(jù)其控制(kngzh)方式，有主動(dòng)矩陣式和被動(dòng)矩陣式兩種。兩種方式有著各

18、自的優(yōu)缺點(diǎn)：被動(dòng)矩陣式的優(yōu)點(diǎn)是成本低廉，但它的反應(yīng)速度慢，在亮度和可視角度上不如主動(dòng)矩陣式。所以在應(yīng)用上有很大的局限性，但由于它的成本低所以任有一部分顯示設(shè)備使用被動(dòng)矩陣式。主動(dòng)矩陣式的色彩豐富，可視角度寬廣，亮度高。這都是因?yàn)槠鋬?nèi)部有一個(gè)內(nèi)建的晶體管。主動(dòng)矩陣式有更多的優(yōu)點(diǎn)，所以受到廣泛的青睞，市場(chǎng)占有額也大。體積小，耗電量低是LCD顯示器的優(yōu)點(diǎn)，但與CRT顯示器相比，LCD顯示器還有不足之處，不夠成熟穩(wěn)定。2.2.3 LCD工作(gngzu)原理我們都知道(zh do)物質(zhì)只有固態(tài)、液態(tài)、氣態(tài)三種型態(tài)。物質(zhì)分子的內(nèi)部結(jié)構(gòu)決定著這個(gè)物質(zhì)的物理和化學(xué)性質(zhì)。液體分子質(zhì)心排列沒有任何規(guī)律性，沒有規(guī)

19、律性我們就無(wú)從研究，而液晶是一種分子具有方向性的晶體。被動(dòng)矩陣式的工作原理是讓光線自上而下的照射，由于液晶的方向性所以一般只有一個(gè)角度的光線能穿透下來(lái)。當(dāng)有光線穿透時(shí)先要進(jìn)入上夾板的溝槽中，再通過(guò)排列不整齊的液晶分子通路，然后進(jìn)入下面的偏光板，這樣就形成了一條光線穿透路徑。液晶狀態(tài)的改變是由外界電壓決定的，有外界電壓時(shí)分子內(nèi)部的排列方式會(huì)變?yōu)樨Q立狀態(tài)。當(dāng)有外界電壓影響時(shí)，液晶的初始狀態(tài)就會(huì)發(fā)生改變，由原來(lái)的正常排列方式變成豎立的狀態(tài)。經(jīng)過(guò)液晶的光會(huì)被第二次偏光板吸收，但由于整個(gè)結(jié)構(gòu)處于不透光的狀態(tài)，所以顯示屏?xí)尸F(xiàn)黑色。沒有外加電壓時(shí)，液晶處于初始態(tài)，它會(huì)把入射進(jìn)來(lái)的光線折射90度，顯示屏?xí)?/p>

20、現(xiàn)白色。為了使每個(gè)像素都能產(chǎn)生色彩，被動(dòng)矩陣式采用冷陰極燈管作為背光源。主動(dòng)矩陣式的顯示器結(jié)構(gòu)與被動(dòng)式相似，但顯示原理卻有許多不同之處。兩者的光線射入方式不同，主動(dòng)矩陣式的光線自下向上射出，借助液晶分子傳導(dǎo)光線。主動(dòng)矩陣式上層電極為FET晶體管，下層是共通電極。主動(dòng)矩陣式分子狀態(tài)的改變是由FET電極控制的。通過(guò)不斷的遮光和透光來(lái)達(dá)到顯示的目的。主動(dòng)矩陣式與被動(dòng)矩陣式相比具有記憶保持功能，它能夠保持先前液晶分子的狀態(tài)。當(dāng)下一次FET電極加電發(fā)生變化時(shí)狀態(tài)才會(huì)改變。LCD具有以下特點(diǎn)：低電壓微功耗體積小被動(dòng)(bidng)顯示型信息量大容易(rngy)彩色化無(wú)電磁輻射(din c f sh)壽命長(zhǎng)3

21、 系統(tǒng)分析3.1 FPGA的設(shè)計(jì)方法FPGA的設(shè)計(jì)方法有“自下而上”和“自頂向下”兩種。在大規(guī)模的FPGA設(shè)計(jì)中一般選擇第二種設(shè)計(jì)方法。這種設(shè)計(jì)方法的特點(diǎn)在于它所采用的語(yǔ)言能夠獨(dú)立制造企業(yè)的產(chǎn)品結(jié)構(gòu)。直接在功能級(jí)設(shè)計(jì)上定義產(chǎn)品，與功能仿真技術(shù)相結(jié)合，最終確保設(shè)計(jì)產(chǎn)品的正確性。完成功能定義后，要進(jìn)行布局布線。在布局布線需要有網(wǎng)標(biāo)文件，同時(shí)要結(jié)合廠商的布局布線器進(jìn)行操作。在QuartusII中可以直接由語(yǔ)言生成。布局布線的結(jié)果會(huì)返回到仿真器中，進(jìn)行下一步的驗(yàn)證。這樣可以避免布局布線產(chǎn)生的門延時(shí)和線延時(shí)影響設(shè)計(jì)性能?！白皂斚蛳隆钡膬?yōu)越性在于：第一，設(shè)計(jì)可以重復(fù)利用。模塊化已經(jīng)成為設(shè)計(jì)的主流，集成程度

22、的提高使得調(diào)用更為方便?！白皂斚蛳隆钡脑O(shè)計(jì)方式與芯片結(jié)構(gòu)無(wú)關(guān)，設(shè)計(jì)出的產(chǎn)品可以保存，方便需要時(shí)重新利用。第二，“自頂向下”的設(shè)計(jì)方式與芯片結(jié)構(gòu)無(wú)關(guān)，所以設(shè)計(jì)者在設(shè)計(jì)時(shí)可以集中精力在產(chǎn)品上，降低了設(shè)計(jì)風(fēng)險(xiǎn)，縮短了開發(fā)時(shí)間，節(jié)約成本。第三，設(shè)計(jì)規(guī)模的提高，減小了設(shè)計(jì)者的工作量。FPGA語(yǔ)言能完成各種功能的描述，通過(guò)語(yǔ)言可以直接生成電路圖，不需要再手工繪圖。最后，在芯片的選擇上更加靈活。設(shè)計(jì)者可以通過(guò)比對(duì)各種芯片的速度，價(jià)格，性能等多方面指標(biāo)選擇最佳的結(jié)果進(jìn)行設(shè)計(jì)。FPGA設(shè)計(jì)主要采用VHDL和Verilog HDL兩種語(yǔ)言，本次使用的是Verilog HDL語(yǔ)言。3.2 Verilog HDLVe

23、rilog HDL是硬件描述語(yǔ)言的一種，也是本次論文主要運(yùn)用的語(yǔ)言，主要用于抽象數(shù)字系統(tǒng)的建模。它既可以完成簡(jiǎn)單的門級(jí)建模，也可以實(shí)現(xiàn)復(fù)雜的電子系統(tǒng)建模。Verilog HDL 語(yǔ)言(yyn)具有以下功能：（1）Verilog HDL語(yǔ)言提供了編程語(yǔ)言接口，這樣就可以(ky)從外部控制，監(jiān)測(cè)模擬驗(yàn)證期間的問題。（2）Verilog HDL語(yǔ)言作用廣，無(wú)論是設(shè)計(jì)，響應(yīng)監(jiān)測(cè)，驗(yàn)證還是波形(b xn)產(chǎn)生都可以使用同一種建模語(yǔ)言，避免了分別使用多種語(yǔ)言，極大了提高了便利性。（3）Verilog HDL語(yǔ)言定義了語(yǔ)法，每個(gè)語(yǔ)法結(jié)構(gòu)都有清晰的模擬，仿真語(yǔ)義。這樣編寫出來(lái)的模型能夠在仿真器里進(jìn)行驗(yàn)證。（4

24、）Verilog HDL提供了擴(kuò)展的建模功能，便于使用者學(xué)習(xí)和使用，能夠滿足大多數(shù)的建模應(yīng)用。3.3 TC1602液晶模塊工作方式本次設(shè)計(jì)采用的TC1602液晶顯示模塊為標(biāo)準(zhǔn)的16腳接口。引腳功能如下： 引腳1：VSS為電源地，接GND。引腳2：VDD為電源，接+5V電源。引腳3：VL為液晶顯示器對(duì)比度調(diào)節(jié)端。引腳4：RS為寄存器選擇端。高電平和低電平分別對(duì)應(yīng)數(shù)據(jù)寄存器和指令寄存器。引腳5：RW為讀寫信號(hào)控制端，低電平時(shí)進(jìn)行的是寫操作，高電平時(shí)進(jìn)行的是讀操作。當(dāng)RW=H，RS=L時(shí)表示讀忙信號(hào)。當(dāng)RW=L，RS=L時(shí)表示顯示地址或者寫入指令。當(dāng)RW=L，RS=H時(shí)可以寫入數(shù)據(jù)。直接接地表示不需

25、要讀信號(hào)。引腳6：E為使能端。當(dāng)E端由高電平轉(zhuǎn)變?yōu)榈碗娖綍r(shí)，液晶模塊開始工作，執(zhí)行操作命令。引腳714：D0D7為8位雙向數(shù)據(jù)線。引腳15：BLA背光電源正極(+5V)輸入引腳。引腳16：BLK背光電源負(fù)極，接GND。TC 1602液晶模塊之所以能顯示字符和數(shù)字(shz)，是因?yàn)槠鋬?nèi)部帶有標(biāo)準(zhǔn)字庫(kù)。32個(gè)510點(diǎn)陣(din zhn)字符和192個(gè)57點(diǎn)陣字符存儲(chǔ)在內(nèi)部字符發(fā)生存儲(chǔ)器（CGROM）中。工作時(shí)通過(guò)內(nèi)部尋址，顯示所需要(xyo)的字符。表3.1為字符生成RAM,供用戶自定義字符。每個(gè)字符都對(duì)應(yīng)一個(gè)固定代碼。 表3.1字符生成器RAMTC1602有11條控制指令，表3.2所示（1為高電

26、平，0為低電平）。 表3.2 TC1602控制指令各指令(zhlng)功能如下：指令(zhlng)1：清顯示。功能：送20H“空代碼(di m)”到所有的地址計(jì)數(shù)器中，清除地址計(jì)數(shù)器中的顯示數(shù)據(jù)，同時(shí)地址計(jì)數(shù)器（AC）清零。光標(biāo)返回至原始狀態(tài)，I/D變?yōu)楦唠娖?，AC為自動(dòng)加1。 指令2：光標(biāo)復(fù)位。功能：將DDRAM地址計(jì)數(shù)器（AC）清零光標(biāo)返回到原始狀態(tài)，不改變其中的內(nèi)容。 指令3：輸入方式設(shè)置。功能：設(shè)置光標(biāo)的移動(dòng)方向，并且指定整體的顯示有沒有移動(dòng)，用來(lái)設(shè)置需要顯示字符的輸入方式。字符的輸入方式由參數(shù)位I/D和SH決定。I/D表示進(jìn)行DDRAM或CGRAM讀/寫后，地址的修改方式，也是光標(biāo)的

27、移動(dòng)方式：I/D=0：光標(biāo)自右往左移動(dòng)，AC減一。I/D=1：光標(biāo)自左往右移動(dòng)，AC加一。SH=0：寫入字符時(shí)，允許顯示畫面滾動(dòng)。SH=1：寫入字符時(shí)，禁止顯示畫面滾動(dòng)。指令4：控制(kngzh)顯示開關(guān)。功能：該指令用來(lái)控制光標(biāo)及畫面是否閃爍。有三個(gè)狀態(tài)位：B、C、D：B：控制光標(biāo)是否(sh fu)閃爍，高電平閃爍，低電平不閃爍；C：控制光標(biāo)開關(guān)控制位。高電平表示有光標(biāo)，低電平表示無(wú)光標(biāo)；D：控制整體顯示的開與關(guān)，高電平控制開顯示，低電平控制關(guān)顯示。指令(zhlng)5：光標(biāo)或顯示整體顯示移位位置。功能： S/C和R/L對(duì)應(yīng)操作：0 0：光標(biāo)由右向左移動(dòng)且AC減一。顯示不動(dòng)0 1：光標(biāo)由左向

28、右移動(dòng)且AC加一。顯示不動(dòng)1 0：所有顯示由右向左移動(dòng)，光標(biāo)跟隨移動(dòng)，AC減一1 1：所有顯示由左向右移動(dòng)，光標(biāo)跟隨移動(dòng)，AC加一指令6：功能設(shè)置命令。功能：設(shè)置接口數(shù)據(jù)位數(shù)以及顯示模式。DL：DL=H時(shí)，DB0DB7有效，數(shù)據(jù)接口為8位。DL=L時(shí)，DB4DB7有效，數(shù)據(jù)接口為4位。數(shù)據(jù)傳輸時(shí)先傳高4位，后傳低4位。N：低電平時(shí)為單行顯示，高電平時(shí)雙行顯示。 F：點(diǎn)陣字符控制位。低電平時(shí)顯示5x7的點(diǎn)陣字符，高電平時(shí)顯示5x10的點(diǎn)陣字符，無(wú)論高低電平，顯示都加光標(biāo)。指令7： CGRAM地址設(shè)置。功能：將CGRAM地址送入AC中。字符發(fā)生存儲(chǔ)器將成為計(jì)算機(jī)進(jìn)行讀/寫操作的操作對(duì)象。指令8：D

29、DRAM地址設(shè)置。功能：將地址計(jì)數(shù)器的地址送入AC中。N為低電平時(shí)，DDRAM范圍被設(shè)置為80H到FFH。N為高電平時(shí)，地址計(jì)數(shù)器范圍被分為兩行，第一行地址計(jì)數(shù)器地址范圍為80HBFH，第二行地址計(jì)數(shù)器地址范圍為C0HFFH。指令9：讀忙標(biāo)志位及地址。功能：最高位（BF）顯示忙信號(hào)時(shí)，低7位存儲(chǔ)地址計(jì)數(shù)器的內(nèi)容。BF=H：內(nèi)部正在執(zhí)行操作，要等待該指令完成到BF=L再執(zhí)行下一條指令。指令10：寫數(shù)據(jù)。功能：將數(shù)據(jù)寫入CGRAM 或DDRAM。RS為高RW為低電平時(shí)，為數(shù)據(jù)的寫操作；RS和RW均為低電平時(shí)，為指令的寫操作。執(zhí)行寫操作后，地址自動(dòng)加/減1（更具輸入方式設(shè)置指令）。指令11：讀數(shù)據(jù)。

30、功能：從字符發(fā)生存儲(chǔ)器 或地址計(jì)數(shù)器讀出8位數(shù)據(jù)。如果從地址計(jì)數(shù)器讀數(shù)據(jù)，執(zhí)行(zhxng)讀操作后，地址自動(dòng)加/減1。其中(qzhng)，CLK、RST 分別(fnbi)是50MHZ時(shí)鐘信號(hào)和復(fù)位輸入信號(hào)。復(fù)位信號(hào)低電平有效。RS、RW、E和data分別為與液晶顯示屏控制芯片連接的控制信號(hào)。RS為寄存器選擇控制輸出信號(hào)，當(dāng)RS 為低電平時(shí)，控制信號(hào)被傳輸，當(dāng)RS為高電平時(shí)，數(shù)據(jù)信號(hào)被傳輸。RW為輸出信號(hào)讀/寫控制位，當(dāng)RW為低電平時(shí)，液晶顯示屏控制芯片被寫入數(shù)據(jù)。當(dāng)RW為高電平時(shí)，向液晶顯示芯片讀取數(shù)據(jù)。E控制脈沖輸出信號(hào)的讀寫，高電平有效；data 為數(shù)據(jù)信號(hào)。3.4 系統(tǒng)開發(fā)環(huán)境硬件配置

31、：TC1602液晶模塊操作系統(tǒng)：Windows XP仿真工具：Quartus II開發(fā)語(yǔ)言：Verilog4 系統(tǒng)設(shè)計(jì)與驗(yàn)證4.1 系統(tǒng)概述該課題研究的是基于FPGA的LCD驅(qū)動(dòng)電路的設(shè)計(jì)與實(shí)現(xiàn)，其主體部分采用狀態(tài)機(jī)作為主要控制方式，控制器部分用Verilog語(yǔ)言編寫。通過(guò)各部分的聯(lián)接最終實(shí)現(xiàn)在LCD上顯示任意數(shù)字和字母，同時(shí)還兼顧數(shù)據(jù)的同步性。4.2 功能結(jié)構(gòu)設(shè)計(jì)4.2.1 接口部分設(shè)計(jì)該設(shè)計(jì)使用Max II EPM240T100C5芯片與液晶顯示模塊相聯(lián)接來(lái)實(shí)現(xiàn)顯示功能，通過(guò)芯片中的驅(qū)動(dòng)程序來(lái)驅(qū)動(dòng)液晶模塊顯示相應(yīng)的字母或數(shù)字。4.2.2 液晶模塊內(nèi)部顯示地址液晶顯示模塊顯示速度比較遲鈍(c

32、hdn)，因此在執(zhí)行每條指令之前要先確認(rèn)模塊是否在正在進(jìn)行其他指令。若忙標(biāo)志為低電平，表示不忙；忙標(biāo)志為高電平時(shí)，指令失效。顯示字符時(shí)要根據(jù)顯示字符地址。圖4.2為其內(nèi)部顯示地址： 圖4.2液晶顯示模塊內(nèi)部(nib)顯示地址4.3 設(shè)計(jì)(shj)流程圖與狀態(tài)的設(shè)計(jì)整體設(shè)計(jì)框圖：FPGA驅(qū)動(dòng)電路 CLKClk_buf, LCD_ETC1602顯示模塊按鍵控制 圖4.3 整體設(shè)計(jì)原理方框圖 4.3.1 控制指令流程圖接通電源等待大于等于15ms重復(fù)發(fā)送功能控制字發(fā)送模式控制字發(fā)送打開顯示控制字完成初始化命令等待大于等于1.64ms發(fā)送DDRAM地址發(fā)送需要顯示字符的編碼如圖所示可以通過(guò)(tnggu

33、)狀態(tài)機(jī)實(shí)現(xiàn)對(duì)液晶顯示屏控制芯片的控制。該流程采用(ciyng)計(jì)數(shù)器與狀態(tài)機(jī)相結(jié)合的方式，為每個(gè)狀態(tài)機(jī)設(shè)置各自所需的工作時(shí)間，確保了每次操作的順利進(jìn)行。通過(guò)計(jì)數(shù)器與狀態(tài)設(shè)置延遲計(jì)數(shù)值相比較，給狀態(tài)機(jī)發(fā)出計(jì)數(shù)時(shí)間到的信號(hào)，通知狀態(tài)機(jī)進(jìn)入到下一個(gè)工作狀態(tài)，直到所有的數(shù)據(jù)傳送完畢后，再循環(huán)向液晶顯示屏控制芯片發(fā)送顯示字符的編碼數(shù)據(jù)。 4.3.2 狀態(tài)機(jī)狀態(tài)機(jī)工作(gngzu)圖解:S 0S 7S 1S 6S 4S 3S 5S 2!resetDatacnt10Datacnt=39Datacnt=39WrongDatacnt!=39S0:write_instrS1:write_dataup4_1S2:

34、write_datadown4_1S3:set_ddramaddupS4:set_ddramadddownS5:write_dataup4_2S6: write_datadown4_2S7:Default當(dāng)復(fù)位鍵reset等于1的時(shí)候(sh hou)，S0進(jìn)入工作狀態(tài)，當(dāng)datacnt小于或等于10的時(shí)候S0狀態(tài)循環(huán)工作，當(dāng)datacnt大于10的時(shí)候跳轉(zhuǎn)到S1狀態(tài)，在S1狀態(tài)順序執(zhí)行完每條語(yǔ)句之后跳轉(zhuǎn)到S2狀態(tài)，這時(shí)判斷datacnt是否等于39，若不等于39跳轉(zhuǎn)回S1狀態(tài)，重新執(zhí)行S1狀態(tài)的每條語(yǔ)句直到datacnt等于39時(shí)，跳轉(zhuǎn)進(jìn)入S3狀態(tài)，在執(zhí)行完S3狀態(tài)的每條語(yǔ)句之后，跳轉(zhuǎn)到S4狀

35、態(tài)。執(zhí)行完S4狀態(tài)的語(yǔ)句后，跳轉(zhuǎn)到S5狀態(tài)。順序執(zhí)行S5狀態(tài)的每條語(yǔ)句，跳轉(zhuǎn)到S6狀態(tài)。在S6狀態(tài)時(shí)分為兩種情況需做出判斷：如果datacnt不等于39的時(shí)候，跳轉(zhuǎn)回S5狀態(tài)并重新執(zhí)行S5狀態(tài)的語(yǔ)句；如果datacnt=39的時(shí)候，跳轉(zhuǎn)回S1狀態(tài)，并重新執(zhí)行S1狀態(tài)到S6狀態(tài)，不斷循環(huán)。如果狀態(tài)機(jī)工作出現(xiàn)錯(cuò)誤，設(shè)置一個(gè)錯(cuò)誤狀態(tài)S7，此時(shí)跳轉(zhuǎn)到錯(cuò)誤狀態(tài)S7，之后跳轉(zhuǎn)回S0狀態(tài)，這就是本狀態(tài)機(jī)的整個(gè)工作流程。4.4 系統(tǒng)(xtng)實(shí)現(xiàn)4.4.1 頂層(dn cn)模塊圖在Quartus II中仿真(fn zhn)后得到電路圖如圖所示 頂層模塊圖參數(shù)定義： IDLE = 4d0, /空閑 CLEA

36、R = 4d1, /清屏指令 SET_FUNCTION = 4d2, /工作方式設(shè)置指令 SWITCH_MODE = 4d3, /開關(guān)控制指令 SET_MODE = 4d4, /輸入方式設(shè)置 SET_DDRAM1 = 4d5, /設(shè)定第一行DDRAM地址指令 WRITE_RAM1 = 4d6, /向第一行寫入的數(shù)碼 SET_DDRAM2 = 4d7, /設(shè)定第2行DDRAM地址指令 WRITE_RAM2 = 4d8, /向第2行寫入的數(shù)碼 SHIFT = 4d9, /設(shè)定顯示屏或光標(biāo)移動(dòng)方向指令 STOP = 4d10, 從圖中我們可以(ky)看到定義的Parameter，狀態(tài)機(jī)的十個(gè)狀態(tài)，以

37、及輸入輸出端口，其中，rst是復(fù)位端。LCD_RS輸出連接至LCD的RS引腳，代表寄存器選擇，“1”時(shí)為選擇(xunz)數(shù)據(jù)寄存器，“0”時(shí)為指令寄存器。LCD_RW輸出(shch)連接至LCD的RW引腳，代表讀寫信號(hào)線，“0”時(shí)為寫操作，“1”時(shí)為讀操作。LCD_E輸出連接至LCD的EN引腳，當(dāng)該引腳出現(xiàn)下降沿時(shí)，液晶執(zhí)行命令。LCD_DATA輸出連接至LCD的D7D0引腳，用于寫入待顯示字符或指令。4.5 部分程序代碼always (posedge clk_int or negedge rst)if(!rst)beginstate=IDLE;address=6b000000;LCD_D=8

38、b00000000;LCD_RS=0;LCD_RW=0;endelsebegincase(state)IDLE: begin LCD_D=8bzzzz_zzzz;state=CLEAR;endCLEAR: begin LCD_RS=0;LCD_RW=0;LCD_D=8b0000_0001; state=SETFUNCTION; endSETFUNCTION:begin LCD_RS=0;LCD_RW=0; LCD_D7:5=3b001; LCD_D4=LCD_Dwidth8; LCD_D3=twoline; LCD_D2=font5x10; LCD_D1:0=2b00; state=SWITC

39、HMODE; endSWITCHMODE :begin LCD_RS=0; LCD_RW=0; LCD_D7:3=5b00001; LCD_D2=open_display; LCD_D1=open_cur; LCD_D0=blank_cur; state=SETMODE;end SETMODE:begin LCD_RS=0; LCD_RW=0; LCD_D7:2=6b000001; LCD_D1=cur_inc; LCD_D0=cur_noshift; state=SHIFT; end SHIFT:begin LCD_RS=0; LCD_RW=0; LCD_D7:4=4b0001; LCD_D

40、3=shift_cur; LCD_D2=left_shift; LCD_D1:0=2b00;state=SETDDRAM1; end SETDDRAM1:begin LCD_RS=0; LCD_RW=0; LCD_D=8b10000000; state=WRITERAM1; end SETDDRAM2:begin LCD_RS=0; LCD_RW=0; LCD_D=8b11000000; state=WRITERAM2; end WRITERAM1:begin if(address=15)beginLCD_RS=1;LCD_RW=0;LCD_D=ddram(address);address=address+1;state=WRITERAM1;endelsebeginLCD_RS=0;LCD_RW=0;state=SETDDRAM2;endendWRITERAM2 :begin if(address=31) beginLCD_RS=1;LCD_RW=0;LCD_D=ddram(address);address=address+1;state=WRITERAM2; end elsebeginLCD_RS=0;LCD_RW=0;state=SHIFT;address=