Vivado集成設(shè)計(jì)環(huán)境x

1、Vivado實(shí)現(xiàn)先給大家簡(jiǎn)單快速地介紹一下Vivado集成設(shè)計(jì)環(huán)境，即IDE。IDE總體介紹工程總結(jié)當(dāng)打開Vivado工程后，會(huì)有一個(gè)工程概要，向您介紹工程的設(shè)置、警告和錯(cuò)誤信息以及工程的一般狀態(tài)。源源視圖用于顯示項(xiàng)目中的文件類型，比如硬件描述語(yǔ)言文件、約束文件、仿真文件和IP。您可以使用源代 碼編輯器，在工作過程中添加或者創(chuàng)建源文件。流程導(dǎo)航左邊的這個(gè)部分叫做流程導(dǎo)航器(Flow Navigator)，用于控制編譯流程和分析視圖。它的組織方式與一般的 開發(fā)流程一樣。點(diǎn)擊瀏覽器上的按鈕可以執(zhí)行流程，也可以加載處于某種特定狀態(tài)的設(shè)計(jì)，用于查看和分 析。IP目錄賽靈思IP庫(kù)可用于選擇和配置IP。點(diǎn)

2、擊“IP目錄”按鈕會(huì)出現(xiàn)IP視圖，供瀏覽和搜索。完全展開后，我 們會(huì)看到完整的IP列表，雙擊某個(gè)IP，彈出配置向?qū)В鼘⒁龑?dǎo)用戶完成對(duì)IP核的整個(gè)參數(shù)配置過程， 比如這個(gè)基于AXI的DMA控制器。完成配置向?qū)У乃羞x項(xiàng)后，點(diǎn)擊“結(jié)束”按鈕，IP核就作為源被添 加到我的工程中。一鍵式實(shí)現(xiàn)流程瀏覽器用于執(zhí)行最常見的任務(wù)，包括仿真、行為驗(yàn)證以及綜合與實(shí)現(xiàn)。點(diǎn)擊“運(yùn)行實(shí)現(xiàn)”按鈕啟動(dòng)一 鍵式綜合與實(shí)現(xiàn)操作，在后臺(tái)執(zhí)行設(shè)計(jì)編譯工作，從而可將GUI用于執(zhí)行分析任務(wù)。Vivado可以充分發(fā) 揮多核處理器的功能，最大化工作效率。Vivado仿真、綜合與實(shí)現(xiàn)的速度比同類競(jìng)爭(zhēng)工具快4倍。仿真波形視圖點(diǎn)擊“仿真”按鈕

3、即可加載設(shè)計(jì)的仿真視圖。仿真最重要的作用是在RTL層面對(duì)設(shè)計(jì)進(jìn)行功能驗(yàn)證。在這 里，您可以運(yùn)行仿真工作臺(tái)，選擇需要檢測(cè)的信號(hào)并查看波形視圖。波形視圖和其他視圖一樣，可以用鍵 盤縮放大小并對(duì)設(shè)計(jì)進(jìn)行調(diào)試。源交叉追蹤仿真視圖中的對(duì)象可以輕松在RTL源代碼中找到。選擇信號(hào)，點(diǎn)擊鼠標(biāo)右鍵，您可以通過彈出菜單直接找 到源代碼文件中的相關(guān)代碼行。可以發(fā)現(xiàn)在整個(gè)工具中，您可以利用共享對(duì)象模型跨越不同區(qū)域查找設(shè)計(jì)對(duì)象，這對(duì)調(diào)試和分析工作有巨 大幫助。RTL詳情打開詳情點(diǎn)擊“RTL分析”按鈕打開RTL的詳細(xì)視圖，在運(yùn)行綜合之前查看設(shè)計(jì)原理圖。這樣可以迅速查看自己 的設(shè)計(jì)，無(wú)需等到編譯完成。您還可以利用此工具對(duì)設(shè)

4、計(jì)進(jìn)行早期分析，使RTL和約束的開發(fā)工作更有效 率。源交叉追蹤在原理圖中選擇一個(gè)實(shí)例，同樣是點(diǎn)擊鼠標(biāo)右鍵彈出菜單，直接找到定義或?qū)嵗藢?duì)象的源代碼。綜合視圖點(diǎn)擊“綜合”按鈕運(yùn)行綜合，或打開綜合完成后建立的綜合網(wǎng)表。這將讀取綜合生成的門級(jí)網(wǎng)表，并讀取 約束，將其應(yīng)用于網(wǎng)表（在內(nèi)存中），便于您對(duì)設(shè)計(jì)進(jìn)行報(bào)告和分析。這里我們使用的是綜合網(wǎng)表結(jié)果， 但設(shè)計(jì)還沒有完成布局布線，因此工具會(huì)適當(dāng)?shù)厥褂霉烙?jì)算法，這個(gè)階段有許多報(bào)告可以使用。資源利用率后綜合階段，您最關(guān)注的可能是資源利用。打開設(shè)計(jì)后，點(diǎn)擊“資源利用報(bào)告”按鈕，就可以看到以圖形 方式顯示的器件資源利用情況，既可以按類型進(jìn)行全局劃分，也可以按設(shè)計(jì)

5、的邏輯層次結(jié)構(gòu)劃分。設(shè)計(jì)人員關(guān)注的另一個(gè)問題是時(shí)序分析。如果設(shè)計(jì)在這個(gè)階段遇到時(shí)序問題，整個(gè)編譯過程就有可能是無(wú) 用功，因此我們建議用戶最好先用約束多試幾次，在實(shí)施前將問題全部清除。時(shí)序介紹點(diǎn)擊“時(shí)序報(bào)告”按鈕，彈出時(shí)序報(bào)告選項(xiàng)對(duì)話框。點(diǎn)擊“OK”選擇默認(rèn)設(shè)置，即可顯示每個(gè)時(shí)鐘域的總 體狀況以及其中的最差路徑。這樣可以生成按時(shí)鐘組分類的圖形化報(bào)告，最差路徑顯示在報(bào)告的頂端。展 開結(jié)果視圖查看所有路徑，雙擊一條路徑查看路徑的詳細(xì)情況以及建立時(shí)間或者保持時(shí)間分析裕量的計(jì)算 方法。時(shí)序交叉跟蹤也可以選擇一條路徑，點(diǎn)擊鼠標(biāo)右鍵，選擇生成時(shí)序路徑的原理圖，也可以跨區(qū)域查詢路徑的RTL源代碼。實(shí)現(xiàn)在后實(shí)現(xiàn)

6、階段點(diǎn)擊“實(shí)現(xiàn)視圖”加載設(shè)計(jì)，讀取最終網(wǎng)表，布局布線數(shù)據(jù)庫(kù)以及與實(shí)現(xiàn)結(jié)果匹配的最終約 束。這是設(shè)計(jì)的最終階段，您可以得到最準(zhǔn)確的分析結(jié)果。注意器件詳細(xì)視圖顯示很多綠色區(qū)域，這代表 器件使用的走線資源。資源利用率與后綜合階段一樣，我們可以生成用圖形顯示的資源利用報(bào)告，用以反映實(shí)現(xiàn)狀態(tài)，按資源類型或者邏輯 層次結(jié)構(gòu)劃分。時(shí)序現(xiàn)在我們將運(yùn)行時(shí)序報(bào)告，就像我們?cè)诤缶C合階段所做的一樣。不過現(xiàn)在不需要估算網(wǎng)絡(luò)延遲，而是使用 布局布線設(shè)計(jì)的實(shí)際延遲。我們可以利用內(nèi)存實(shí)時(shí)運(yùn)行靜態(tài)時(shí)序分析，不需要從磁盤讀取報(bào)告文件。這樣 能夠提供強(qiáng)大的互動(dòng)查詢功能，還可以根據(jù)“假設(shè)”場(chǎng)景添加約束。器件視圖交叉跟蹤展開時(shí)序結(jié)果報(bào)

7、告，發(fā)現(xiàn)有不滿足時(shí)序的地方，我們需要對(duì)這些不滿足時(shí)序的地方進(jìn)行研究。 雙擊一條路 徑，彈出詳細(xì)的路徑跟蹤窗口。轉(zhuǎn)到器件視圖，放大器件，查看選中單元的布局布線，觀察器件的哪些區(qū) 域受到了影響。路徑詳情回到路徑跟蹤窗口，可以注意到源時(shí)鐘和目的時(shí)鐘不同，意味著這是一條跨時(shí)鐘路徑。而且我知道這兩個(gè) 時(shí)鐘域彼此獨(dú)立，也就是說不能同時(shí)處于激活狀態(tài)，但是我忘記了添加約束來(lái)對(duì)其進(jìn)行恰當(dāng)?shù)呐渲?。約束 語(yǔ)言采用行業(yè)標(biāo)準(zhǔn)的 SDC (Synopsys Design Constraints)。假設(shè)加約束打開約束編輯器，添加set_clock_group命令，將兩個(gè)時(shí)鐘設(shè)置為彼此邏輯獨(dú)立。然后重新運(yùn)行時(shí)序報(bào)告， 可以立刻看到時(shí)序圖有很大改善。請(qǐng)注意，我無(wú)需重新運(yùn)行實(shí)現(xiàn)過程就能看到修改約束后的結(jié)果。我剛剛 加入約束文件的約束將在下次運(yùn)行時(shí)參與整個(gè)運(yùn)行過程。功耗現(xiàn)在來(lái)看一下設(shè)計(jì)的功耗情況。點(diǎn)擊“電源報(bào)告”圖標(biāo)，彈出電源分析對(duì)話框。選擇所有默認(rèn)選項(xiàng)，點(diǎn)擊 “運(yùn)行”，我將得到設(shè)計(jì)的靜態(tài)功耗和動(dòng)態(tài)功耗報(bào)告圖。柱狀圖展開報(bào)告，可以看到有關(guān)IO、內(nèi)核動(dòng)態(tài)功耗以及器件靜態(tài)功耗的柱狀圖。還可以將其展開，按層級(jí)查看資 源利用詳情，明確設(shè)計(jì)的哪個(gè)部分