數(shù)字電路課件：第2章_組合邏輯電路

1、第章 組合邏輯電路學(xué)習(xí)要點： 組合電路的分析方法和設(shè)計方法 組合邏輯電路的分析與設(shè)計方法集成門電路退出第2章 組合邏輯電路集成門電路TTL集成門電路CMOS集成門電路退出集成門電路的性能參數(shù)和使用獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。邏輯0和1： 電子電路中用高、低電平來表示。邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。TTL系列集成電路及主要參數(shù)TTL系列集成電路74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tp

2、d10ns，平均功耗P10mW。74H：高速系列，是在74系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。74LS00內(nèi)含4個2輸入與非門，74LS20內(nèi)含2個4輸入與非門。與門Y=AB=AB或門Y=A+B=A+B異或門CMOS門電路（1）CMO

3、S電路的工作速度比TTL電路的低。（2）CMOS帶負載的能力比TTL電路強。（3）CMOS電路的電源電壓允許范圍較大，約在318V，抗干擾能力比TTL電路強。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個W，中規(guī)模集成電路的功耗也不會超過100W。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。CMOS數(shù)字電路的特點與門Y=AB=AB或門Y=A+B=A+BCMOS與或非門數(shù)字集

4、成電路的性能參數(shù)（1）直流電源電壓（2）輸入/輸出邏輯電平 高電平輸入電壓UIH低電平輸出電壓UIL高電平輸出電壓UOH低電平輸出電壓UOL （3）扇出系數(shù)NO：指一個門電路能帶同類門的最大數(shù)目，它表示門電路的帶負載能力。（4）平均傳輸時間tpd：信號通過與非門時所需的平均延遲時間。在工作頻率較高的數(shù)字電路中，信號經(jīng)過多級傳輸后造成的時間延遲，會影響電路的邏輯功能。（5）空載功耗：與非門空載時電源總電流ICC與電源電壓VCC的乘積。使用集成電路時的注意事項（1）對于各種集成電路，使用時一定要在推薦的工作條件范圍內(nèi)，否則將導(dǎo)致性能下降或損壞器件。（2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的

5、前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用接口電路進行電平轉(zhuǎn)換或電流變換才可進行連接，使前級器件的輸出電平及電流滿足后級器件對輸入電平及電流的要求，并不得對器件造成損害。利用半導(dǎo)體器件的開關(guān)特性，可以構(gòu)成與門、或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路，也可以構(gòu)成在電路結(jié)構(gòu)和特性兩方面都別具特色的三態(tài)門、OC門、OD門和傳輸門。隨著集成電路技術(shù)的飛速發(fā)展，分立元件的數(shù)字電路已被集成電路所取代

6、。TTL電路的優(yōu)點是開關(guān)速度較高，抗干擾能力較強，帶負載的能力也比較強，缺點是功耗較大。CMOS電路具有制造工藝簡單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點，其主要缺點是工作速度稍低，但隨著集成工藝的不斷改進，CMOS電路的工作速度已有了大幅度的提高。本節(jié)小結(jié)組合邏輯電路的分析與設(shè)計方法組合邏輯電路的分析方法組合邏輯電路的設(shè)計方法組合邏輯電路中的競爭冒險退出組合電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反饋環(huán)路（無記憶）組合邏輯電路的分析方法邏輯圖邏輯表達式 1 1 最簡與或表達式化簡 2 2 從輸入到輸出逐級寫出最簡與或表達式 3 真值表 3 4 電路的邏輯功能當(dāng)輸

7、入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。 4 邏輯圖邏輯表達式例：最簡與或表達式真值表用與非門實現(xiàn)電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關(guān)系為與非運算的關(guān)系。電路的邏輯功能真值表電路功能描述組合邏輯電路的設(shè)計方法例：設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅

8、電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。根據(jù)邏輯要求列出真值表。 1 窮舉法 1 2 邏輯表達式或卡諾圖最簡與或表達式化簡 3 2 已為最簡與或表達式 4 邏輯變換 5 邏輯電路圖用與非門實現(xiàn)用異或門實現(xiàn)真值表電路功能描述例：用與非門設(shè)計一個舉重裁判表決電路。設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴?fù)耆e上的裁決由每一個裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。 1

9、窮舉法 1 2 2 邏輯表達式 3 卡諾圖最簡與或表達式化簡 4 5 邏輯變換 6 邏輯電路圖 3 化簡 4 111Y=AB+AC 5 6 組合電路中的競爭冒險1、產(chǎn)生競爭冒險的原因在組合電路中，當(dāng)輸入信號的狀態(tài)改變時，輸出端可能會出現(xiàn)不正常的干擾信號，使電路產(chǎn)生錯誤的輸出，這種現(xiàn)象稱為競爭冒險。產(chǎn)生競爭冒險的原因：主要是門電路的延遲時間產(chǎn)生的。干擾信號2、消除競爭冒險的方法有圈相切，則有競爭冒險增加冗余項，消除競爭冒險本節(jié)小結(jié)組合電路的特點：在任何時刻的輸出只取決于當(dāng)時的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。實現(xiàn)組合電路的基礎(chǔ)是邏輯代數(shù)和門電路。組合電路的邏輯功能可用邏輯圖、真值表、邏輯表達式、卡諾圖和波形圖等5種方法來描