數(shù)字電路課程課件：第6章_1 時序邏輯電路概述

1、第六章 時序邏輯電路6.1 概述一、時序邏輯電路的特點功能上： 任一時刻的輸出不僅取決于該時刻的輸入，還與電路原來的狀態(tài)有關。2. 電路結構上： 時序邏輯電路通常包含組合電路和存儲電路兩部分， 存儲電路（觸發(fā)器）是必不可少的。 存儲電路的輸出狀態(tài)必須反饋到組合電路的輸入端， 與輸入信號一起，共同決定組合邏輯電路的輸出。例：串行加法器 串行加法器指將兩個多位數(shù)相加時，采取從低位到高位逐位相加的方式完成相加運算。 需具備兩個功能： 將兩個加數(shù)和來自低位的進位相加， 記憶本位相加后的進位結果。全加器執(zhí)行三個數(shù)的相加運算， 存儲電路記下每次相加后的進位結果。串行加法器電路二、時序電路的一般結構形式與功

2、能描述方法外部輸入電路輸出存儲電路輸出存儲電路輸入時序邏輯電路的結構框圖可以用三個方程組來描述：輸出方程驅動方程(激勵方程)狀態(tài)方程三、時序電路的分類1. 根據(jù)儲存電路中觸發(fā)器的動作特點不同分為： 同步時序電路和異步時序電路。 在同步時序電路中，所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號操作下同時發(fā)生的。 在異步時序電路中，觸發(fā)器狀態(tài)的變化不是同時發(fā)生的。2. 根據(jù)輸出信號的特點分為： 米利（Mealy）型和穆爾（Moore）型。 在米利型電路中，輸出信號不僅取決于存儲電路的狀態(tài)，而且還取決于輸入變量。 在穆爾型電路中，輸出信號僅僅取決于存儲電路的狀態(tài)。6.2 時序電路的分析方法 分析一個時序電路

3、，就是要找出給定電路的邏輯功能。具體地說，就是要求找出在輸入變量和時鐘信號作用下電路的狀態(tài)和輸出狀態(tài)的變化規(guī)律。6.2.1 同步時序電路的分析方法一般步驟：從給定電路寫出存儲電路中每個觸發(fā)器的驅動方程。將驅動方程代入觸發(fā)器的特性方程，得到狀態(tài)方程。從給定電路寫出輸出方程。由狀態(tài)轉移方程和輸出方程列出狀態(tài)轉換表、狀態(tài)轉換圖（狀態(tài)轉移圖）。畫出工作波形（時序圖）。說明邏輯功能。例 分析圖示時序電路的邏輯功能，寫出它的驅動方程、狀態(tài)方程和輸出方程。FF1、FF2和FF3是主從結構的TTL觸發(fā)器，下降沿動作，輸入懸空時和邏輯1狀態(tài)等效。4.由狀態(tài)轉移方程和輸出方程列出狀態(tài)轉換表、狀態(tài)轉移圖轉移方程輸出

4、方程00001111001100110101010100011100011001001010100000000011電路的狀態(tài)轉換表01234567010000111010001100101001010100100000001010CLK的順序電路狀態(tài)轉換表的另一種形式一個無效狀態(tài)111，其余七個為有效狀態(tài)。根據(jù)電路的狀態(tài)轉換表可獲得狀態(tài)轉換圖01234567010000111010001100101001010100100000001010CLK的順序電路狀態(tài)轉換表的另一種形式電路能自啟動5.畫出工作波形（時序圖）012345670100001110100011001010010101001

5、00000001010CLK的順序電路狀態(tài)轉換表的另一種形式注意：主從觸發(fā)器下降沿觸發(fā)6. 電路邏輯功能：七進制加法計數(shù)器。例 分析下圖時序邏輯電路的邏輯功能。 （1）驅動方程（2）狀態(tài)方程（3）輸出方程000011110011011001010101011011001010101000011000電路的狀態(tài)轉換表4.由狀態(tài)轉移方程和輸出方程列出狀態(tài)轉換表、狀態(tài)轉移圖轉移方程輸出方程 0001/011/101 0110/000/0 1100/110/0 1011/001/0電路狀態(tài)轉換表的另一種形式000011110011011001010101011011001010101000011000

6、電路的狀態(tài)轉換表根據(jù)電路的狀態(tài)轉換表可獲得狀態(tài)轉換圖5.畫出工作波形（時序圖）000011110011011001010101011011001010101000011000電路的狀態(tài)轉換表注意：圖中觸發(fā)器上升沿觸發(fā)6. 電路邏輯功能：A=0時是加法計數(shù)器。A=1時是減法計數(shù)器。*6.2.3 異步時序邏輯電路的分析方法 每次狀態(tài)轉換時，并不是所有的觸發(fā)器都有時鐘信號，只有那些有時鐘信號的觸發(fā)器才需用特征方程去計算次態(tài)，沒有時鐘信號的狀態(tài)不變。例 已知異步時序電路的邏輯圖如圖所示，試分析它的邏輯功能，畫出電路的狀態(tài)轉換圖和時序圖。觸發(fā)器和門電路均為TTL電路。 （1）驅動方程（2）狀態(tài)方程（3）

7、輸出方程 0 1 2 3 4 5 6 7 8 9100000000011000001111000001100110000101010101000000000010clk0的順序轉移方程輸出方程狀態(tài)轉換表狀態(tài)轉移圖電路邏輯功能：異步十進制加法計數(shù)器。時序圖6.3 若干常用的時序邏輯電路6.3.1 寄存器和移位寄存器一、寄存器（Register） 寄存器用于存儲一組二值代碼 ，被廣泛應用于各類數(shù)字系統(tǒng)和數(shù)字計算機中。 組成寄存器的基本單元是觸發(fā)器 ，只要求觸發(fā)器具有置1、置0的功能即可。 用N個觸發(fā)器組成的寄存器能存儲一組N位的二值代碼。74LS75的邏輯電路74HC175的邏輯電路CLK 為高電

8、平期間，Q隨D變化，CLK變?yōu)榈碗娖胶?，Q保持CLK變?yōu)榈蜁rD的狀態(tài)。Q的狀態(tài)僅僅取決于CLK上升沿到達時刻D端的狀態(tài)。4 bit LatchsQUAD D Flip-Flops輸入、輸出方式為并行輸入、并行輸出方式二、移位寄存器（Shift Register）移位功能：指寄存器里存儲的代碼，能在移位脈沖的作用下依次左移或右移。因此，移位寄存器不但可以用來寄存代碼，還可以用來實現(xiàn)數(shù)據(jù)的串行-并行轉換、數(shù)值的運算及數(shù)據(jù)處理等 。用D觸發(fā)器構成的移位寄存器012340101101011001010000100010CLK的順序輸入移位寄存器中代碼的移動狀況如串行輸入1011，順序為1、0、1、1，

9、移位寄存器的初始狀態(tài)為0000,4個CLK后，4位代碼全部移入寄存器，并得到并行輸出，可實現(xiàn)串行并行轉換。如首先將4位數(shù)據(jù)并行地置入移位寄存器的4個觸發(fā)器中，然后連續(xù)加入4個移位脈沖CLK，則移位寄存器里的4位代碼將從串行輸出端DO依次送出，實現(xiàn)了并行串行轉換。012340101101011001010000100010CLK的順序輸入移位寄存器中代碼的移動狀況波形圖用JK觸發(fā)器構成的移位寄存器JK觸發(fā)器轉換成D觸發(fā)器器件實例：74LS 194A，左/右移，并行輸入，保持，異步置零等功能 RDS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入雙向移位寄存器 74LS194A功能表CLK上升沿有效例：用兩片74LS194A擴展成8位雙向移位寄存