數(shù)字電子技術(shù)：lecture22 半導(dǎo)體存儲器

1、 半導(dǎo)體存儲器(1)數(shù)字電子技術(shù)內(nèi)容提要：只讀存儲器（ROM） -工作原理, 使用方法 -掩模ROM PROM和快閃存儲器隨機(jī)存儲器（RAM) -工作原理, 使用方法 -靜態(tài)RAM（SRAM）定義 半導(dǎo)體存儲器就是能存儲大量二值信息（或稱作二值數(shù)據(jù)）的半導(dǎo)體器件。 其組成框圖如圖7.1.1所示。輸入/出電路I/O輸入/出控制圖7.1.1寄存器 把每個(gè)存儲單元的輸入輸出直接引出半導(dǎo)體存儲器 存儲數(shù)目龐大，引腳數(shù)目有限 每個(gè)存儲單元對應(yīng)一個(gè)地址存儲器的性能指標(biāo) 存儲量：動(dòng)態(tài)存儲器的容量已達(dá)109位/片 存取速度：一些高速存儲器的存取時(shí)間僅10ns左右。半導(dǎo)體存儲器的分類（1）從存取功能上分類只讀存

2、儲器（ReadOnly Memory，簡稱ROM） 隨機(jī)存儲器（Random Access Memory，簡稱RAM）（2）從制造工藝上分類 雙極型 單極型（CMOS型），由于MOS電路（特別是CMOS電路），具有功耗低、集成度高的優(yōu)點(diǎn)，所以目前大容量的存儲器都是采用MOS工藝制作的。 ROM的特點(diǎn)是在正常工作狀態(tài)下只能從中讀取數(shù)據(jù)，不能快速隨時(shí)修改或重新寫入數(shù)據(jù)。其電路結(jié)構(gòu)簡單，而且斷電后數(shù)據(jù)也不會丟失。 缺點(diǎn)是只能用于存儲一些固定數(shù)據(jù)的場合。a. ROM b.隨機(jī)存儲器RAM（讀寫存儲器） 隨機(jī)存儲器為在正常工作狀態(tài)下就可以隨時(shí)向存儲器里寫入數(shù)據(jù)或從中讀出數(shù)據(jù)。b.隨機(jī)存儲器RAM（讀寫存

3、儲器） 隨機(jī)存儲器為在正常工作狀態(tài)下就可以隨時(shí)向存儲器里寫入數(shù)據(jù)或從中讀出數(shù)據(jù)。b.隨機(jī)存儲器RAM（讀寫存儲器） 隨機(jī)存儲器為在正常工作狀態(tài)下就可以隨時(shí)向存儲器里寫入數(shù)據(jù)或從中讀出數(shù)據(jù)。 RAM使用靈活方便，可以隨時(shí)從其中任一指定地址讀出（取出）或?qū)懭耄ù嫒耄?shù)據(jù)， 缺點(diǎn)是具有數(shù)據(jù)的易失性，即一旦失電，所存儲的數(shù)據(jù)立即丟失。EPROM:其數(shù)據(jù)不但可以由用戶根據(jù)自己的需要寫入，而且還能擦除重寫，所以具有較大的使用靈活性。PROM: 用戶可根據(jù)自己的需要寫入。掩模ROM: 其存儲的數(shù)據(jù)就固定不變，無法更改。只讀存儲器（ROM）只讀存儲器（ROM）ROM的組成： ROM電路結(jié)構(gòu)包含存儲矩陣、地址譯

4、碼器和輸出緩沖器三個(gè)部分。圖7.2.1a.存儲矩陣 存儲矩陣是由許多存儲單元排列而成。存儲單元可以是二極管、雙極型三極管或MOS管，每個(gè)單元能存放1位二值代碼（0或1)，而每一個(gè)或一組存儲單元有一個(gè)相應(yīng)的地址代碼。圖7.2.1 地址譯碼器是將輸入的地址代碼譯成相應(yīng)的控制信號，利用這個(gè)控制信號從存儲矩陣中把指定的單元選出，并把其中的數(shù)據(jù)送到輸出緩沖器圖7.2.1b.地址譯碼器c. 輸出緩沖器 輸出緩沖器的作用提高存儲器的帶負(fù)載能力，另外是實(shí)現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線相聯(lián)。圖7.2.12. 二極管ROM電路: 圖7.2.2是具有2位地址輸入碼和4位數(shù)據(jù)輸出的ROM電路。其地址譯碼器是

5、由4個(gè)二極管與門構(gòu)成，存儲矩陣是由二極管或門構(gòu)成，輸出是由三態(tài)門組成的。圖7.2.2其中：地址譯碼器是由4個(gè)二極管與門組成，A1、A0稱為地址線，譯碼器將4個(gè)地址碼譯成W0W3 4根線上的高電平信號。 W0W3叫做字線。圖7.2.2存儲矩陣是由4個(gè)二極管或門組成的編碼器，當(dāng)W0W3每根線分別給出高電平信號時(shí)，都會在D0D34根線上輸出二進(jìn)制代碼， D0D3稱為位線（或數(shù)據(jù)線）。A0An-1W0W(2n-1)字線位線二極管ROM電路簡化框圖輸出端的緩沖器用來提高帶負(fù)載能力，并將輸出的高低電平變換成標(biāo)準(zhǔn)的邏輯電平。同時(shí)通過給定 EN 信號實(shí)現(xiàn)對輸出的三態(tài)控制.在讀出數(shù)據(jù)時(shí)，只要輸入指定的地址代碼，

6、同時(shí)令 EN 0,則指定的地址內(nèi)各存儲單元所存數(shù)據(jù)便出現(xiàn)在數(shù)據(jù)輸出端。圖7.2.2的存儲的內(nèi)容見表7.2.1圖7.2.2圖7.2.3也可以用簡化畫法。凡是有二極管的位置，均用交叉點(diǎn)“.”表示，并且省略電阻、輸出緩沖器和電源等符號，如圖7.2.4所示。圖7.2.2注： a. 通常將每個(gè)輸出的代碼叫一個(gè)“字”（WORD），W0W1為字線，D0D3為位線，其相交叉的點(diǎn)就是一個(gè)存儲單元，其中有二極管的相當(dāng)于存1,沒有二極管相當(dāng)于存0.因此交叉點(diǎn)的數(shù)目即為存儲單元數(shù)。習(xí)慣上用存儲單元的數(shù)目表示存儲器的存儲量（或稱為容量）即存儲容量字?jǐn)?shù)位數(shù)如上述ROM的存儲量為4416位 。b. 二極管ROM的電路結(jié)構(gòu)簡

7、單，故集成度可以做的很高，可批量生產(chǎn)，價(jià)格便宜。c. 可以把ROM看成一個(gè)組合邏輯電路，每一條字線就是對應(yīng)輸入變量的最小項(xiàng)，而位線是最小項(xiàng)的或，故ROM可實(shí)現(xiàn)邏輯函數(shù)的與或標(biāo)準(zhǔn)式。3.由CMOS構(gòu)成的ROM電路 利用MOS工藝制成的ROM，其譯碼器、存儲矩陣和輸出緩沖器全部采用MOS管。圖7.2.5只給出存儲矩陣的原理圖。存儲的數(shù)據(jù)與表7.2.1相同。圖7.2.5掩模ROM的特點(diǎn)：出廠時(shí)已經(jīng)固定，不能更改，適合大量生產(chǎn)簡單，便宜，非易失性7.2.2 可編程只讀存儲器（PROM) PROM的整體結(jié)構(gòu)和掩模ROM一樣，也有地址譯碼器、存儲矩陣和輸出電路組成。但在出廠時(shí)存儲矩陣的交叉點(diǎn)上全部制作了存

8、儲單元，相當(dāng)于存入了1.如圖7.2.6所示圖7.2.6 在圖7.2.6中，三極管的be結(jié)接在字線和位線之間，相當(dāng)于字線和位線之間的二極管?？焖偃蹟嘟z接在發(fā)射極，當(dāng)想寫入0時(shí)，只要把相應(yīng)的存儲單元的熔斷絲燒斷即可。但只可編寫一次 圖7.2.7為168位的PROM結(jié)構(gòu)原理圖。寫入時(shí)，要使用編程器圖7.2.7這種擦除分為紫外線擦除（EPROM）電擦除E2PROM快閃存儲器（Flash Memory）7.2.3 可擦除的可編程只讀存儲器（EPROM） EPROM和前面的PROM在總體結(jié)構(gòu)上沒有大的區(qū)別，只是存儲單元不同，采用疊柵注入MOS管（Stackedgate Injuction MetalOxi

9、deSemiconductor，簡稱SIMOS）做為存儲單元。采用疊柵技術(shù)的MOS管SIMOS圖7.2.8為SIMOS的結(jié)構(gòu)原理圖和符號。它是一個(gè)N溝道增強(qiáng)型MOS管，有兩個(gè)重疊的柵極控制柵GC和浮置柵Gf。控制柵GC用于控制讀寫，浮置柵Gf用于長期保存注入的電荷。圖7.2.8圖7.2.8 當(dāng)浮置柵上沒注入電荷時(shí)，在控制柵上加上正常電壓時(shí)能夠使漏源之間 產(chǎn)生導(dǎo)電溝道，SIMOS管導(dǎo)通。但當(dāng)浮置柵注入負(fù)電荷以后，必須在控制柵上加更高的電壓，才能抵消浮置柵上負(fù)電荷形成導(dǎo)電溝道，故SIMOS管在柵極加正常電壓時(shí)是不會導(dǎo)通的。2.工作原理常用的EPROM有2716(2K8)、2732(4K8)、276

10、4（8K8)等，型號后面的幾位數(shù)表示的是存儲容量，單位為K。二 、E2PROM（Electrically Erasable Programmable ReadOnly Memory，簡寫為E2PROM） E2PROM的存儲單元采用浮柵隧道氧化層MOS管，簡稱Flotox管，其結(jié)構(gòu)圖和符號如圖7.2.11所示。圖7.2.11 Flotox的結(jié)構(gòu)與SIMOS管相似，也是N溝道MOS管，也有兩個(gè)柵極控制柵Gc和浮置柵Gf。不同的是Flotox管的浮置柵和漏區(qū)之間有個(gè)氧化層極薄的區(qū)域( 2108m）隧道區(qū)。當(dāng)隧道區(qū)的電場達(dá)到一定程度（ 107V/cm）時(shí)，便在漏區(qū)和浮置柵之間出現(xiàn)導(dǎo)電隧道，電子可以雙向

11、通過，形成電流。圖7.2.11在使用Flotox管做存儲單元時(shí)，為了提高擦、寫的可靠性，在E2PROM的存儲單元中除了Flotox管子外，還有一個(gè)選通管，如圖7.2.12所示。圖7.2.12Gf3V5V三、 快閃存儲器（Flash Memory） 其結(jié)構(gòu)和EPROM中的SIMOS管相似，只是浮置柵和襯底之間的氧化層的厚度不同，快閃存儲器中的此厚度很薄，僅為1015nm。以及另外一些特殊的制造技術(shù)。因此快閃存儲器即吸收了EPROM的結(jié)構(gòu)簡單、編程可靠的優(yōu)點(diǎn)，也保留了E2PROM擦除的快捷特性，且集成度很高。為提高集成度，省去T2（選通管）改用疊柵MOS管（類似SIMOS管）疊柵MOS管和flas

12、h存儲單元如圖7.2.13所示。5V0V圖7.2.13 疊柵MOS管和存儲單元 隨機(jī)存儲器（RAM） 隨機(jī)存儲器也叫隨機(jī)讀/寫存儲器，即在RAM工作時(shí)，可以隨時(shí)從任一指定的地址讀出數(shù)據(jù)，也可隨時(shí)將數(shù)據(jù)寫入指定的存儲單元。其特點(diǎn)是：讀、寫方便，使用靈活。缺點(diǎn)是：存入的數(shù)據(jù)易丟失（即停電后數(shù)據(jù)隨之丟失）。分類：靜態(tài)隨機(jī)存儲器（SRAM）和動(dòng)態(tài)隨機(jī)存儲器（DRAM）。靜態(tài)隨機(jī)存儲器（SRAM） SRAM電路一般由存儲矩陣、地址譯碼器和讀/寫控制電路（也叫輸入/輸出電路）三部分組成，其框圖如圖7.3.1所示。其中：*存儲矩陣：它是由許多存儲單元排列而成，每個(gè)存儲單元都能存儲1位二值數(shù)據(jù)（1或0)，在譯

13、碼器和讀/寫電路的控制下，即可寫入數(shù)據(jù)，也可讀出數(shù)據(jù)。圖7.3.1*地址譯碼器： 地址譯碼器一般都分為行地址譯碼器和列地址譯碼器兩部分。行地址譯碼器將輸入的地址代碼的若干位A0Ai譯成某一條字線的輸出高、低電平信號，從存儲矩陣中選中一行存儲單元；列地址譯碼器將輸入地址代碼的其余幾位Ai1 An1譯成某一根輸出線上的高、低電平信號，從字線選中的一行存儲單元中再選1位（或幾位），使這些被選中的單元經(jīng)讀/寫控制電路與輸入/輸出接通，以便對這些單元進(jìn)行讀、寫操作。*讀/寫控制電路: 讀/寫控制電路用于對電路的工作狀態(tài)進(jìn)行控制。當(dāng)讀/寫控制信號R/W =1時(shí)，執(zhí)行讀操作，將存儲單元里的數(shù)據(jù)送到輸入/輸出

14、端上；當(dāng) R/W 0時(shí)，執(zhí)行寫操作，加到輸入/輸出端上的數(shù)據(jù)被寫入存儲單元中。在讀/寫控制電路中另設(shè)有片選輸入端 CS 。當(dāng)CS 0時(shí)，RAM為正常工作狀態(tài)；當(dāng)CS 1時(shí)，所有的輸入/輸出端均為高阻態(tài)，不能對RAM進(jìn)行讀/寫操作。注：上述框圖的雙向箭頭表示一組可雙向傳輸數(shù)據(jù)的導(dǎo)線，它所包含的導(dǎo)線的數(shù)目等于并行輸入/輸出數(shù)據(jù)的位數(shù)。*總之，一個(gè)RAM有三根線：地址線是單向的，它傳送地址碼（二進(jìn)制），以便按地址訪問存儲單元。數(shù)據(jù)線是雙向的，它將數(shù)據(jù)碼（二進(jìn)制數(shù)）送入存儲矩陣或從存儲矩陣讀出。讀/寫控制線傳送讀（寫）命令，即讀時(shí)不寫，寫時(shí)不讀。圖7.3.2為10244位的RAM2114的工作原理圖圖

15、7.3.2A9地址譯碼器：10根地址線A0A9，分2組，6根行地址輸入線A8A3加到行地址譯碼器上，其輸出為2664根行地址輸出線X0X63；4根列地址輸入線A2A0、A9加到列地址譯碼器上，譯出24 16列地址輸出線，其輸出信號從已選中一行里挑出要讀寫的4個(gè)存儲單元，即每個(gè)字線包含4位I/O1 I/O4。邏輯符號如圖7.3.3所示圖7.3.3其中：存儲單元：64644096，排列成64行和64列的矩陣*I/O1 I/O4：數(shù)據(jù)輸入端也是數(shù)據(jù)讀出端。讀/寫操作是由 R/W 和 CS 控制的。*讀/寫控制：當(dāng) CS 0， R/W 1時(shí)，為讀出狀態(tài)，存儲矩陣地?cái)?shù)據(jù)被讀出，數(shù)據(jù)從I/O1 I/O4輸出。當(dāng)CS 0, R/W 0時(shí)，執(zhí)行寫入操作，I/O1 I/O4上的數(shù)據(jù)寫入到存儲矩陣中。 若CS 1 ，則所有的I/O端都處于禁止?fàn)顟B(tài)，將存儲器內(nèi)部電路與外部連線隔離，此時(shí)可以直接把I/O1 I/O4與系統(tǒng)總線相連，或?qū)⒍嗥?114的輸入/輸出端并聯(lián)使用。如：A9A2A1A0=0001,A8A3=111110時(shí)，則Y1=1,X62=1