項目10制作四人搶答器ppt課件

1、工程10制造四人搶答器搶答器廣泛運用于各種知識競賽活動中，它具有搶答、鎖存、數(shù)字顯示、復位等功能，是一種典型的數(shù)字產(chǎn)品。3.了解編碼器、譯碼器的根本功能知識目的5.了解RS、JK觸發(fā)器的電路組成、特點、邏輯功能、觸發(fā)方式4.了解常用數(shù)碼顯示器件的根本構造和任務原理1.掌握組合邏輯電路的分析方法和步驟2.了解組合邏輯電路的種類1了解典型的集成編碼、譯碼電路、常用觸發(fā)器的引腳功能并能正確運用 2能分析設計搶答器電路并安裝調試技藝目的編碼器組合邏輯電路分析與設計 制造四人搶答器 搭建三人表決器相關知識實訓工程技藝訓練工程小結譯碼器數(shù)字顯示器觸發(fā)器譯碼、顯示器編碼器功能測試及運用觸發(fā)器功能測試及運用1

2、.組合邏輯電路的分析一.組合邏輯電路分析與設計2.組合邏輯電路的設計1.組合邏輯電路的分析組合邏輯電路的特點(1)從功能上 (2)從電路構造上恣意時辰的輸出僅取決于該時辰的輸入不含記憶存儲元件1.組合邏輯電路的分析知邏輯電路分析邏輯功能 由邏輯電路寫出邏函表達式； 化簡邏輯函數(shù)列真值表，判別其功能。例：試分析圖示電路的邏輯功能 。解：(1)由輸入端逐級向后遞推列表達式，化簡。分析步驟：義務1.組合邏輯電路的分析 1.組合邏輯電路的分析(2)由邏輯函數(shù)表達式列出真值表ABF0000111011101.組合邏輯電路的分析(3)分析功能由邏輯函數(shù)表達式和真值表可知，輸出與輸入的關系是，輸入端一樣時輸

3、出為0，輸入端不同時輸出為1。所以本圖由四個與非門組成的異或門。2.組合邏輯電路的設計知邏輯功能設計實現(xiàn)電路設計步驟： 分析義務，確定輸入輸出變量，列真值表； 畫出邏輯圖并選擇適當?shù)钠骷崿F(xiàn)功能。 寫出邏函表達式并化簡為適當?shù)姆绞?；義務例：設計一個三人表決電路 ，用與非門實現(xiàn)。解：(1)分析義務確定輸入輸出變量。設：分別用A、B、C代表三的意見，取值Y代表表決結果，Y=1，經(jīng)過；0，未經(jīng)過。A B CY0 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 110001101&CBAY(2)列真值表(3)寫出邏輯函數(shù)并化簡(4)畫出電路二.編碼器編碼，就是按照一定規(guī)那么

4、用數(shù)碼或符號表示特定對象的過程 。日常生活中采用的是十進制編碼，而數(shù)字電路中是采用二進制編碼?？梢詫崿F(xiàn)編碼功能的組合邏輯電路稱為編碼器。 典型編碼器83線編碼器104線編碼器1.83線編碼器3位二進制編碼器Y2Y1Y0I7I1I0I0 I1 I2 I3 I4 I5 I6 I7Y0 Y2 Y31 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 0 0 0 0 0 1 0 0 0 0 0 1 1 1 1 任一時辰僅允許有一個輸入端為高電平(有效優(yōu)先編碼器輸 入輸 出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX

5、1000100XXX10000011XX100000010X100000000110000000000特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權最高的一個進展編碼。設I7優(yōu)先權最高I0優(yōu)先權最低2.104線編碼器十進制數(shù)輸入輸出Y3Y2Y1Y00A000001A100012A200103A300114A401005A501016A601107A701118A810009A910013.典型編碼器74LS148邏輯符號集成8/3線優(yōu)先編碼器的端口和功能輸入：1個低電平有效的使能控制ST 8個低電平有效的開關量I0-I7 ，優(yōu)先級依序為7-0輸出：三位二進制編碼輸出 Y2-Y0 一個低

6、電平有效的形狀輸出YEX， 一個低電平有效的擴展輸出Ys，功能：當使能有效時ST=0且有輸入有效時 I0-I7中有0、輸出二進制碼為輸入端口序號的二進制反碼，形狀輸出YEX有效為0， Ys無效為1 ；當使能有效但沒有有效輸入 I0-I7都為1時，形狀輸出YEX無效為1， Ys有效為0 。 所以，Ys可以向低優(yōu)先級的編碼器傳送使能控制權。集成8/3線優(yōu)先編碼器的端口擴展3.譯碼器譯碼是編碼的逆過程，它是將給定的二進制數(shù)碼按照其原意翻譯成詳細特定信號。如輸入學生學號，顯示學生的名字；輸入車號，顯示車輛信息?？梢詫崿F(xiàn)譯碼功能的電路稱為譯碼器。38線譯碼器104線譯碼器38線譯碼器1、構造：多輸入、多

7、輸出輸入：使能控制開關量選通假設干個， n位二進制碼A0-An-1，輸出：N個開關量信號： Y0-YN-1 N=2n。2、功能：當使能控制有效時被選通，端口序號與輸入的二進制碼值一樣的輸出端為有效電平，指示了當前輸入碼，其他端口輸出無效電平。一組輸入碼只能使獨一的一個輸出有效電平與其他輸出端不同。3、輸出表達式：Yi An -1 A0 =mi 使能控制有效時，每個輸出信號是輸入變量最小項。74LS74真值表四.數(shù)碼顯示器數(shù)碼管數(shù)字顯示器件是用來顯示數(shù)碼、文字或符號的器件，常用的數(shù)字顯示器件有：熒光數(shù)碼管、發(fā)光二極管數(shù)碼管LED和液晶數(shù)碼管 。LED數(shù)碼管數(shù)字顯示譯碼器滅零控制功能的8位數(shù)碼顯示

8、4位整數(shù)、4位小數(shù)當RBI=0且輸入BCD碼為0000時, 滅零。 整數(shù)部分的高位和小數(shù)部分的低位0滅顯。整數(shù)部分最低位和小數(shù)部分最高位的0必需顯示，RBI=1。五、觸發(fā)器具有記憶功能的邏輯單元稱為觸發(fā)器。觸發(fā)器是構成時序電路的根本單元。特點：具有兩個穩(wěn)定的形狀“0和“1；根據(jù)需求可以置“0、置“1。分類：功能RSJKD；TT構造根本RS同步RS主從型。邊沿型1.根本RS觸發(fā)器&RDSDQQ(1)電路構造兩與非門交叉耦合而成。兩輸入端RD、SD，兩互補輸出端Q、Q。用Q端的形狀表示觸發(fā)器的形狀。二、任務原理維持置00置11約束1*1 10 1 0Q0 0功能Q+1RDSD(2)真值表RD直接復

9、位端。SD直接置位端。011110001111100010011001001100111111QQSDRD或非門時序圖QQSDRD形狀不定動作特點輸入信號時辰?jīng)Q議著輸出形狀。邏輯符號QQRDSDQQRDSD與非門或非門構造簡單。輸入信號存在約束。電路每時每刻都接納輸入信號。(3)優(yōu)缺陷2.同步RS觸發(fā)器&RSQQ&CP(1)電路構造由根本RS觸發(fā)器和導引門組成。(2)任務原理1110 0 100Qn+1=00約束1Qn+1=11Qn+1=QnQnR S功能Qn+1CP01111100000111100001001011動作特點在CP0時，不接納輸入信號，在CP1時才接納。輸入信號決議觸發(fā)器的翻

10、轉方向形狀，時鐘脈沖決議觸發(fā)器的翻轉時辰，這是一切具有CP的觸發(fā)器的共同特點。RDSD時序圖RCPSQ干擾錯誤邏輯符號(3)缺陷 輸入仍有約束 抗干擾才干差QQR Scp(4)改良為了提高可靠性，加強抗干擾才干，希望觸發(fā)器的次態(tài)僅取決于CLK的下降沿或上升沿到來時的輸入信號形狀，與在此前、后輸入的形狀沒有關系，即邊沿觸發(fā)器。3.邊沿JK觸發(fā)器輸 入輸 出功能RDSDCPJKQnn+10110直接置11001直接置000不允許1100Qnn保持110101置0111010置11111nQn翻轉（計數(shù)）真值表符號引腳圖特點：1.只在CP下降沿時辰形狀才有變化2.有四種功能邊沿JK觸發(fā)器波形圖只在觸發(fā)沿時辰輸出才會發(fā)生變化4.D觸發(fā)器常用集成D觸發(fā)器:實訓：制造四人搶答器工程一制造方向指示燈工程一制造四人搶答器搶答器原理圖義務要求4.通電測試 3.按原理圖進展線路銜接 2.按原理圖要求在電路板上規(guī)劃 1.元器件識別與檢測：對照元件清單清點并檢測所給元件 一、組合邏輯電路的特點任何時辰輸出的形狀直接由當時的輸入形狀所決議，而與電路的原形狀無關，不具備記憶功能 二、組合邏輯電路的分析步驟由邏輯電路圖寫出邏輯表達式化簡列出真值表由真值表分析電路的邏輯功能并加以闡明 工程小結三、組合邏輯電路的設計步驟根據(jù)實踐問題確定輸入輸出變量列出相應的真值表由真值表列出邏輯表達式化簡