電子技術課程設計-EDA版[11]

1、課程(kchng)要求：保證出勤，不能遲到早退；不許在教室吃早點；保持教室衛(wèi)生，每天安排值日生做衛(wèi)生；下課后關閉電腦和實驗箱電源，整理好實驗臺；（鼓勵(gl)自己帶電腦）注意安全。1共五十四頁2電子(dinz)技術課程設計(II)共五十四頁3一、課程目的(md)： 本次課程設計，老師給出設計要求，學生自己設計電路，在設計思路上不框定和約束同學們的思維，可以發(fā)揮自己的創(chuàng)造性盡可能多地實現(xiàn)所設計電路的功能。 電子搶答器、交通指示燈、彩燈（霓虹燈）、音樂電路都是我們比較熟悉的電子裝置。我們通過這些電路的設計可以更好地掌握和應用電子技術課程中的知識。共五十四頁4二、設計題目(tm)：1、6路電子搶答器

2、的設計2、交通指示燈的設計3、電子琴的設計4、彩燈的設計5、數(shù)字鐘的設計共五十四頁（一）6路電子搶答器的設計基本功能：1、搶答器同時供6名選手比賽，分別用6個按鈕S0S5表示。2、設置系統(tǒng)清除（復位）和搶答控制（開始）開關 S，該開關由主持人控制。3、搶答器具有優(yōu)先鎖存功能。即第一個選手按動按鈕，鎖存相應的編號，揚聲器發(fā)出聲響提示，其他后搶答的選手再搶答無效，并不需要報警等任何提示。4、搶答器具有顯示(xinsh)功能。即能顯示(xinsh)第一個搶答選手的編號，并且一直保持到主持人將系統(tǒng)清除為止。5共五十四頁擴展功能：1、具有顯示搶答時間的功能。即主持人按動開始按鍵后，由一定時間（可以自己設

3、定）開始倒計時，當有人搶答時倒計時停止，當?shù)褂嫊r計時到零時還無人搶答，報警提示，定時顯示器上顯示00。2、搶答器的搶答時間可以隨意設定。即由主持人根據(gnj)題目的難易程度來設定時間的長短。當主持人啟動“開始”鍵后，定時器進行減計時。3、具有顯示答題時間的功能。6共五十四頁評分標準： 1、完成(wn chng)基本功能加35分；2、完成擴展功能1加10分；3、完成擴展功能2加10分；4、完成擴展功能3加5分；7共五十四頁8（二）交通指示燈的設計基本功能：1、用三個LED燈來表示東西(dngx)方向的紅綠黃燈，另外三個LED燈來表示南北方向的紅綠黃燈；2、東西方向綠燈亮4秒后閃2秒滅,黃燈亮2

4、秒滅,同時南北方向紅燈亮8秒；南北方向綠燈亮4秒后閃2秒滅,黃燈亮2秒滅,同時東西方向紅燈亮8秒； 。這樣循環(huán)下去；4秒2秒2秒4秒2秒2秒東西燈綠亮綠閃黃亮紅亮紅亮紅亮南北燈紅亮紅亮紅亮綠亮綠閃黃亮共五十四頁9擴展(kuzhn)功能：1、倒計時顯示功能。即綠燈亮的同時，相應數(shù)碼管顯示從6秒開始倒計時到1秒，然后黃燈亮，同時數(shù)碼管顯示從2倒計時到1，然后紅燈亮，同時數(shù)碼管顯示從8倒計時到1。兩個方向燈亮滅交替的過程，相應數(shù)碼管倒計時顯示交替變化。2、東西方向和南北方向紅燈亮的時間長度不一樣。當十字路口為大道和小道時，通常大道綠燈亮的時間長，紅燈亮的時間短；小道紅燈亮的時間長，綠燈亮的時間短。3

5、、兩個方向紅燈亮的時間不一樣長，并能數(shù)碼管倒計時顯示。共五十四頁評分標準：基本功能： 35分擴展(kuzhn)功能1： 10分擴展功能2: 10分擴展功能3: 5分10共五十四頁（三）數(shù)字鐘的設計(shj)基本功能： 能時、分、秒計時并數(shù)碼管顯示計時結果。擴展功能：1、有星期電路，數(shù)碼管顯示1、2、3、4、5、6、8、1循環(huán)計數(shù)2、實現(xiàn)小時和分的校時，手動或自動，校到想要的時間，然后在這個(zh ge)數(shù)基礎上繼續(xù)運行； 11共五十四頁擴展(kuzhn)功能：3、能夠整點報時(bo sh)，當快到整點的時候，模仿電臺的整點報時(bo sh)，四聲低音，一聲高音；4、實現(xiàn)年月電路，和正常的月份天

6、數(shù)一樣。12共五十四頁評分標準： 1、完成基本功能35分2、星期電路(dinl)通過驗收加10分3、校時電路通過加5分；4、報時電路通過加5分；5、年月電路通過加5分；13共五十四頁（四）電子琴的設計(shj)基本功能： 設計一個八音符電子琴，通過彈擊按鍵(n jin)演奏音樂。擴展功能：1、能夠完成3首以上的切換；2、音樂能夠配合led燈的變換；3、音樂配合led燈變換與數(shù)碼管的顯示。14共五十四頁評分標準：基本功能： 35分擴展(kuzhn)功能1： 10分擴展功能2: 10分擴展功能3: 5分15共五十四頁（五）彩燈(ci dn)的設計基本功能：1、有4種不同的花樣變化，每種花樣持續(xù)一定

7、時間自動換成下一個(y )花樣，自動循環(huán)變換。2、用8路LED燈來輸出。即每種花樣都由8路LED燈來顯示花樣的變化。3、能顯示花樣的種數(shù)。即給每種花樣賦予相應的編號，當此種花樣運行的時候，在數(shù)碼管上顯示相應的編號。16共五十四頁擴展功能：1、花樣的選擇可以控制。即可以通過按鍵來選擇輸出的花形，并且和自動循環(huán)(xnhun)自由切換。2、顯示每種花樣運行的時間。即當一種花樣開始運行時，用相應的數(shù)碼管倒計時顯示其運行的時間。17共五十四頁評分標準：基本功能： 40分擴展(kuzhn)功能1： 10分擴展功能2: 10分18共五十四頁19三、設計要求(yoqi)基本功能；擴展功能；查閱設計報告；測試報

8、告（每天）；答辯（自愿）；總結報告。共五十四頁20 EDA（Electronics Design Automation）即電子設計自動化技術。EDA技術就是依賴功能強大的計算機，在EDA工具軟件平臺上，對硬件描述語言HDL為系統(tǒng)邏輯描述手段完成的設計文件，自動的完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結構綜合（布局布線），以及邏輯優(yōu)化和仿真(fn zhn)測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。 本次課程設計采用EDA的開發(fā)工具是quartus軟件。四、設計(shj)方法 共五十四頁21五、實施方式用原理圖設計方式完成設計。使用功能仿真單獨仿真驗證各模塊的功能。產生頂層模塊，完成頂層設計。選

9、擇目標器件，編譯頂層設計，在編譯報告中查看時序分析(fnx)結果和器件資源使用情況。在分配編輯器中完成引腳分配。下載到芯片并驗證設計。共五十四頁六、總評分標準1、電路設計（基本功能+擴展功能）：60分2、測試報告（每天）： 15分3、查閱設計報告： 10分4、考勤： 5分5、大報告： 5分6、答辯(dbin)（自愿）： 5分22共五十四頁23 Quartus簡介(jin ji) Quartus提供了方便(fngbin)的設計輸入方式、快速的編譯和直接易懂的器件編程。能夠支持邏輯門數(shù)在百萬門以上的邏輯器件的開發(fā)，并且為第三方工具提供了無縫接口。Quartus支持的器件有：Stratix 、Str

10、atix GX、Stratix、Mercury、MAX3000A、MAX 7000B、MAX 7000S、MAX 7000AE、MAX 、FLEX6000、FLEX10K、FLEX10KA、FLEX10KE、Cyclone、Cyclone 、APEX 、APEX20KC、APEX20KE和ACEX1K系列。Quartus軟件包的編程器是系統(tǒng)的核心，提供功能強大的設計處理，設計者可以添加特定的約束條件來提高芯片的利用率。 共五十四頁24自頂向下的設計(shj)方法數(shù)字電路的EDA設計是基于PLD進行設計的，支持自頂向下的設計方法：（1）首先從系統(tǒng)設計入手，在頂層進行功能劃分和結構設計；（2）然后

11、再逐級設計底層的結構；（3）并在系統(tǒng)級采用(ciyng)仿真手段驗證設計的正確性；（4）最后完成整個系統(tǒng)的設計，實現(xiàn)從設計、仿真、測試一體化。 共五十四頁25傳統(tǒng)(chuntng)設計方法 vs EDA設計方法 傳統(tǒng)設計方法EDA設計方法自底向上手動設計軟硬件分離原理圖設計方式系統(tǒng)功能固定不易仿真難測試修改模塊難移植共享設計周期長自頂向下自動設計打破軟硬件屏障原理圖、HDL等設計方式系統(tǒng)功能易改易仿真易測試修改模塊可移植共享設計周期短共五十四頁26設計(shj)流程設計(shj)準備設計輸入設計處理器件編程功能仿真時序仿真器件測試共五十四頁27Quartus II軟件的設計(shj)過程主要包

12、括：建立項目輸入設計電路（可采用不同方式）設計編譯設計仿真設計下載 Quartus設計流程(lichng)介紹共五十四頁28Quartus設計(shj)流程 啟動Quartus 5.0雙擊桌面上的Quartus5.0圖標或單擊開始按扭，在程序菜單中選擇Quartus5.0 ，可以啟動Quartus5.0。其初始(ch sh)界面如圖所示。 共五十四頁291建立(jinl)項目文件 利用Quartus II提供的新建工程指南可以幫助我們很容易的建立一個工程：在主菜單上選擇FileNew Project Wizard 將彈出如下圖所示對話框。 Quartus設計(shj)流程 共五十四頁30在上圖

13、中的第一個空白處需添入新建工程工作目錄的路徑，為便于管理，Quartus II軟件要求每一個工程項目及其相關文件都統(tǒng)一存儲在單獨的文件夾中。第二個空白處需添入新建的工程名稱。第三個空白處需添入的是工程的頂層(dn cn)設計實體名稱，要求頂層(dn cn)設計實體名稱和新建的工程名稱保持一致。如上圖所示添好后，按Next按鈕，將會彈出加入文件對話框，如下圖所示。 Quartus設計(shj)流程 共五十四頁31 加入(jir)文件對話框： 共五十四頁32可以在File空白處選擇添入其他已存在的設計文件加入到這個工程中，也可以使用User Library Pathnames按鈕把用戶自定義的庫函

14、數(shù)加入到工程中使用。完成(wn chng)后按Next按鈕進入下一步。下面彈出的是選擇可編程邏輯器件對話框，如下圖所示。選Yes，手動選擇需要的器件，選No，則由編譯器自動選擇。Quartus設計(shj)流程 共五十四頁33在下一步彈出的對話框中通過選擇器件的封裝形式，引腳數(shù)目，以及(yj)速度級別來約束可選器件的范圍。如圖所示。器件(qjin)設置對話框 Quartus設計流程 EP1C6Q240C8共五十四頁34最后是由新建工程指南建立的工程文件摘要，顯示了上面的全部設置選項。至此，新工程建立完畢，在QuartusII設計軟件界面(jimin)的頂部標題欄將顯示工程名稱和存儲路徑。如下圖

15、所示。Quartus設計(shj)流程 共五十四頁352輸入設計(shj)電路 單擊標題欄中的FileNew對話框，如圖所示。 單擊New對話框的Device Design Files選項卡，選擇編譯文件的語言類型。這里選擇VHDL Files，選好后單擊【OK】按鈕，打開(d ki)VHDL文本編輯器窗口，并在其中輸入下圖所示的程序，這是一個與門的VHDL程序。Quartus設計流程 共五十四頁36設計(shj)輸入 將所設計的電路的邏輯(lu j)功能按照開發(fā)系統(tǒng)要求的形式表達出來的過程稱為設計輸入。 通常，設計輸入有如下三種方式： （1）原理圖輸入方式 適用于對系統(tǒng)及各部分電路很熟悉的場

16、合。 （2）硬件描述語言輸入方式 硬件描述語言是用文本方式描述設計，硬件描述語言有ABEL、AHDL、VHDL、Verilog等，其中VHDL和Verilog已成為IEEE標準。 （3）波形輸入方式共五十四頁37在編輯窗中的任何一個(y )位置上單擊鼠標右鍵，在彈出的快捷菜單中選擇其中的輸 入元件項Insert-Symbol，于是將彈出如下圖所示的輸入元件的對話框 Quartus設計(shj)流程 共五十四頁38選擇菜單File-Save As命令，將已設計好的原理圖文件取名并存盤在已為此項目(xingm)建立的文件夾內。Quartus設計(shj)流程 共五十四頁393編譯設計電路編譯設置：

17、利用Quartus II提供的編譯設置指南可以幫助我們很容易的進行一個項目(xingm)的編譯設置。在主菜單中選擇Assignments/Compiler Settings Wizard選項，將彈出一個對話框，要求輸入指定的編譯實體模塊和設定名字。編譯設置好后，在主菜單中選擇Processing/Start Compilation 對所設置的項目進行編譯。閱讀編譯報告：編譯后自動生成的編譯報告如圖所示，它包含了怎樣將一個設計放到一個器件中的所有信息。有器件使用統(tǒng)計，編譯設置情況，底層顯示，器件資源利用率，狀態(tài)機的實現(xiàn)，方程式，延時分析結果，CPU使用資源。Quartus設計(shj)流程 共五

18、十四頁40Quartus設計(shj)流程 共五十四頁41Quartus設計(shj)流程 編譯(biny)報告:共五十四頁424仿真設計電路 QuartusII支持多種仿真輸入方法(fngf)，它支持波形方式輸入，如：向量波形文件（.vwf）、向量文件（.vec）、列表文件（.tbl），也支持Testbench如：Tcl/TK腳本文件，同時也支持第三方的仿真工具的Verilog/VHDL Testbench。QuartusII仿真設置:利用Quartus II提供的仿真設置指南可以幫助我們快速進行一個項目的仿真設置。在主菜單中選擇Assignments/Simulator Settings

19、Wizard選項，在彈出的對話框中，輸入 指定的仿真實體模塊和設定名字。Quartus設計(shj)流程 共五十四頁43建立仿真波形文件:在主菜單中選擇File/New選項，在彈出的New對話框中選擇Other Files選項中的Vector Waveform File。 設置仿真參數(shù):設置仿真時間區(qū)域。對于時序仿真來說，將仿真時間軸設置在一個合理的時間區(qū)域上十分重要(zhngyo)。通常設置的時間范圍在數(shù)十微秒間： Quartus設計(shj)流程 共五十四頁44將工程(gngchng)端口信號節(jié)點選入波形編輯器中。Quartus設計(shj)流程 共五十四頁45編輯(binj)輸入波形(輸

20、入激勵信號)。Quartus設計(shj)流程 共五十四頁46存盤，并啟動(qdng)仿真Quartus設計(shj)流程 共五十四頁47觀察(gunch)仿真波形Quartus設計(shj)流程 共五十四頁485.分配管腳：為了能對此全加器進行硬件測試，應將其輸入輸出信號鎖定在芯片確定的引腳上，編譯(biny)后下載。 選擇Tools菜單中的Assignments項，即進入如圖所示的Assignment Editor編輯器窗。在Category欄中選擇Pin，或直接單擊右上側的Pin按鈕。 Quartus設計(shj)流程 共五十四頁49雙擊“To”欄的，在出現(xiàn)的如圖所示的下拉欄中分別選擇本

21、工程要鎖定的端口信號名；然后雙擊對應的Location欄的，在出現(xiàn)的下拉欄中選擇對應端口信號名的器件(qjin)引腳號，如對應ain,選擇8腳。再次編譯！ Quartus設計(shj)流程 共五十四頁50 5、下載所輸入的程序:打開編程窗和配置文件。首先將實驗系統(tǒng)和并口通信線連接好，打開電源。在菜單Tool中選擇Programmer，于是彈出如圖所示的編程窗。在Mode欄中有4種編程模式(msh)可以選擇：JTAG， Passive Serial， Active Serial和In-Socket。為了直接對FPGA進行配置，在編程窗的編程模式Mode中選JTAG(默認)，并選中打勾下載文件右側的第一小方框。注意要仔細核對下載文件路徑與文件名。如果此文件沒有出現(xiàn)或有錯，單擊左側“Add File”按鈕，手動選擇配置文件f_adder.sof。 Quartus設計(shj)流程 共五十四頁51 設置編程器。若是初次安裝的Quartus,在編程前必須進行編程器選擇操作。這里準備選擇ByteBlaster MVLPT1。單擊Hardware Setup按鈕可設置下載接口方式，在彈出的Hardware Setup對話框中，選擇Hardware settings頁，再雙擊此頁中的選項BytcBlaster之后，單擊Close按鈕，關閉對話框即可。這時應該在編程窗右上顯示出編程方式：