中南大學(xué)數(shù)字電路習(xí)題與答案教案

1、中南大學(xué)數(shù)字電路習(xí)題與答案教案1-2 寫出圖中各邏輯圖的邏輯函數(shù)式， 并化簡(jiǎn)為最簡(jiǎn)與或式。解：1-3 試畫出用與非門和反相器實(shí)現(xiàn)下列 函數(shù)的邏輯圖。0111011101111111 CD 00 01 11 10 AB 00 01 11 10Y11-4 用卡諾圖化簡(jiǎn)法將下列函數(shù)化為 最簡(jiǎn)與或形式。11000110 BC 00 01 11 10 A 0 1Y21-4 用卡諾圖化簡(jiǎn)法將下列函數(shù)化為 最簡(jiǎn)與或形式。11010111 BC 00 01 11 10 A 0 1Y31-4 用卡諾圖化簡(jiǎn)法將下列函數(shù)化為 最簡(jiǎn)與或形式。1111100100011111 CD 00 01 11 10 AB 00

2、01 11 10Y41-4 （1）約束條件AB+CD=001x011x1xxxx01x1 CD 00 01 11 10 AB00011110Y11-5 將下列函數(shù)化為最簡(jiǎn)與或函數(shù)式。（2）Y（A，B，C，D）=(m3,m5,m6,m7,m10)， 給定約束條件為 m0+m1+m2+m4+m8=01-5 將下列函數(shù)化為最簡(jiǎn)與或函數(shù)式。xx1xx1110000 x001 CD 00 01 11 10 AB00011110Y2（3）Y（A，B，C，D）=(m2,m3,m7,m8,m11,m14) 給定約束條件為: m0+m5+m10+m15=0。x0110 x10001101x CD 00 01 1

3、1 10 AB00011110Y31-51)輸入懸空時(shí)，三極管截止， V010v； 2)輸入為0v時(shí)，三極管截止， V010v；3)輸入為5v時(shí)，三極管飽和， V00.3v;2-1 在圖 (a)(b)兩個(gè)電路中，試計(jì)算當(dāng)輸入端分別接0V、5V和懸空時(shí)輸出電壓0的數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導(dǎo)通以后BE0.7V，電路參數(shù)如圖中所注。2-1 在圖 (a)(b)兩個(gè)電路中，試計(jì)算當(dāng)輸入端分別接0V、5V和懸空時(shí)輸出電壓0的數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導(dǎo)通以后BE0.7V，電路參數(shù)如圖中所注。1)輸入懸空時(shí)，三極管飽和， V00.3v；2)輸入為0v時(shí)，三極管截止， V

4、05v；3)輸入為5v時(shí)，三極管飽和， V00.3v。VI2T1R1+5VT2T5VVB1=2.1V1) v I2=1.4v2) v I2=0.2v3) v I2=1.4v4) v I2=0v5) v I2=1.4v2-2 試說明在下列情況下，用萬用電表測(cè)量圖2.2的v I2端得到的電壓各為多少？1）vI1懸空；2）v I1接低電平(0.2V)；3）v I1接高電平(3.2V)；4）v I1經(jīng)51電阻接地；5）v I1經(jīng)10k電阻接地。與非門為74系列的TTL電路，萬用電表使用5V量程，內(nèi)阻為20k/V。Y1=0Y2=1Y3=1Y4=02-3 判斷74系列TTL門電路的輸出是什么狀態(tài) （高電平

5、、低電平或高阻態(tài)）。2-3 判斷74系列TTL門電路的輸出是什么狀態(tài) （高電平、低電平或高阻態(tài)）。Y5為高阻態(tài)Y6=0Y7=1Y8=0YI=1Y2=0Y3=0Y4=O2-4 說明圖中各門電路的輸出是高電平還是低電平。已知它們都是CC4000系列的CMOS電路。2-5 試說明下列各種門電路中哪些可以將輸出端 并聯(lián)使用（輸入端的狀態(tài)不一定相同）。 （1）具有推拉式輸出級(jí)的TTL電路；(不能) （2）TTL電路的OC門；（能） （3）TTL電路的三態(tài)輸出門； （能） （4）普通的CMOS門； (不能) （5）漏極開路輸出的CMOS門； （能） （6）CMOS電路的三態(tài)輸出門。 （能）2-6 在CMO

6、S電路中有時(shí)采用圖 (a)(d)所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出Y1Y4的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。2-6 在CMOS電路中3-1 圖是對(duì)十進(jìn)制數(shù)9求補(bǔ)的集成電路CC14561的邏輯圖， 寫出當(dāng)COMP=1、Z=0和COMP=0、Z=0時(shí)Y1、Y2、Y3、Y4的邏輯式。 3-1注意需要化簡(jiǎn)3-2 分析圖所示電路，寫出輸出Z的邏輯函數(shù)式。 74LS151為8選1數(shù)據(jù)選擇器。BAC13-3 用4選1數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)3-4 某醫(yī)院有一、二、三、四號(hào)病室4間，每室設(shè)有呼叫按鈕，同時(shí)在護(hù)士值班室內(nèi)對(duì)應(yīng)地裝有一號(hào)、二號(hào)、三號(hào)、四號(hào)4個(gè)指示燈。現(xiàn)

7、要求： 當(dāng)一號(hào)病室的按鈕按下時(shí)，無論其他病室的按鈕是否按下， 只有一號(hào)燈亮； 當(dāng)一號(hào)病室的按鈕沒有按下而二號(hào)病室的按鈕按下時(shí)， 無論三、四病室的按鈕是否按下，只有二號(hào)燈亮； 當(dāng)一、二病室的按鈕都未按下而三號(hào)病室的按鈕按下時(shí)， 無論四號(hào)病室的按鈕是否按下，只有三號(hào)燈亮； 只有在一、二、三病室的按鈕均未按下而按下四號(hào)病室 的按鈕時(shí)，四號(hào)燈才亮。 試用優(yōu)先編碼器74LS148和門電路設(shè)計(jì)滿足上述控制要求的 邏輯電路，給出控制四個(gè)指示燈狀態(tài)的高、低電平信號(hào)。3-4 解答 根據(jù)題意進(jìn)行邏輯函數(shù)和邏輯變量的定義、賦值 、列真值表 注意:與輸入無效情況相同，如何改進(jìn)？&Y1ABC1003-5 試畫出用3線-

8、8線譯碼器74LS138和門電路產(chǎn)生如下多輸出 邏輯函數(shù)的邏輯圖。 D3 D2 D1 D0 1 1 0 1 0 Y3 Y2 Y1 Y03-6 能否用一片4位并行加法器74LS283將余3代碼轉(zhuǎn)換成8421的 二-十進(jìn)制代碼？如果可能，應(yīng)當(dāng)如何連線？QQ不定態(tài)Q：Q：4-1 若主從結(jié)構(gòu)RS觸發(fā)器各輸入端的電壓波形如圖中所給出， 試畫出Q的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。Q：Q：4-2 已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP的電壓波形如圖 所示，試畫出Q、 Q端對(duì)應(yīng)的電壓波形。D:Q:Q:4-3 已知維持阻塞結(jié)構(gòu)D觸發(fā)器各輸入端的電壓波形如圖所示， 試畫出Q、 Q端對(duì)應(yīng)的電壓波形。4-4

9、設(shè)圖4.4中各觸發(fā)器的初始狀態(tài)皆為Q=0，試畫出在CP 信號(hào)連續(xù)作用下各觸發(fā)器輸出端的電壓波形。4-44-44-4驅(qū)動(dòng)方程輸出方程5-1 分析圖時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、 狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖,說明 電路能否自啟動(dòng)。Q3Q2Q1Y00111011110100000100010001101五進(jìn)制 計(jì)數(shù)器，且有自啟動(dòng)能力5-1狀態(tài)方程：輸出方程：狀態(tài)轉(zhuǎn)換圖：驅(qū)動(dòng)方程：輸出方程：5-2 試分析圖時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、 狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。 A為輸入邏輯變量。Q2Q1YA0001111001010111000000005-2狀態(tài)

10、方程：輸出方程：狀態(tài)轉(zhuǎn)換圖：5-3 在圖電路中，若兩個(gè)移位寄存器中的原始數(shù)據(jù)分別為 A3A2A1A0=1001，B3B2B1B0=0011，試問經(jīng)過4個(gè)CP信號(hào) 作用以后兩個(gè)寄存器中的數(shù)據(jù)如何？ 這個(gè)電路完成什么功能？5-35-4 分析圖給出的計(jì)數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖， 說明這是幾進(jìn)制計(jì)數(shù)器。10010000000100100011010001010110S91、S92為異步置9置9信號(hào)為：0110可分析：七進(jìn)制計(jì)數(shù)器Q3Q2Q1Q0/1/0/0/0/0/0/05-41 101105-5 試分析圖中計(jì)數(shù)器，在M=1和M=0時(shí)各為幾進(jìn)制？M=1時(shí) 為6進(jìn)制M=0時(shí) 為8進(jìn)制 001000

11、11 0100 0101 01100111 1000 1001 0100 0101 01100111 1000 1001 A=1時(shí)清零信號(hào)為：1011電路為十一進(jìn)制計(jì)數(shù)器；74LS161為異步清零A=0時(shí)清零信號(hào)為：1001電路為九進(jìn)制計(jì)數(shù)器。5-6 圖電路是可變進(jìn)制計(jì)數(shù)器。試分析 當(dāng)控制變量A為1和0時(shí)電路各為幾進(jìn)制計(jì)數(shù)器。6-1 圖是一個(gè)164位的ROM，A3A2A1A0為地址輸入，D3D2D1D0的數(shù)據(jù)輸出。若將D3、D2、D1、D0視為A3、A2、A1、A0的邏輯函數(shù)，試寫出D3、D2、D1、D0的邏輯函數(shù)式。6-2 用ROM設(shè)計(jì)一個(gè)組合電路，用來產(chǎn)生下列一組邏輯 函數(shù)列出ROM應(yīng)有的

12、數(shù)據(jù)表，畫出存儲(chǔ)矩陣的點(diǎn)陣圖。ABCDY1Y2Y3Y4A3A2A1A0W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15地 址 譯 碼 器D0D1D2D36-27-1 畫出用兩片4級(jí)-16線譯碼器74LS154組成5線-32線 譯碼器的接線圖。圖中的SA、SB是兩個(gè)片選端， 譯碼器工作時(shí)應(yīng)使和同時(shí)為低電平。 當(dāng)輸入信號(hào)A3A2A1A0為00001111這16種狀態(tài)時(shí)， 輸出端從0到15依次給出低電平輸出信號(hào)。 7-1 A3A2A1A0A57-2 分析圖中計(jì)數(shù)器電路的分頻比（Y與CP的頻率之比）。 10011010 1011 1100 11

13、01 1110 1111 0111 1000 10011010 1011 1100 1101 1110 1111 低位：高位：7進(jìn)制9進(jìn)制63進(jìn)制計(jì)數(shù)器， Y與CP的頻率之比為1：637-3 用二-十進(jìn)制優(yōu)先編碼器74LS147和計(jì)數(shù)器74160組成的可控分頻器， 試說明當(dāng)輸入信號(hào) A、B、C、D、E、F、G、H、I分別為低電平時(shí) 由Y端輸出的脈沖頻率各為多少。已知CP的頻率為10kHz。地 址 輸 入數(shù) 據(jù) 輸 出A3A2A1A0D3D2D1D000001111000100000010001100110100010001010101101001101001011110001000111110

14、0111001010000110110010110000011101010011100111111100007-4 圖是用164位ROM和74LS161 組成的脈沖分頻電路，ROM的 數(shù)據(jù)表如表所示。試畫出在CP 信號(hào)連續(xù)作用下D3、D2、D1和 D0輸出的電壓波形， 并說明它們和CP信號(hào)頻率之比。74LS161組成十五進(jìn)制計(jì)數(shù)器： 000111117-4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 CPD0D1D2D3000011000010101001011001000111110011100001001000001011100000D0: 7/15D1: 5/

15、15D2 3/15D3: 1/15Q2 Q2Q1 Q1Q0 Q0寫出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)轉(zhuǎn)換圖，描述其功能，并說明其能否自啟動(dòng)驅(qū)動(dòng)方程：8-1 由JK觸發(fā)器和PLA構(gòu)成的時(shí)序邏輯電路如圖所示，試分析其功能狀態(tài)方程：8-1驅(qū)動(dòng)方程：狀態(tài)轉(zhuǎn)換圖：Q2Q1Q0000001011010110111101100六進(jìn)制計(jì)數(shù)器，且有自啟動(dòng)能力8-1ABCY1Y20000000101010100110110010101011101011110解：設(shè)A、B、C按下為1 ；不按為0 打開鎖Y1為1，報(bào)警Y2為18-2 試用如圖的PLA器件設(shè)計(jì)一 保密鎖邏輯電路。在此電路中，保密鎖上有A、B、C三個(gè)按鈕。當(dāng)三個(gè)按扭

16、同時(shí)按下時(shí)，或A、B兩個(gè)同時(shí)按下時(shí)，或按下A、B中的任一位按鈕時(shí)，鎖就能被打開；而不符合上列組合狀態(tài)時(shí)，將使電鈴發(fā)出報(bào)警響聲。 要求寫出必要的設(shè)計(jì)步驟，并畫出包括PLA陣列圖的邏輯圖。ABCY1Y28-2VO9-1 在圖示的施密特觸發(fā)器電路中，已知R1=10k， R2=30k。 G1和G2為CMOS反相器，VDD=15V。 1)試計(jì)算電路的正向閾值電壓VT+、負(fù)向閾值電壓VT-和 回差電壓VT。 2)針對(duì)輸入信號(hào)，試畫出輸出電壓的波形。解： （1）VT+8v VT-4v VT4v （2）VT+5v VT-2.5v VT2.5v9-2 在用555定時(shí)器接成的施密特觸發(fā)器電路中，試求： （1）當(dāng)V

17、CC=12V，而且沒有外接控制電壓時(shí)，VT+、VT- 及VT值。 （2）當(dāng)VCC=9V、外接控制電壓VCO=5V時(shí)，VT+、VT-、 VT各為多少？解：tuctuoVcc2/3Vcc1/3VccTT1T29-3 在用555定時(shí)器組成的多諧振蕩器電路中， 若R1=R2=5.1k，C=0.01F， VCC=12V，試計(jì)算電路振蕩頻率解：10-1 在的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若取VREF=5V，試求 當(dāng)輸入數(shù)字量為 d3d2d1d0=0101時(shí)輸出電壓。解：10-2 若A/D轉(zhuǎn)換器（包括取樣-保持電路） 輸入模擬電壓信號(hào)的最高變化頻率為 10kHz，試說明取樣頻率的下限是多少？ 完成一次A/D所用時(shí)間的上限是多少？10-3 試分析圖10.1電路的 工作原理，畫出輸出電壓0的波形圖。CB7520是10位倒T型電阻網(wǎng)絡(luò)DAC。 表10.1給出了RAM的16個(gè)地址單元中所存的數(shù)據(jù)。高6位地址A9A4始終為0，在表中沒有列出。 RAM的輸出數(shù)據(jù)只用了低4位，作為CB7520的輸入。因RAM的高4位數(shù)據(jù)沒有使用，故表中也未列出。地 址 輸 入數(shù) 據(jù) 輸 出A3A2A1A0D3D2D1D0000000000001000100100011001101110100111101011111011001110111001110000001100100001010000110110011110001011