3.1.嵌入式處理器課件

1、嵌入式處理器鄔惠峰內(nèi)容安排嵌入式處理器體系結(jié)構(gòu) 典型嵌入式處理器 嵌入式處理器開(kāi)發(fā) 多核技術(shù) 什么是嵌入式處理器 內(nèi)容安排嵌入式處理器體系結(jié)構(gòu) 典型嵌入式處理器 嵌入式處理器開(kāi)發(fā) 多核技術(shù) 什么是嵌入式處理器 后PC時(shí)代，有一種東西，更加明顯地，把整個(gè)半導(dǎo)體產(chǎn)業(yè)鏈粘合在一起。這種東西叫做：“用戶(hù)的真正需求”。衣服的例子各種SOC各種OS技術(shù)特點(diǎn)各異的板級(jí)設(shè)計(jì)不同消費(fèi)取向的消費(fèi)者差異化的產(chǎn)品通用定制化什么是用戶(hù)的真正需求產(chǎn)品的生產(chǎn)廠(chǎng)商：挖掘消費(fèi)者內(nèi)心需求，向產(chǎn)業(yè)鏈的高端尋求技術(shù)的可行性；板級(jí)的設(shè)計(jì)者：進(jìn)一步抽象各個(gè)產(chǎn)品廠(chǎng)家的需求，在更基礎(chǔ)的平臺(tái)上各種嵌入式SoC處理器和嵌入式操作系統(tǒng)選擇實(shí)現(xiàn)的方

2、案；芯片業(yè)者：調(diào)研板級(jí)設(shè)計(jì)者的真實(shí)需求。什么樣的東西應(yīng)該集成？什么樣的東西應(yīng)該給予設(shè)計(jì)者靈活性？什么樣的部件應(yīng)該在SoC內(nèi)部預(yù)留更多的資源？什么樣的功能應(yīng)該由OS去做而不是硬件化？芯片設(shè)計(jì)者真實(shí)的苦惱是不知道自己該設(shè)計(jì)出什么，而不是自己如何實(shí)現(xiàn)這個(gè)設(shè)計(jì)。嵌入式時(shí)代的產(chǎn)業(yè)鏈價(jià)值核心PC時(shí)代，Intel與Microsoft最大，核心價(jià)值全部掌握在他們的手里，他們對(duì)產(chǎn)業(yè)鏈下游具有生殺予奪的權(quán)力，PC作為一種產(chǎn)品，其模式非常固定?，F(xiàn)在：誰(shuí)能夠找到用戶(hù)的真正需求，誰(shuí)將是產(chǎn)業(yè)鏈條中的王者。嵌入式處理器特點(diǎn)Title低功耗可移動(dòng)集成度嵌入式系統(tǒng)的核心部件是各種類(lèi)型的嵌入式處理器，目前據(jù)不完全統(tǒng)計(jì)，全世界嵌入

3、式處理器的品種總量已經(jīng)超過(guò)1000多種;流行體系結(jié)構(gòu)有30幾個(gè)系列，其中8051體系的占有多半。生產(chǎn)8051單片機(jī)的半導(dǎo)體廠(chǎng)家有20多個(gè)，共350多種衍生產(chǎn)品，僅Philips有近100種?，F(xiàn)在幾乎每個(gè)半導(dǎo)體制造商都生產(chǎn)嵌入式處理器,越來(lái)越多的公司有自己的處理器設(shè)計(jì)部門(mén)。嵌入式處理器的特點(diǎn)繼承了整個(gè)PC機(jī)時(shí)期的技術(shù)成就；種類(lèi)多；面向應(yīng)用的專(zhuān)用芯片；新技術(shù)的不斷應(yīng)用；使用壽命長(zhǎng)；低功耗、低電壓內(nèi)容安排嵌入式處理器體系結(jié)構(gòu) 典型嵌入式處理器 嵌入式處理器開(kāi)發(fā) 多核技術(shù) 什么是嵌入式處理器 嵌入式硬件系統(tǒng)嵌入式處理器各種類(lèi)型存儲(chǔ)器模擬電路及電源接口控制器及接插件電源供應(yīng)晶振電路重置電路PortsRO

4、MFLASHDRAMSRAMPrescalerProcessorDMATimerA/DI/O Ports中斷控制器調(diào)試接口 USBLCDKEYBOARDIRDAOTHERS核心處理器外圍電路和存儲(chǔ)器外部設(shè)備硬件無(wú)關(guān)軟件系統(tǒng)嵌入式系統(tǒng)的軟件結(jié)構(gòu)軟件系統(tǒng)實(shí)時(shí)操作系統(tǒng)（RTOS）協(xié)議棧（Protocol Stack）應(yīng)用程序（Application）RTOS核I/O系統(tǒng)RTOS庫(kù)文件系統(tǒng)協(xié)議棧（TCP/IP）應(yīng)用程序（Applications）嵌入式軟件系統(tǒng)設(shè)備驅(qū)動(dòng)（Device Driver）板級(jí)支持包（BSP）實(shí)時(shí)操作系統(tǒng)（RTOS）協(xié)議棧（Protocol Stack）應(yīng)用程序（Applica

5、tion）硬件無(wú)關(guān)軟件系統(tǒng)RTOS核I/O系統(tǒng)RTOS庫(kù)文件系統(tǒng)協(xié)議棧（TCP/IP）應(yīng)用程序（Applications）FLASH驅(qū)動(dòng)SCSI驅(qū)動(dòng)MMU驅(qū)動(dòng)Cache驅(qū)動(dòng)設(shè)備驅(qū)動(dòng)硬件抽象層BSP&驅(qū)動(dòng)硬件CPU存儲(chǔ) 外圍設(shè)備電源硬件層系統(tǒng)軟件層應(yīng)用層存儲(chǔ)結(jié)構(gòu) 馮諾依曼結(jié)構(gòu) 哈佛結(jié)構(gòu)指令結(jié)構(gòu) RISC CISC VILW 體系結(jié)構(gòu)什么是指令系統(tǒng)指令一般含義:指明要執(zhí)行的操作以及操作的對(duì)象.指令系統(tǒng)CPU依靠指令來(lái)計(jì)算和控制系統(tǒng) CPU在設(shè)計(jì)時(shí)就規(guī)定了一系列與其硬件電路相配合的指令系統(tǒng)指令系統(tǒng)指CPU能識(shí)別和執(zhí)行的所有指令集合 指令系統(tǒng)CISC:Complex Instruction Set C

6、omputer RICS:Reduced Instruction Set Computer VLIW:Very Long(Large) Instruction WordCISC計(jì)算機(jī)性能的提高往往是通過(guò)增加硬件的復(fù)雜性來(lái)獲得隨著集成電路技術(shù)（特別是VLSI）的迅速發(fā)展，為了軟件編程方便和提高程序的運(yùn)行速度，硬件工程師采用的辦法是不斷增加可實(shí)現(xiàn)復(fù)雜功能的指令和多種靈活的編址方式。使硬件越來(lái)越復(fù)雜，造價(jià)也相應(yīng)提高為實(shí)現(xiàn)復(fù)雜操作，微處理器除向程序員提供類(lèi)似各種寄存器和機(jī)器指令功能外還通過(guò)存于只讀存貯器(ROM)中的微程序來(lái)實(shí)現(xiàn)其極強(qiáng)的功能 分析每一條指令之后執(zhí)行一系列初級(jí)指令運(yùn)算來(lái)完成所需的功能，這

7、種設(shè)計(jì)的型式被稱(chēng)為復(fù)雜指令集計(jì)算機(jī)(Complex Instruction Set Computer-CISC)結(jié)構(gòu)一般CISC計(jì)算機(jī)所含的指令數(shù)目至少300條以上，有的甚至超過(guò)500條日益龐大的指令系統(tǒng)不僅使計(jì)算機(jī)研制周期變長(zhǎng)，而且還有難以調(diào)試、難以維護(hù)等一些自身無(wú)法克服的缺點(diǎn)。比如，IBM公司的大、中型計(jì)算機(jī)，Intel公司的8086、80286、80386微處理器等。RISC采用復(fù)雜指令系統(tǒng)的計(jì)算機(jī)有著較強(qiáng)的處理高級(jí)語(yǔ)言的能力，對(duì)提高計(jì)算機(jī)的性能是有益的IBM公司在紐約Yorktown的JhomasI.Wason研究中心于1975年組織力量研究指令系統(tǒng)的合理性問(wèn)題，因?yàn)楫?dāng)時(shí)已感到，日趨龐

8、雜的指令系統(tǒng)不但不易實(shí)現(xiàn)而且還可能降低系統(tǒng)性能1979年以帕特遜教授為首的一批科學(xué)家也開(kāi)始在美國(guó)加州大學(xué)伯克萊分校開(kāi)展這一研究結(jié)果表明，CISC存在許多缺點(diǎn)首先在這種計(jì)算機(jī)中各種指令的使用率相差懸殊：一個(gè)典型程序的運(yùn)算過(guò)程所使用的80指令只占一個(gè)處理器指令系統(tǒng)的20事實(shí)上最頻繁使用的指令是取、存和加這些最簡(jiǎn)單的指令也就是說(shuō)，機(jī)器執(zhí)行的指令中85左右的都是簡(jiǎn)單指令，復(fù)雜指令甚少，這樣-來(lái)，長(zhǎng)期致力于復(fù)雜指令系統(tǒng)的設(shè)計(jì)，實(shí)際上是在設(shè)計(jì)一種難得在實(shí)踐中用得上的指令系統(tǒng)的處理器同時(shí)復(fù)雜的指令系統(tǒng)必然帶來(lái)結(jié)構(gòu)的復(fù)雜性這不但增加了設(shè)計(jì)的時(shí)間與成本還容易造成設(shè)計(jì)失誤盡管VLSI技術(shù)現(xiàn)在已達(dá)到很高的水平，但也

9、很難把CISC的全部硬件做在一個(gè)芯片上，這也妨礙單片計(jì)算機(jī)的發(fā)展在CISC中，許多復(fù)雜指令需要極復(fù)雜的操作，這類(lèi)指令多數(shù)是某種高級(jí)語(yǔ)言的直接翻版，因而通用性差降低被頻繁調(diào)用的簡(jiǎn)單指令系統(tǒng)的運(yùn)行速度針對(duì)CISC的這些弊病帕特遜等人提出了精簡(jiǎn)指令的設(shè)想指令系統(tǒng)只包含那些使用頻率很高的少量指令提供一些必要的指令以支持操作系統(tǒng)和高級(jí)語(yǔ)言按照這個(gè)原則發(fā)展而成的計(jì)算機(jī)被稱(chēng)為精簡(jiǎn)指令集計(jì)算機(jī)(Reduced Instruction Set Computer-RISC)結(jié)構(gòu)簡(jiǎn)稱(chēng)RISCCISC(復(fù)雜指令集計(jì)算機(jī))和RISC(精簡(jiǎn)指令集計(jì)算機(jī))是當(dāng)前CPU的兩種架構(gòu)。它們的區(qū)別在于不同的CPU設(shè)計(jì)理念和方法。早

10、期的CPU全部是CISC架構(gòu)，它的設(shè)計(jì)目的是要用最少的機(jī)器語(yǔ)言指令來(lái)完成所需的計(jì)算任務(wù)。如對(duì)于乘法運(yùn)算，在CISC架構(gòu)的CPU上，需要一條指令：MUL ADDRA, ADDRB就可以將ADDRA和ADDRB中的數(shù)相乘并將結(jié)果儲(chǔ)存在ADDRA中。將ADDRA, ADDRB中的數(shù)據(jù)讀入寄存器，相乘和將結(jié)果寫(xiě)回內(nèi)存的操作全部依賴(lài)于CPU中設(shè)計(jì)的邏輯來(lái)實(shí)現(xiàn)。增加CPU結(jié)構(gòu)的復(fù)雜性和對(duì)CPU工藝的要求對(duì)于編譯器的開(kāi)發(fā)十分有利。比如上面的例子，C程序中的a*=b就可以直接編譯為一條乘法指令。RISC的理念是使用簡(jiǎn)單的指令，降低硬件復(fù)雜度如上例子，MOV A, ADDRA; MOV B, ADDRB; MU

11、L A, B; STR ADDRA, A。這種架構(gòu)可以降低CPU的復(fù)雜性以及允許在同樣的工藝水平下生產(chǎn)出功能更強(qiáng)大的CPU對(duì)編譯器的設(shè)計(jì)有更高的要求 CISC和RISC的區(qū)別指令系統(tǒng)：RISC設(shè)計(jì)者把主要精力放在那些經(jīng)常使用的指令上，盡量使它們具有簡(jiǎn)單高效的特色。對(duì)不常用的功能，常通過(guò)組合指令來(lái)完成。因此，在RISC機(jī)器上實(shí)現(xiàn)特殊功能時(shí)，效率可能較低。但可以利用流水技術(shù)和超標(biāo)量技術(shù)加以改進(jìn)和彌補(bǔ)。而CISC計(jì)算機(jī)的指令系統(tǒng)比較豐富，有專(zhuān)用指令來(lái)完成特定的功能。因此，處理特殊任務(wù)效率較高。存儲(chǔ)器操作：RISC對(duì)存儲(chǔ)器操作有限制，使控制簡(jiǎn)單化；而CISC機(jī)器的存儲(chǔ)器操作指令多，操作直接。程序：RI

12、SC匯編語(yǔ)言程序一般需要較大的內(nèi)存空間，實(shí)現(xiàn)特殊功能時(shí)程序復(fù)雜，不易設(shè)計(jì)；而CISC匯編語(yǔ)言程序編程相對(duì)簡(jiǎn)單，科學(xué)計(jì)算及復(fù)雜操作的程序社設(shè)計(jì)相對(duì)容易，效率較高。中斷：RISC機(jī)器在一條指令執(zhí)行的適當(dāng)?shù)胤娇梢皂憫?yīng)中斷；而CISC機(jī)器是在一條指令執(zhí)行結(jié)束后響應(yīng)中斷。CPU：RISCCPU包含有較少的單元電路，因而面積小、功耗低；而CISC CPU包含有豐富的電路單元，因而功能強(qiáng)、面積大、功耗大。設(shè)計(jì)周期：RISC微處理器結(jié)構(gòu)簡(jiǎn)單，布局緊湊，設(shè)計(jì)周期短，且易于采用最新技術(shù)；CISC微處理器結(jié)構(gòu)復(fù)雜，設(shè)計(jì)周期長(zhǎng)。用戶(hù)使用：RISC微處理器結(jié)構(gòu)簡(jiǎn)單，指令規(guī)整，性能容易把握，易學(xué)易用；CISC微處理器結(jié)構(gòu)

13、復(fù)雜，功能強(qiáng)大，實(shí)現(xiàn)特殊功能容易。應(yīng)用范圍：由于RISC指令系統(tǒng)的確定與特定的應(yīng)用領(lǐng)域有關(guān)，故RISC機(jī)器更適合于專(zhuān)用機(jī)；而CISC機(jī)器則更適合于通用機(jī)。RISC特點(diǎn)1.有限、簡(jiǎn)單的指令集2.CPU配備大量的通用寄存器3.強(qiáng)調(diào)對(duì)指令流水線(xiàn)的優(yōu)化4.使用等長(zhǎng)指令5.尋址方式少，絕不出現(xiàn)存儲(chǔ)器間接尋址6.指令集中指令數(shù)一般少于100條，指令格式少于4種7.指令功能簡(jiǎn)單，控制器多采用硬布線(xiàn)方式等。 精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)RISC的指令系統(tǒng)精簡(jiǎn)了，復(fù)雜指令系統(tǒng)計(jì)算機(jī)CISC的一條指令，在RISC中要用一串指令才能實(shí)現(xiàn)，那么，為什么RISC執(zhí)行程序的速度比CISC還要快呢？PICPIT 其中：P是執(zhí)行這個(gè)程

14、序所使用的總的時(shí)間；I是這個(gè)程序所需執(zhí)行的總的指令條數(shù)；CPI是每條指令執(zhí)行的平均周期數(shù)；T是一個(gè)周期的時(shí)間長(zhǎng)度。類(lèi)型指令條數(shù)指令平均周期數(shù) CPI 周期時(shí)間 T CISC1215 33ns5ns RISC1.31.4 1.11.4 10ns2ns 程序所執(zhí)行的總的指令條數(shù)I由于RISC的指令都比較簡(jiǎn)單，CISC中的一條復(fù)雜指令所完成的功能在RISC中可能要用幾條指令才能實(shí)現(xiàn)。對(duì)于同一個(gè)源程序，分別編譯后生成的動(dòng)態(tài)目標(biāo)代碼，顯然RISC的要比CISC的多。由于CISC中復(fù)雜指令使用的頻度很低，程序中使用的絕大多數(shù)指令都是與RISC一樣的簡(jiǎn)單指令，因此，實(shí)際上的統(tǒng)計(jì)結(jié)果表明，RISC的I長(zhǎng)度只比

15、CISC的長(zhǎng)30至40。指令平均執(zhí)行周期數(shù)CPI由于CISC一般是用微程序?qū)崿F(xiàn)的，一條指令往往要用好幾個(gè)周期才能完成，一些復(fù)雜指令所要的周期數(shù)就更多。據(jù)統(tǒng)計(jì)，大多數(shù)CISC處理機(jī)，指令平均執(zhí)行周期數(shù)CPI在4到6。RISC的大所數(shù)指令都是單周期執(zhí)行的，它們的CPI應(yīng)該是1。由于RISC中還有LOAD和STORE指令，也還有少數(shù)復(fù)雜指令，所以，CPI要略大于1。SUN公司的SPARC處理機(jī)的CPI為1.3到1.4，SGI公司的MIPS處理機(jī)的CPI為1.1到1.2。一個(gè)周期的時(shí)間長(zhǎng)度TRISC一般采用硬布線(xiàn)邏輯實(shí)現(xiàn)，指令要實(shí)現(xiàn)的功能都比較簡(jiǎn)單，所以，RISC的T通常要比CISC的T小。目前使用中

16、RISC處理機(jī)的工作主頻一般要比CISC處理機(jī)高。 RISC的速度要比CISC快3倍左右。其中的關(guān)鍵在于RISC的指令平均執(zhí)行周期數(shù)CPI減小了，這正是RISC設(shè)計(jì)思想的精華減小CPI是多個(gè)方面共同努力的結(jié)果在硬件方面，采用硬布線(xiàn)控制邏輯，減少指令和尋址方式的種類(lèi)，使用固定的指令格式，采用LOAD/STORE結(jié)構(gòu)指令執(zhí)行過(guò)程中設(shè)置多級(jí)流水線(xiàn)等軟件方面強(qiáng)調(diào)優(yōu)化編譯技術(shù)的作用流水線(xiàn)不同功能部件指令并行執(zhí)行DecodeFetchExecute從存儲(chǔ)器中讀取指令解碼指令中用到的寄存器寄存器讀（從寄存器Bank）移位及ALU操作寄存器寫(xiě)（到寄存器Bank ）三級(jí)最佳流水該例中用8個(gè)時(shí)間片執(zhí)行了6條指令所

17、有的操作都在寄存器中（單周期執(zhí)行） 操作 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetch利用并行性是始終貫穿計(jì)算機(jī)體系結(jié)構(gòu)的思想網(wǎng)絡(luò)級(jí)并行多處理器Multi processor多核Multicore指令級(jí)并行（ILP）網(wǎng)絡(luò)并行，cluster,distribute,grid每個(gè)節(jié)點(diǎn)是獨(dú)立機(jī)器多個(gè)CPU，進(jìn)程并行每

18、個(gè)處理器獨(dú)立memory多個(gè)CPU核每個(gè)核心有獨(dú)立部件多條指令并行只有特定運(yùn)算部件是獨(dú)有的超標(biāo)量（Super Scalar) 超級(jí)流水線(xiàn)（Super Pipeline) 超長(zhǎng)指令字（VLIW） 向量機(jī)（Vector Machine） SIMD技術(shù) 超標(biāo)量（Super Scalar)將一條指令分成若干個(gè)周期處理以達(dá)到多條指令重疊處理,從而提高cpu部件利用率的技術(shù)叫做標(biāo)量流水技術(shù).超級(jí)標(biāo)量是指cpu內(nèi)一般能有多條流水線(xiàn),這些流水線(xiàn)能夠并行處理在單流水線(xiàn)結(jié)構(gòu)中,指令雖然能夠重疊執(zhí)行,但仍然是順序的,每個(gè)周期只能發(fā)射(issue)或退休(retire)一條指令.超級(jí)標(biāo)量結(jié)構(gòu)的cpu支持指令級(jí)并行,每

19、個(gè)周期可以發(fā)射多條指令(2-4條居多).這樣,可以使得cpu的IPC(Instruction Per Clock) 1, 從而提高cpu處理速度.超級(jí)標(biāo)量機(jī)能同時(shí)對(duì)若干條指令進(jìn)行譯碼，將可以并行執(zhí)行的指令送往不同的執(zhí)行部件,在程序運(yùn)行期間，由硬件(通常是狀態(tài)記錄部件和調(diào)度部件)來(lái)完成指令調(diào)度.超級(jí)標(biāo)量機(jī)主要是借助硬件資源重復(fù)(例如有兩套譯碼器和ALU等)來(lái)實(shí)現(xiàn)空間的并行操作.pentium系列(可能是p-II開(kāi)始),還有SUN SPARC系列的較高級(jí)型號(hào),以及MIPS若干型號(hào)等都采用了超級(jí)標(biāo)量技術(shù).超級(jí)流水線(xiàn)（Super Pipeline) 超級(jí)流水線(xiàn)又叫做深度流水線(xiàn)，它是提高cpu速度通常采

20、取的一種技術(shù)。CPU處理指令是通過(guò)Clock來(lái)驅(qū)動(dòng)的，每個(gè)clock完成一級(jí)流水線(xiàn)操作。每個(gè)周期所做的操作越少，那么需要的時(shí)間久越短，時(shí)間越短，頻率就可以提得越高。所以超級(jí)流水線(xiàn)就是將cpu處理指令是得操作進(jìn)一步細(xì)分，增加流水線(xiàn)級(jí)數(shù)來(lái)提高頻率。頻率高了，當(dāng)流水線(xiàn)開(kāi)足馬力運(yùn)行時(shí)平均每個(gè)周期完成一條指令（單發(fā)射情況下），這樣cpu處理得速度久提高了。當(dāng)然，這是理想情況下，一般是流水線(xiàn)級(jí)數(shù)越多，重疊執(zhí)行的執(zhí)行就越多，那么發(fā)生競(jìng)爭(zhēng)沖突得可能性就越大，對(duì)流水線(xiàn)性能有一定影響?，F(xiàn)在很多cpu都是將超標(biāo)量和超級(jí)流水線(xiàn)技術(shù)一起使用，例如pentium IV，流水線(xiàn)達(dá)到20級(jí)，頻率最快已經(jīng)超過(guò)3GHZ超長(zhǎng)指令字

21、（VLIW）超長(zhǎng)指令字是由美國(guó)Yale大學(xué)教授Fisher提出的。它有點(diǎn)類(lèi)似于超級(jí)標(biāo)量，是一條指令來(lái)實(shí)現(xiàn)多個(gè)操作的并行執(zhí)行，之所以放到一條指令是為了減少內(nèi)存訪(fǎng)問(wèn)。通常一條指令多達(dá)上百位，有若干操作數(shù)，每條指令可以做不同的幾種運(yùn)算。那些指令可以并行執(zhí)行是由編譯器來(lái)選擇的。通常VLIW機(jī)只有一個(gè)控制器，每個(gè)周期啟動(dòng)一條長(zhǎng)指令，長(zhǎng)指令被分為幾個(gè)字段，每個(gè)字段控制相應(yīng)的部件。由于編譯器需要考慮數(shù)據(jù)相關(guān)性，避免沖突，并且盡可能利用并行，完成指令調(diào)度，所以硬件結(jié)構(gòu)較簡(jiǎn)單。融合了CISC和RISC的優(yōu)點(diǎn)向量機(jī)（Vector Machine）平時(shí)接觸的計(jì)算機(jī)都是標(biāo)量機(jī)，向量機(jī)都是大型計(jì)算機(jī)，一般用于軍事工業(yè)，

22、氣象預(yù)報(bào)，以及其他大型科學(xué)計(jì)算領(lǐng)域普通的計(jì)算機(jī)所做的計(jì)算，例如加減乘除，只能對(duì)一組數(shù)據(jù)進(jìn)行操作，被稱(chēng)為標(biāo)量運(yùn)算。向量運(yùn)算一般是若干同類(lèi)型標(biāo)量運(yùn)算的循環(huán)。向量運(yùn)算通常是對(duì)多組數(shù)據(jù)成批進(jìn)行同樣運(yùn)算，所得結(jié)果也是一組數(shù)據(jù)。 很多做科學(xué)計(jì)算的大（巨）型機(jī)都是向量機(jī)，例如國(guó)產(chǎn)銀河。SIMD技術(shù)單指令多數(shù)據(jù)（Single Instruction Multiple Data） 簡(jiǎn)稱(chēng)SIMD。SIMD結(jié)構(gòu)的CPU有多個(gè)執(zhí)行部件，但都在同一個(gè)指令部件的控制下。以加法指令為例，單指令單數(shù)據(jù)（SISD）的CPU對(duì)加法指令譯碼后，執(zhí)行部件先訪(fǎng)問(wèn)內(nèi)存，取得第一個(gè)操作數(shù)；之后再一次訪(fǎng)問(wèn)內(nèi)存，取得第二個(gè)操作數(shù)；隨后才能進(jìn)行

23、求和運(yùn)算。在SIMD型CPU中，指令譯碼后幾個(gè)執(zhí)行部件同時(shí)訪(fǎng)問(wèn)內(nèi)存，一次性獲得所有操作數(shù)進(jìn)行運(yùn)算。這個(gè)特點(diǎn)使得SIMD特別適合于多媒體應(yīng)用等數(shù)據(jù)密集型運(yùn)算。AMD公司的3D NOW！技術(shù)其實(shí)質(zhì)就是SIMD。存儲(chǔ)結(jié)構(gòu)馮.諾依曼結(jié)構(gòu)（普林斯頓結(jié)構(gòu)）哈佛結(jié)構(gòu)馮諾依曼體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器存儲(chǔ)器程序指令0指令1指令2指令3指令4數(shù)據(jù)數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2哈佛體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出CPU程序存儲(chǔ)器指令0指令1指令2數(shù)據(jù)存儲(chǔ)器數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2地址指令地址數(shù)據(jù)比較地址數(shù)據(jù)主存儲(chǔ)器MOV r8,#8CPUPC指令程序存儲(chǔ)器CPUPC地址數(shù)據(jù)存儲(chǔ)器MOV r8,#8地

24、址數(shù)據(jù)馮諾依曼結(jié)構(gòu)哈佛結(jié)構(gòu)內(nèi)容安排嵌入式處理器體系結(jié)構(gòu) 典型嵌入式處理器 嵌入式處理器開(kāi)發(fā) 多核技術(shù) 什么是嵌入式處理器 嵌入式處理器的種類(lèi)嵌入式微處理器 (Embedded Microprocessor Unit, EMPU)嵌入式微控制器 (Microcontroller Unit, MCU)嵌入式DSP處理器 (Embedded Digital Signal Processor, EDSP)嵌入式片上系統(tǒng) (System On Chip,SOC)元件可編程邏輯門(mén)陣列 (System On Chip,FPGA)MPU嵌入式微處理器是由通用計(jì)算機(jī)中的CPU演變而來(lái)的。它的特征是具有32位以上

25、的處理器，具有較高的性能價(jià)格也相應(yīng)較高。只保留和嵌入式應(yīng)用緊密相關(guān)的功能硬件，去除其他的冗余功能部分，這樣就以最低的功耗和資源實(shí)現(xiàn)嵌入式應(yīng)用的特殊要求。和工業(yè)控制計(jì)算機(jī)相比，嵌入式微處理器具有體積小、重量輕、成本低、可靠性高的優(yōu)點(diǎn)。目前主要的嵌入式處理器類(lèi)型有Am186/88、386EX、SC-400、Power PC、68000、MIPS、ARM/ StrongARM系列等。MCU嵌入式微控制器的典型代表是單片機(jī)，從70年代末單片機(jī)出現(xiàn)到今天位的電子器件目前在嵌入式設(shè)備中仍然有著極其廣泛的應(yīng)用。單片機(jī)芯片內(nèi)部集成ROM/EPROM、RAM、總線(xiàn)、總線(xiàn)邏輯、定時(shí)/計(jì)數(shù)器、看門(mén)狗、I/O、串行口

26、、脈寬調(diào)制輸出、A/D、D/A、Flash RAM、EEPROM等各種必要功能和外設(shè)。和嵌入式微處理器相比，微控制器的最大特點(diǎn)是單片化，體積大大減小，從而使功耗和成本下降、可靠性提高。微控制器是目前嵌入式系統(tǒng)工業(yè)的主流。微控制器的片上外設(shè)資源一般比較豐富，適合于控制，因此稱(chēng)微控制器。比較有代表性的包括8051、MCS-251、MCS-96/196/296、P51XA、C166/167、68K系列以及 MCU 8XC930/931、C540、C541，并且有支持I2C、CAN-Bus、LCD及眾多專(zhuān)用MCU和兼容系列。目前MCU占嵌入式系統(tǒng)約70的市場(chǎng)份額。DSPDSP處理器是專(zhuān)門(mén)用于信號(hào)處理的

27、處理器系統(tǒng)結(jié)構(gòu)和指令算法方面進(jìn)行了特殊設(shè)計(jì)，具有很高的編譯效率和指令的執(zhí)行速度。在數(shù)字濾波、FFT、譜分析等各種儀器上DSP獲得了大規(guī)模的應(yīng)用。1982年世界上誕生了首枚DSP芯片。其運(yùn)算速度比MPU快了幾十倍，在語(yǔ)音合成和編碼解碼器中得到了廣泛應(yīng)用。至80年代中期，隨著CMOS(互補(bǔ)金屬氧化物半導(dǎo)體，是一種大規(guī)模應(yīng)用于集成電路芯片制造的原料 )技術(shù)的進(jìn)步與發(fā)展，第二代基于CMOS工藝的DSP芯片應(yīng)運(yùn)而生，其存儲(chǔ)容量和運(yùn)算速度都得到成倍提高，成為語(yǔ)音處理、圖像硬件處理技術(shù)的基礎(chǔ)。到80年代后期，DSP的運(yùn)算速度進(jìn)一步提高，應(yīng)用領(lǐng)域也從上述范圍擴(kuò)大到了通信和計(jì)算機(jī)方面。90年代后，DSP發(fā)展到了

28、第五代產(chǎn)品，集成度更高，使用范圍也更加廣闊。目前最為廣泛應(yīng)用的是TI的TMS320C2000/C5000系列，另外如Intel的MCS-296和Siemens的TriCore也有各自的應(yīng)用范圍。SOC20世紀(jì)90年代中期，因使用ASIC（Application-Specific Integrated Circuits ）實(shí)現(xiàn)芯片組受到啟發(fā)，萌生應(yīng)該將完整計(jì)算機(jī)所有不同的功能塊一次直接集成于一顆硅片上的想法。這種芯片，初始起名叫System on a Chip(SoC) 如何界定SoC，認(rèn)識(shí)并未統(tǒng)一。但可以歸納如下：SoC應(yīng)由可設(shè)計(jì)重用的IP核組成，IP核是具有復(fù)雜系統(tǒng)功能的能夠獨(dú)立出售的VLS

29、I塊；IP核應(yīng)采用深亞微米以上工藝技術(shù)；SoC中可以有多個(gè)MPU、DSP、MCU或其復(fù)合的IP核。FPGAField Programmable Gate Array ,元件可編程邏輯門(mén)陣列作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線(xiàn)（Interconnect）三個(gè)部分。Xilinx

30、和 Altera 是目前 FPGA 的領(lǐng)導(dǎo)廠(chǎng)商 ARM核MIPS核PowerPC核68K/COLDFIRE核內(nèi)容安排嵌入式處理器體系結(jié)構(gòu) 典型嵌入式處理器 嵌入式處理器開(kāi)發(fā) 多核技術(shù) 什么是嵌入式處理器 什么是多核處理器？?jī)蓚€(gè)或多個(gè)獨(dú)立運(yùn)行的內(nèi)核集成于同一個(gè)處理器上面雙核處理器 =一個(gè)處理器上包含2個(gè)內(nèi)核多核處理器 = 一個(gè)處理器上包含2個(gè)或多個(gè)內(nèi)核Core0Core1Front Side Bus為什么要采用多核技術(shù)？最終目標(biāo): 提升用戶(hù)的體驗(yàn)?zāi)柖?不斷發(fā)展和改進(jìn)處理器的性能最大限度地利用越來(lái)越多的晶體管實(shí)現(xiàn)最優(yōu)的價(jià)值縮減處理時(shí)間，提高計(jì)算能力開(kāi)發(fā)平臺(tái)的新特性和新功能多核技術(shù)的發(fā)展CacheExecutionStateStateBusCacheExecutionStateBusCacheExecutionStateBusCa