LTPS工藝流程與技術(shù)課件

1、LTPS工藝流程與技術(shù)AMOLEDZhao Ben Ganga-Si & LTPS, and processKey process of LTPS LTPS process flow目錄2LTPS :Low Temperature Poly-Silicona-Si & LTPS, and process34a-Si TFT& LTPS TFT567LTPS&OLED891011+ doping12Key process of LTPS13CVD技術(shù)1415去氫工藝去氫工藝: 高溫烘烤;快速熱退火;高溫腔體或低能量激光去氫FTIR檢測氫含量16緩沖層作用:1.防止玻璃中的金屬離子(鋁,鋇,鈉等)

2、在熱工藝中擴(kuò)散到LTPS的有源區(qū),通過緩沖層厚度或沉積條件可以改善多晶硅背面的質(zhì)量;2.有利于降低熱傳導(dǎo),減緩被激光加熱的硅冷卻速率,利于硅的結(jié)晶17SiO2, SiO2/SiNx18四乙氧基硅烷 19 high cost20TEOS oxide具有低針孔密度，低氫氧含量，良好的臺(tái)階覆蓋性。21SiNx: 1.具有高的擊穿電壓特性 2.具備自氫化修補(bǔ)功能 3.與多晶硅的界面存在過多的缺陷和陷阱，易產(chǎn)生載流子捕獲缺陷和 閾值電壓漂移，可通過SiO2/SiNx克服絕緣層選擇廣泛應(yīng)用于非晶硅柵絕緣層SiO2: 1.臺(tái)階覆蓋性 2.與多晶硅界面匹配, 應(yīng)力匹配22一般采用SiNx，SiO2,而SiO2

3、/SiNx結(jié)構(gòu)可以得到良好的電學(xué)特性，和氫化效果2324結(jié)晶技術(shù)25ELA (Excimer Laser Annel)Sony公司提出，現(xiàn)在大部分多晶硅TFT公司采用line beam工藝。Line Beam Scan mode現(xiàn)在技術(shù)：XeF 26晶化效果a-SiP-Si27Partially melting regimeNear-complete melting regimeMechanism of ELAComplete melting regime28MIC&MILC (Metal Induced Lateral Crystallization)29SPC（solid phase cr

4、ystallization）30SPCSPCELA晶粒：200-300nm31Comparison of different backplane32離子注入技術(shù)V族元素(P ,As, Sb)III族元素(B, Al, Ga)提供電子,形成N型半導(dǎo)體提供空穴,形成P型半導(dǎo)體半導(dǎo)體摻雜:PH3/H2,B2H6/H233離子注入機(jī)離子束呈細(xì)線狀或點(diǎn)狀,難以得到大的電流束,采取掃描方式注入,產(chǎn)能低;通過質(zhì)量分析裝置控制注入劑量,均勻度2%離子云注入機(jī)離子束線狀, 電流束較長, 產(chǎn)能較高,成本低;通過法拉第杯控制注入劑量,均勻度5%34LDD方塊電阻小于10K歐姆/方塊電阻40K-100K歐姆/35LD

5、D作用：抑制“熱載流子效應(yīng)” 以較低的注入量在源極/漏極端與溝道之間摻雜,形成一濃度緩沖區(qū),等效串聯(lián)了一個(gè)大電阻,水平方向電場減少并降低了電場加速引起的碰撞電離產(chǎn)生的熱載流子幾率 注入劑量過少則造成串聯(lián)電阻過高,使遷移率下降;注入劑量過多則會(huì)失去降低漏極端邊緣電場強(qiáng)度的功能.LDD3637Repair broken bonds damaged in ion doping Increase conductance of doping area38氫化處理的目的 多晶硅晶粒間存在粒界態(tài)，多晶硅與氧化層間存在界面態(tài)，影響晶體管電性。氫化處理以氫原子填補(bǔ)多晶硅原子的未結(jié)合鍵或未飽和鍵，粒界態(tài)，氧化層缺

6、陷，以及界面態(tài)，來減少不穩(wěn)態(tài)數(shù)目，提升電特性：遷移率，閾值電壓均勻性等。氫化處理方法 1.等離子體氫化法：利用含氫的等離子體直接對(duì)多晶體和氧化層做 處理 2.固態(tài)擴(kuò)散法：SiNx薄膜作為氫化來源，特定溫度烘烤使氫原子擴(kuò)散進(jìn)入多晶體和氧化層 氫化工藝394041LTPS的主要設(shè)備TEOS CVD激光晶化設(shè)備離子注入機(jī)快速熱退火設(shè)備ICP-干刻設(shè)備HF清洗機(jī)PVD光刻機(jī)濕刻設(shè)備干刻設(shè)備CVD共用產(chǎn)線設(shè)備LTPS設(shè)備42OLED 蒸鍍封裝離子注入機(jī)AOI快速熱退火設(shè)備激光晶化設(shè)備磨邊清洗機(jī)4344FFS( Fringe-Field Switching )&IPS(In-Plane Switching

7、) 45LTPS-TNLTPS-OLEDLTPS-IPS2022/7/2346GateActiveSDPassivationITO PixelPoly（多晶硅刻蝕）CHD（溝道摻雜）M1 （gate層）ND（n+摻雜）PD（ p+摻雜）M2 （SD層）PV （passivation）Via 1（過孔1）RE（反射電極）PDL（像素定義層）Spacera-Si 工藝Via 2 （平坦化層）Poly（多晶硅刻蝕）CHD（溝道摻雜）M1 （gate層）ND（n+摻雜）PD（ p+摻雜）M2 （SD層）PV 2（passivation）Via 1（過孔1）ITO1Via 2 （平坦化層）ITO2LTP

8、S-IPSLTPS-OLED47玻璃基板Glass玻璃投入清洗 LTPS process flow預(yù)處理48RTA System Overview Model：YHR-100HTCST Port（3個(gè)）CST Robot（1個(gè)）Chamber （2個(gè)）Cooling stage（4層）49沉積緩沖層有源層GlassPECVD緩沖層+有源層有源層緩沖層去氫防止氫爆工藝材料工藝條件Remark緩沖層PECVD SiNx/SiO2有源層PECVD a-Si去氫PECVD heat chamber清洗50多晶硅晶化Glass晶化多晶硅測量XRD,RAMAN,SEM,AFM,MIC,UV SLOPESp

9、in clean工藝材料工藝條件RemarkSpin clean O3water、BHF、CO2water、H2waterELAXeF(351nm)51P-Si刻蝕(mask1)Glass 光刻Driver areaPixel areaP-channelN-channel干刻P-Si去膠工藝材料工藝條件RemarkP-Si刻蝕p-Si450- 50052P-Si刻蝕(mask1)Taper 4953PR溝道摻雜(mask2)B+P-channelN-channelChannel doping光刻補(bǔ)償vth工藝材料工藝條件Channel doping1.B+摻雜 n溝道2.根據(jù)Vth結(jié)果，調(diào)整摻

10、雜類型與區(qū)域Glass Driver areaPixel areaP-channelN-channel去膠54溝道摻雜55PRN+ 摻雜(mask3)Glass P-channelN-channelPHX+工藝材料工藝條件remarkN+ dopingPHx+Ion implantingDose：11014 -51014(ion/ cm2)薄層電阻：103-104/PHOTO PR peelingN+ doping第3次光刻灰化去膠Driver areaPixel area56N+ 摻雜(mask3)57GATE InsulatorPECVD GIDriver areaPixel areaP-

11、channelN-channel工藝材料工藝條件Spin cleanO3water、BHFGATEInsulatorPECVD SiO2(或SiO2/SiNx雙層結(jié)構(gòu)）Spin 清洗Glass 58PRPRPRPRGate層（mask4）Glass Gate 成膜Driver areaPixel areaP-channelN-channel工藝材料工藝條件Spin cleanO3water、BHFGATEMoNbSpin 清洗光刻PR59Gate 刻蝕(干刻)Driver areaPixel area工藝材料工藝條件Remark GATEMoNbGlass P-channelN-channel

12、ECCP干刻去膠60Gate 刻蝕(干刻)Taper 53GI loss350ATaper 46GI loss0A61LDD摻雜 Gate掩膜PHX+LDD DopingLDD DopingP-channelN-channel工藝材料工藝條件廠商LDDPHx+Ion implantingDose：11013 -51013(ion/ cm2)薄層電阻：104-105/LDDGlass Driver areaPixel area62PR PRGlass B+ DopingP-channelN-channelP+ 摻雜(mask5)工藝材料工藝條件remarkP+ dopingB+Ion impla

13、ntingDose：1014 -1015(ion/ cm2)薄層電阻： 103 -104/共4次摻雜：Channel doping、LDD、N+ doping、P+ dopingP+ doping第5次光刻灰化去膠Driver areaPixel area63P+ 摻雜64ILD成膜與活化（氫化）Glass Driver areaPixel areaP-channelN-channelBHF清洗ILD成膜活化(氫化）工藝材料工藝條件廠商ILD成膜 SiNx/SiO23000/3000，SiNx/(SiH4,NH3,N2)SiO2(SiH4,N2O)活化 (氫化）活化：600 1-3分鐘氫化：3

14、80 -420，30分鐘65Via1(mask6)Glass Driver areaPixel areaP-channelN-channel光刻ICP刻蝕去膠工藝材料工藝條件廠商通孔刻蝕 SiO2/SiNx/SiO21000/3000/3000（ P-Si過孔深7000， gate 過孔深6000)66通孔刻蝕67通孔刻蝕68SD層(mask7)Glass Driver areaPixel areaP-channelN-channelBHF清洗SD成膜光刻ECCP干刻工藝材料工藝條件Remark SD成膜 Ti-純Al-Ti PVD100/200 300/4000/700 臺(tái)階覆蓋性，腐蝕問題

15、，接觸電阻,hillock;SD干刻Metal anneal 350 40min去膠Metal anneal69PowerAr 成膜溫度SD成膜70SD 干刻71Passivation層(mask8)Glass Driver areaPixel areaP-channelN-channel清洗SiNx成膜光刻ICP or RIE工藝材料工藝條件Remark 平坦化層 SiNx(mask9) CVD200 3000RIE均可實(shí)現(xiàn)SiNx與Ti選擇比去膠72Passivation層73平坦化層(mask9)工藝材料工藝條件Remark 平坦化層 有機(jī)膜(mask10)Anneal后2.0um JS

16、R PC405G清洗涂布有機(jī)膜光刻Glass Driver areaPixel areaP-channelN-channel74平坦化層LTPS（TN）LTPS-OLEDLTPS-IPS75像素電極清洗工藝材料工藝條件Remark 反射電極 ITOGlass Driver areaPixel areaP-channelN-channelITO鍍膜76電極刻蝕(mask10)光刻去膠工藝材料工藝條件Remark 反射電極刻蝕 ITOITO:草酸ITO 殘留CD loss退火濕刻Glass Driver areaPixel areaP-channelN-channelLTPS-TN array 完

17、成77反射電極清洗Ag鍍膜工藝材料工藝條件Remark 反射電極 ( ITOAg ITO) Ag: PVD400: 1000 ITO PVD400: 150 ITO:粗糙度與功函數(shù),均勻性 ITO/Ag/ITO一次刻蝕Glass Driver areaPixel areaP-channelN-channelITO鍍膜ITO鍍膜78電極刻蝕(mask10)光刻去膠工藝材料工藝條件Remark 反射電極刻蝕 ( ITOAg ITO)ITO:草酸Ag:鋁酸ITO 殘留CD loss退火濕刻Glass Driver areaPixel areaP-channelN-channel79電極刻蝕(mask10)80PDL/Spacer層(mask11/12)for OLED工藝材料工藝條件Remark PDL層spacer PIPDL層1.0-1.5umSpacer：1.5um PI材料，用兩張mask實(shí)現(xiàn)，后續(xù)考慮用half tone maskGlass Driver areaPixel areaP-channelN-channel81PDL/Spacer層(mask11/12)LTPS-OLED array 完成82ITO1電極清洗Glass Driver areaPixel areaP-channelN-channelITO1層83PV2電極清洗Glass Driver area