電流鏡的仿真與分析

1、差分放大器中偏置電流源的設(shè)計(jì)與仿真08微三張萬里 2008700519、八前言隨著模擬集成電路的發(fā)展，我們對(duì)電路要求的性能越來越高。 而在模擬集成電 路中，運(yùn)算放大器則起到了關(guān)鍵的作用。在模擬電路中好的性能很大程度上依賴 它的偏置電路，而偏置電路主要使用的是恒定電流源。 在包含多級(jí)放大器的集成 電路芯片上，一個(gè)恒定的直流電源(稱為參考電流源)在一個(gè)地方生成后可被復(fù)制 到其他許多地方，通過一種叫電流導(dǎo)向的過程為各級(jí)放大器提供偏置。這個(gè)方法有一個(gè)優(yōu)點(diǎn)，設(shè)計(jì)者只需要把精力集中在得到可預(yù)知和穩(wěn)定的參考電流上，這通常是利用芯片外的一個(gè)精確的電阻完成的， 而不必把這個(gè)工作在每一級(jí)放大器上 重復(fù)進(jìn)行。另外，

2、在電源電壓或溫度有所改變的情況下， 各級(jí)放大器的偏置電流 始終保持一致。本文基于此，對(duì)偏置電流源的電路進(jìn)行初步的設(shè)計(jì)與仿真。1 MOSFET基本電流源圖1畫出了一個(gè)簡(jiǎn)單的MOSFET恒流源電路。這個(gè)電路的核心是晶體管 M1， 它的漏極和柵極短接，從而保證它工作在飽和區(qū)：這里忽略了溝道長(zhǎng)度調(diào)制效應(yīng)。M1的漏極電流由Vdd通過電阻R提供。電阻R在大多數(shù)情況下位于集成電路芯片之外。因?yàn)闁艠O電流為0，所以V DD V GSR這里通過R的電流被認(rèn)為是電流源的參考電流，記做1 REF。式(1)和式(2)可以用來確定R的值圖1偏置電流源電路的簡(jiǎn)單模型現(xiàn)在來看晶體管M2。它的vgs與M1相等，因此如果假設(shè)它工

3、作在飽和區(qū), 那么其漏極電流(既電流源的輸出電流Io為I。=1 D2 二訃 n WW VGs Vtn這里也忽略了溝道長(zhǎng)度調(diào)制效應(yīng)。利用式(1)和式(3)。我們可以得到輸出電流1。與 參考電流Iref的關(guān)系如下:WI。. L 2Ire礦這是一個(gè)簡(jiǎn)單而重要的關(guān)系：M1和M2的特殊連接使得輸出電流Io參考電流I REF的關(guān)系可以用兩個(gè)管子的寬長(zhǎng)比來表示。換句話說，IO和丨REF的關(guān)系完全由晶體管的幾何尺寸決定。為了保證 M0工作在飽和區(qū)，M0漏端連接的電路必 須使得漏極電壓V。滿足一下關(guān)系：2幾種偏置電流源電路在放大電路中的應(yīng)用與比較2.1基準(zhǔn)電流源測(cè)試電路我們?cè)O(shè)計(jì)一個(gè)測(cè)試電路(如圖2所示)為了測(cè)試

4、各種偏置電流源的特性，以此來選擇性能最好符合我們需要的電路。在整個(gè)測(cè)試電路中我們都是用相同的晶體管 尺寸。電路包含了一個(gè)基本的差分對(duì)(W=1900nm,L=350nm), 個(gè)基本的二晶體管有效負(fù)載(W=800nm,L=350nm)和一個(gè)共源放大器(W=800nm,L=350nm)。我們?cè)?整個(gè)測(cè)試過程都采用V DD =1.8V的電壓供給圖2基本的測(cè)試電路晶體管的長(zhǎng)度被設(shè)計(jì)了，由此差分對(duì)的供給電壓在6uA和7uA之間。然后我們分析了電路的輸出阻抗，與此同時(shí)，所有的晶體管一旦達(dá)到我們所要求的電流 時(shí)我們?cè)倏聪陆Y(jié)果我們就知道那個(gè)偏置電流源是我們要的最好的。2.2基本偏置電流源的設(shè)計(jì)與仿真如圖3所示，

5、我們采用的是一個(gè)基本的電流源電路，晶體管尺寸為 (W=1900nm,L=350nm)，輸出電路上的晶體管為(W=500nm,L=350nm)。圖3基本的偏置電路源電路我們?cè)陔娐返闹绷鞣治龅臅r(shí)候， 選取V2=T，從0V到1V變化，看輸出的電流。仿真電路圖如圖4,圖5所示。我們可以看到輸出電流為 35uA左右，與我們要圖4輸出OUT端電流圖Q39|-5 .OSLJA圖5電路從OUT端看的輸出電阻圖該電路最主要的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單而且容易實(shí)現(xiàn)電流控制的效果。但是該電 路輸出電流太大，而且穩(wěn)定性不是很好。2.3折疊狀偏置電流源的設(shè)計(jì)與仿真我們采用四個(gè)晶體管的折疊，各晶體管的尺寸如圖6所示。圖9減少型折

6、疊狀電流源電路圖6折疊狀的偏置電流源電路該結(jié)構(gòu)相比基本的電流源電路來說顯得有一點(diǎn)復(fù)雜。有仿真結(jié)果圖 7和圖8 所示，它也不利于用來提供大的電流，特別是在輸出端。它主要的優(yōu)勢(shì)在于它能 提供穩(wěn)定的電流而且所采用的晶體管尺寸也相對(duì)較小， 它的輸出電阻也比基本電 流源電路要大。但是這種電路的動(dòng)態(tài)范圍卻減少了。 因此我們?cè)诳紤]電路的時(shí)候 要綜合考慮。圖7 OUT端輸出電流圖圖8 OUT輸出阻抗圖2.4減小型的折疊式偏置電流電路該電路在前面的基礎(chǔ)上又增加了一組晶體管，各晶體管尺寸如圖9所示?！皽p小” 一詞說的是當(dāng)達(dá)到一個(gè)穩(wěn)定的電流時(shí)， 所需要的電壓通常減少了一半。 這種 電路相對(duì)基本電流源電路雖然說更復(fù)雜

7、了， 但是這確是我們?cè)O(shè)計(jì)放大器電路最理 想的電路。如圖10和圖11所示，它能提供穩(wěn)定的電流，并且提供大的電流所需 的供給電壓卻非常小。ordJ B 0 IBPFTRSFF p0.0.254971419.975S7kV圖10 OUT端的穩(wěn)定電流蘭墾圖11 OUT端的輸出阻抗2.4威爾遜電流源偏置電路如圖12所示，該電路結(jié)構(gòu)與基本的偏置電流源電路相比多了兩個(gè)晶體管，不過有幾個(gè)晶體管的尺寸明顯加大了。 對(duì)于現(xiàn)在要求的小面積的芯片來說，這個(gè)偏置電路可能會(huì)失去一些優(yōu)勢(shì)。從圖13和圖14仿真結(jié)果可以看出，這個(gè)偏置電路 照常為輸出端口輸出0.6-1.1uA的電流，輸出阻抗也和基本偏置電路相當(dāng)。圖12威爾遜電

8、流源偏置電路/M6/D圖13 OUT端輸出電流圖15改進(jìn)后的威爾遜電流源偏置電路圖15改進(jìn)后的威爾遜電流源偏置電路圖14 OUT端輸出阻抗2.5改進(jìn)的威爾遜電流偏置電路15通過增加一個(gè)晶體管，電路的性能得到了很好的改善。具體晶體管尺寸如圖 所示，我們可以看到，輸出的電流加大了，輸出阻抗也和以上的電路相當(dāng)。但是 這種電路明顯又增加了一個(gè)晶體管，所以我們選擇的時(shí)候要綜合考慮。圖16威爾遜電流源偏置電路 OUT端電流3?309| 9.9892kVu圖17 OUT端輸出阻抗圖3總結(jié)通過對(duì)上述的電路仿真分析，我們可以列出一個(gè)表 1來比較各電路的有關(guān)性 能。表中的N表示被鏡像電流鏡像的次數(shù)。表1各電路性能的比較與分析電流鏡電 路排序（由 好到差）所用晶體 管個(gè)數(shù)（包 括基準(zhǔn)電 流源晶體管）電流的保 持性能輸出阻抗輸入阻抗電路的復(fù)雜度達(dá)到所要 求的 7uA 電流所需 的晶體管 尺寸減少型折 疊電路6+2N非常好很高低難小基本折疊電路3+2N很好很高低難很小基本的威爾遜電路2+2N好高低適中很大改進(jìn)的威爾遜電路3+2N好高低適中很大基本的偏 置電路2+N差低低簡(jiǎn)單小由表我們可以得出減少型折疊型偏置電路的各項(xiàng)性能為最優(yōu)，它能提供非常好的電流保持特性，和很高的輸出阻抗及很低的輸入阻抗。 在現(xiàn)代集成電路要求尺 寸越來越少的時(shí)候，我們選擇此電路為最妥。不過有時(shí)候可以根據(jù)需要，可以選 擇其他的電