FPGA結(jié)構(gòu)與工作原理

1、FPGA結(jié)構(gòu)與工作原理EDA 技術(shù)實(shí)用教程 FPGA結(jié)構(gòu)與工作原理1.1 查找表圖3-33 FPGA查找表單元內(nèi)部結(jié)構(gòu)圖3-32 FPGA查找表單元：一個(gè)N輸入查找表 (LUT，Look Up Table)可以實(shí)現(xiàn)N個(gè)輸入變量的任何邏輯功能，如 N輸入“與”、 N輸入“異或”等。輸入多于N個(gè)的函數(shù)、方程必須分開(kāi)用幾個(gè)查找表（ LUT）實(shí)現(xiàn)輸出查黑找盒表子輸入1輸入2輸入3輸入4什么是查找表?基于查找表的結(jié)構(gòu)模塊 0000010100000101輸入 A 輸入 B 輸入C 輸入D 查找表輸出16x1RAM查找表原理多路選擇器1.2 FLEX10K系列器件圖3-34 FLEX 10K內(nèi)部結(jié)構(gòu).IO

2、CIOCIOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC邏輯單元.IOCIOC.IOCIOCIOCIOC.快速通道互連邏輯陣列塊 (LAB)IOCIOC.連續(xù)布線和分段布線的比較連續(xù)布線 = 每次設(shè)計(jì)重復(fù)的可預(yù)測(cè)性和高性能連續(xù)布線 ( Altera 基于查找表（LUT）的 FPGA )LABLE.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCFLEX 10K系列FPGA結(jié)構(gòu)圖.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCEABEAB嵌入式陣列塊(1) 邏輯單元LE圖3-35 LE(LC)結(jié)構(gòu)圖數(shù)據(jù)1L

3、ab 控制 3LE 輸出進(jìn)位鏈級(jí)聯(lián)鏈查找表 (LUT)清零和預(yù)置邏輯時(shí)鐘選擇進(jìn)位輸入級(jí)聯(lián)輸入進(jìn)位輸出級(jí)聯(lián)輸出Lab 控制 1CLRNDQ數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4Lab 控制 2Lab 控制 4(1) 邏輯單元LE圖3-36 進(jìn)位鏈連通LAB中的所有LE快速加法器, 比較器和計(jì)數(shù)器DFF進(jìn)位輸入(來(lái)自上一個(gè)邏輯單元)S1LE1查找表LUT進(jìn)位鏈DFFS2LE2A1B1A2B2進(jìn)位輸出(到 LAB中的下一個(gè)邏輯單元)進(jìn)位鏈查找表LUT(1) 邏輯單元LE圖3-37 兩種不同的級(jí)聯(lián)方式“與”級(jí)聯(lián)鏈“或”級(jí)聯(lián)鏈LUTLUTIN 3.0IN 4.7LUTIN (4n-1).4(n-1)LUTLUTIN 3.0

4、IN 4.7LUTIN (4n-1).4(n-1)LE1LE2LEnLE1LE2LEn0.6 ns2.4 ns16位地址譯碼速度可達(dá) 2.4 + 0.6x3=4.2 ns(2) 邏輯陣列LAB是由一系列的相鄰LE構(gòu)成的圖3-38-FLEX10K LAB的結(jié)構(gòu)圖(3) 快速通道(FastTrack)(4) I/O單元與專用輸入端口圖3-39 IO單元結(jié)構(gòu)圖EAB的大小靈活可變通過(guò)組合EAB 可以構(gòu)成更大的模塊不需要額外的邏輯單元，不引入延遲， EAB 可配置為深度達(dá)2048的存儲(chǔ)器EAB 的字長(zhǎng)是可配置的256x8512x41024x22048x1256x8256x8512x4512x4256x

5、16512x8(5) 嵌入式陣列塊EAB是在輸入、輸出口上帶有寄存器的RAM塊，是由一系列的嵌入式RAM單元構(gòu)成。圖3-40 用EAB構(gòu)成不同結(jié)構(gòu)的RAM和ROM 輸出時(shí)鐘DRAM/ROM256x8512x41024x22048x1DDD寫(xiě)脈沖電路輸出寬度8,4,2,1 數(shù)據(jù)寬度8,4,2,1地址寬度 8,9,10,11 寫(xiě)使能輸入時(shí)鐘EAB 可以用來(lái)實(shí)現(xiàn)乘法器 VS非流水線結(jié)構(gòu),使用35個(gè) LE,速度為 34 MHz 流水線結(jié)構(gòu)速度為100 MHz, EAB8890 MHz用EAB實(shí)現(xiàn)的流水線乘法器操作速度可達(dá) 90 MHz!實(shí)例: 4x4 乘法器+(6 LE)+(6 LE)+(7 LE)8

6、LELELELELELELELELELELELELELELELE存儲(chǔ)器容量(單位: Bit)典型可用門(mén)EPF10K10/AEPF10K20EPF10K30/AEPF10K40EPF10K5/VEPF10K70EPF10K100/AEPF10K130VEPF10K250AFLEX10K系列邏輯規(guī)模管芯尺寸比較AlteraEPF10K100A相對(duì)管芯尺寸： 1.00.35 工藝4,992個(gè)邏輯單元(LE)12 個(gè)EABXilinxXC4062XL相對(duì)管芯尺寸： 1.910.35 工藝相當(dāng)于4,608個(gè)邏輯單元(LE)*沒(méi)有EABAlteraEPF10K100E相對(duì)管芯尺寸： 0.60.25 工藝4

7、,992個(gè)邏輯單元(LE)12 個(gè)EAB* 1個(gè) CLB 相當(dāng)于 2 兩個(gè)LE工藝改進(jìn)促使供電電壓降低5.0 V3.3 V2.5 V1.8 V崩潰電壓供電電壓FPGA/CPLD多電壓兼容系統(tǒng)內(nèi)核電壓 3.3V、2.5V或 1.8V 接受 2.5V、3.3V 或者 5.0V 輸入輸出電位標(biāo)準(zhǔn) Vccio資料來(lái)源：美國(guó)Altera公司5.0 V3.3 V2.5 V1.8 V初始設(shè)計(jì)百分比FPGA/CPLD不同芯核電壓器件流行趨勢(shì) 4、FPGA/CPLD生產(chǎn)商 ALTERAFPGA： FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E AC

8、EX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列FPGA： XC3000系列， XC4000系列， XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30CPLD： XC9500系列：XC95108、XC95256XILINXLATTICEVANTIS（AMD）ispLSI系列：1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列： 其他PLD公司：ACTEL公司： ACT1/2/3、40MXATMEL公司：ATF1500AS系列、40MXCYPRESS公司QUIKLOGIC公司 CPLD SO MUCH IC！FPGA CPLD4、FPGA/CPLD生產(chǎn)商 ALTERA FPGA： FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30