數(shù)字電子電路第4章1資料

1、11、半加器能對(duì)兩個(gè)1位二進(jìn)制數(shù)相加求和(qi h)及進(jìn)位的邏輯電路稱為半加器。加數(shù)(ji sh)本位的和向高位的進(jìn)位01100001共三十六頁(yè)22、全加器對(duì)兩個(gè)1位二進(jìn)制數(shù)相加并考慮低位進(jìn)位，求和及進(jìn)位的邏輯電路(lu j din l)稱為全加器。0110100100010111共三十六頁(yè)3全加器的邏輯(lu j)符號(hào)共三十六頁(yè)4 用與非門和異或門實(shí)現(xiàn)(shxin)全加器全加器的實(shí)現(xiàn)(shxin)可以有多種形式.共三十六頁(yè)5 用與門和或門實(shí)現(xiàn)(shxin)全加器共三十六頁(yè)6 用與或非門及少量(sholing)非門實(shí)現(xiàn)的全加器共三十六頁(yè)7雙1位全加器邏輯(lu j)引腳圖14 13 12 11

2、 10 9 8 1 2 3 4 5 6 7 CT54LS183VCC 2Ai 2Bi 2Ci-1 2Ci 2Si1Ai 1Bi 1Ci-1 1Ci 1Si GND共三十六頁(yè)8實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路(dinl)稱為加法器。例：實(shí)現(xiàn)4位二進(jìn)制加法4.4.1 多位二進(jìn)制數(shù)加法器四位(s wi)二進(jìn)制數(shù)加法器4.4 集成全加器 B3 B2 B1 B0 A3 A2 A1 A0+ S3 S2 S1 S0C3共三十六頁(yè)9串行進(jìn)位(jnwi)加法器構(gòu)成：把n位全加器串聯(lián)起來(lái)，低位全加器的進(jìn)位輸出連接(linji)到相鄰的高位全加器的進(jìn)位輸入。特點(diǎn)：進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度不高。共三十六頁(yè)10

3、四位(s wi)集成全加器邏輯符號(hào)共三十六頁(yè)111、多位二進(jìn)制減法器2、原碼、反碼和補(bǔ)碼 原碼就是自然二進(jìn)制碼。 二進(jìn)制中正數(shù)的原碼、反碼和補(bǔ)碼都相同(xin tn)；二進(jìn)制中負(fù)數(shù)的反碼就是將原碼中的各位取反，補(bǔ)碼就是反碼加1。1、由加補(bǔ)碼完成減法(jinf)運(yùn)算 十分鐘page71（-x）的補(bǔ)碼除了可以用 模-x 得到，也可以通過(guò)原碼各位取反加1得到。4.4.1 4位二進(jìn)制數(shù)加法器應(yīng)用共三十六頁(yè)123、由四位(s wi)集成全加器構(gòu)成四位(s wi)減法器 被減數(shù)“1” 減數(shù)1111共三十六頁(yè)13 十進(jìn)制加法器可由BCD碼(二-十進(jìn)制碼)來(lái)設(shè)計(jì)(shj)，它可以在二進(jìn)制加法器的基礎(chǔ)上加上適當(dāng)

4、的“校正”邏輯來(lái)實(shí)現(xiàn)，該校正邏輯可將二進(jìn)制的“和”改變成所要求的十進(jìn)制格式。 2、 十進(jìn)制加法器4位二進(jìn)制全加器構(gòu)成(guchng)1位十進(jìn)制加法器 共三十六頁(yè)14A+B 9A=0011 ,B=0010 0 0 1 1 + 0 0 1 0 0 0 1 0 1二進(jìn)制加法 十進(jìn)制加法（BCD編碼）9A+B18A=0101 ,B=0110 0 1 0 1 + 0 1 1 0 0 1 0 1 1二進(jìn)制加法 十進(jìn)制加法（BCD編碼）A=1000 ,B=1001 1 0 0 0 + 1 0 0 1 1 0 0 0 1二進(jìn)制加法 十進(jìn)制加法（BCD編碼） 0 0 1 1 + 0 0 1 0 0 0 1 0

5、1 0 1 0 1 + 0 1 1 0 1 0 0 0 1 5 + 6 1 1 1 0 0 0 + 1 0 0 0 1 0 1 1 1 8 + 9 1 7共三十六頁(yè)自然四位(s wi)二進(jìn)制數(shù)加法結(jié)果十進(jìn)制加法(jif)運(yùn)算結(jié)果（BCD編碼）結(jié)果相同！=999加6修正！共三十六頁(yè)16采用二進(jìn)制加法器進(jìn)行十進(jìn)制加法運(yùn)算時(shí)，在二數(shù)相加的和數(shù)小于等于(dngy)9時(shí)，十進(jìn)制運(yùn)算的結(jié)果是正確的；而當(dāng)相加的和數(shù)大于9時(shí)，結(jié)果不正確，必須加6修正后才能得出正確的結(jié)果。這是因?yàn)?，BCD碼加法運(yùn)算逢十進(jìn)一，而4位二進(jìn)制加法運(yùn)算是逢十六才進(jìn)一。 問(wèn)題：1）2)和的運(yùn)算結(jié)果共三十六頁(yè)17自然四位二進(jìn)制數(shù)加法(ji

6、f)結(jié)果9BCD編碼加法運(yùn)算(yn sun)結(jié)果9加法器進(jìn)位條件共三十六頁(yè)18自然四位二進(jìn)制數(shù)加法(jif)結(jié)果9BCD編碼加法運(yùn)算(yn sun)結(jié)果9加6修正！當(dāng) 時(shí)，和的運(yùn)算結(jié)果 共三十六頁(yè)19一位8421碼加法器S3S1S3S2加法器進(jìn)位(jnwi)條件共三十六頁(yè) 把二進(jìn)制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為(chn wi)編碼。具有編碼功能的邏輯電路稱為編碼器。 n 位二進(jìn)制代碼有 2n 種組合，可以(ky)表示 2n 個(gè)信息。 要表示N個(gè)信息所需的二進(jìn)制代碼應(yīng)滿足 2n N4.5 編碼器與譯碼器共三十六頁(yè)4.5.1 二進(jìn)制編碼器將輸入(shr)信號(hào)編成二進(jìn)制代碼的電路

7、。2n個(gè)n位編碼器高低電平信號(hào)二進(jìn)制代碼共三十六頁(yè)(1) 分析要求，確定二進(jìn)制代碼的位數(shù)： 輸入(shr)有8個(gè)信號(hào)，即 N=8，根據(jù) 2n N 的關(guān)系，即 n=3，即輸出為三位二進(jìn)制代碼。例：設(shè)計(jì)一個(gè)編碼器，滿足以下要求：(1) 將 I0、I1、I7 8個(gè)信號(hào)編成二進(jìn)制代碼。(2) 編碼器每次只能對(duì)一個(gè)信號(hào)進(jìn)行編碼，不 允許兩個(gè)或兩個(gè)以上的信號(hào)同時(shí)有效(yuxio)。(3) 設(shè)輸入信號(hào)高電平有效。1、3位二進(jìn)制編碼器共三十六頁(yè) (2) 列真值表：撥碼盤I7I6I5I4I3I2I1I0ABC0000000100000000010001000001000100000100001100010000

8、100001000001010100000011010000000111輸入8個(gè)互斥的信號(hào)(xnho)輸出3位二進(jìn)制代碼共三十六頁(yè)240 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4I5I6I7輸入輸 出Y2 Y1 Y0共三十六頁(yè) (3) 寫出邏輯(lu j)式并轉(zhuǎn)換成“與非”式Y(jié)2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I

9、5 I7.= I1 + I3+ I5 + I7共三十六頁(yè) (4) 畫出邏輯圖11110000000I7I6I5I4I3I1I21111111&Y2&Y1&Y0共三十六頁(yè) 當(dāng)有兩個(gè)或兩個(gè)以上的信號(hào)(xnho)同時(shí)輸入編碼電路，電路只能對(duì)其中一個(gè)優(yōu)先級(jí)別高的信號(hào)(xnho)進(jìn)行編碼。 即允許幾個(gè)信號(hào)同時(shí)有效，但電路只對(duì)其中優(yōu)先級(jí)別(jbi)高的信號(hào)進(jìn)行編碼，而對(duì)其它優(yōu)先級(jí)別(jbi)低的信號(hào)不予理睬。2、3位二進(jìn)制優(yōu)先編碼器共三十六頁(yè)28設(shè)I7的優(yōu)先(yuxin)級(jí)別最高，I6次之，依此類推，I0最低。真值表2、3位二進(jìn)制優(yōu)先(yuxin)編碼器共三十六頁(yè)29真值表共三十六頁(yè)30真值表共三十六頁(yè)3

10、1真值表共三十六頁(yè)328線-3線優(yōu)先(yuxin)編碼器共三十六頁(yè)333、集成(j chn)3位二進(jìn)制優(yōu)先編碼器集成(j chn)3位二進(jìn)制優(yōu)先編碼器CT54LS148共三十六頁(yè)34集成(j chn)3位二進(jìn)制優(yōu)先編碼器CT54LS148的真值表輸入：邏輯(lu j)0(低電平）有效輸出：邏輯0(低電平）有效使能輸入端EI為使能輸入端，低電平有效。Eo為使能輸出端，通常接至低位芯片的端。 EI和Eo配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先級(jí)別的控制。S為擴(kuò)展輸出端，是控制標(biāo)志。 S 0表示是編碼輸出； S 1表示不是編碼輸出。共三十六頁(yè)35編碼器應(yīng)用舉例：利用兩片優(yōu)先編碼器CT54LS148構(gòu)成(guchng)編碼鍵盤電路。共三十六頁(yè)內(nèi)容摘要1。對(duì)兩個(gè)1位二進(jìn)制數(shù)相加并考慮低位進(jìn)位，求和及進(jìn)位的邏輯電路稱為全加器。用與門和或門實(shí)現(xiàn)全加器。2、原碼、反碼和補(bǔ)碼。二進(jìn)制中負(fù)數(shù)的反碼就是將原碼中的各位取反，補(bǔ)碼就是反碼加1。（-x）的補(bǔ)碼除了可以用 模-x 得到(d do)，也可以通過(guò)原碼各位取反加1得到(d do)。4.4.1 4位二進(jìn)制數(shù)加