基于FPGA的CMOS攝像驅(qū)動(dòng)設(shè)計(jì)

1、.1.1目 錄 TOC o 1-3 h z u HYPERLINK l _Toc290322896第1章緒論 PAGEREF _Toc290322896 h 5HYPERLINK l _Toc2903228971.1FPGA國外現(xiàn)狀及開展趨勢 PAGEREF _Toc290322897 h 5HYPERLINK l _Toc2903228981.2 FPGA的原理以及與單片機(jī)相比的優(yōu)點(diǎn) PAGEREF _Toc290322898 h 6HYPERLINK l _Toc2903228991.3 FPGA作為RAM PAGEREF _Toc290322899 h 7HYPERLINK l _Toc

2、290322900第2章系統(tǒng)方案 PAGEREF _Toc290322900 h 8HYPERLINK l _Toc2903229012.1 FPGA開發(fā)環(huán)境 PAGEREF _Toc290322901 h 8HYPERLINK l _Toc2903229022.2 圖像采集 PAGEREF _Toc290322902 h 8HYPERLINK l _Toc2903229032.2.1 圖像傳感器 PAGEREF _Toc290322903 h 9HYPERLINK l _Toc2903229042.2.3 圖像采集系統(tǒng) PAGEREF _Toc290322904 h 9HYPERLINK l

3、 _Toc2903229052.3 數(shù)據(jù)接口設(shè)計(jì) PAGEREF _Toc290322905 h 10HYPERLINK l _Toc290322906第3章 系統(tǒng)硬件設(shè)計(jì) PAGEREF _Toc290322906 h 11HYPERLINK l _Toc2903229073.1 圖像傳感器 PAGEREF _Toc290322907 h 11HYPERLINK l _Toc2903229083.1.1 CCD與CMOS PAGEREF _Toc290322908 h 11HYPERLINK l _Toc2903229093.1.2 CCD/CMOS工作原理 PAGEREF _Toc2903

4、22909 h 14HYPERLINK l _Toc2903229103.1.3 CMOS集成電路特點(diǎn) PAGEREF _Toc290322910 h 16HYPERLINK l _Toc2903229113.1.4 通過SCCB 總線設(shè)置OV7670 的幀頻 PAGEREF _Toc290322911 h 17HYPERLINK l _Toc2903229123.1.5 圖像數(shù)據(jù)的采集 PAGEREF _Toc290322912 h 19HYPERLINK l _Toc2903229133.2 OV7670 PAGEREF _Toc290322913 h 20HYPERLINK l _Toc

5、2903229143.3 OV7670與FPGA的接口電路 PAGEREF _Toc290322914 h 21HYPERLINK l _Toc2903229153.4 SCCB總線 PAGEREF _Toc290322915 h 22HYPERLINK l _Toc2903229163.5 SRAM與FPGA的接口電路 PAGEREF _Toc290322916 h 23HYPERLINK l _Toc290322917第4章系統(tǒng)軟件設(shè)計(jì) PAGEREF _Toc290322917 h 25HYPERLINK l _Toc2903229184.1 現(xiàn)場可編程門陣列器件 PAGEREF _To

6、c290322918 h 25HYPERLINK l _Toc2903229194.2 CMOS存放器配置時(shí)序的VHDL描述 PAGEREF _Toc290322919 h 25HYPERLINK l _Toc2903229204.3 系統(tǒng)軟件 PAGEREF _Toc290322920 h 25HYPERLINK l _Toc2903229214.3.1 初始化 PAGEREF _Toc290322921 h 25HYPERLINK l _Toc2903229224.3.2 接收數(shù)據(jù) PAGEREF _Toc290322922 h 26.1第1章緒論視頻圖像采集是視頻信號(hào)處理系統(tǒng)的前端局部，

7、正在向高速、高分辨率、高集成化、高可靠性方向開展。圖像采集系統(tǒng)在當(dāng)今工業(yè)、軍事、醫(yī)學(xué)各個(gè)領(lǐng)域都有著極其廣泛的應(yīng)用，如使用在遠(yuǎn)程監(jiān)控、安防、遠(yuǎn)程抄表、可視、工業(yè)控制、圖像模式識(shí)別、醫(yī)療器械等各個(gè)領(lǐng)域都有著廣泛的應(yīng)用。本文介紹了一種基于FPGA的圖像采集系統(tǒng)，用戶可以根據(jù)需要對(duì)FPGA 部的邏輯模塊和I/O模塊重新配置,以實(shí)現(xiàn)系統(tǒng)的重構(gòu)；而且采用這種設(shè)計(jì)方案 ,便于及時(shí)地發(fā)現(xiàn)設(shè)計(jì)中的錯(cuò)誤,能夠有效地縮短研發(fā)時(shí)間，提高工作效率。FPGA國外現(xiàn)狀及開展趨勢經(jīng)過70年的不斷開展,FPGA已由當(dāng)初的1200門開展成為今天的百萬門級(jí)。通過不斷更新優(yōu)化產(chǎn)品架構(gòu)和生產(chǎn)工藝,實(shí)現(xiàn)了更多的邏輯單元、更高的性能、更低

8、的單位本錢和功耗。FPGA現(xiàn)場可編程邏輯器件產(chǎn)品的應(yīng)用領(lǐng)域已經(jīng)從原來的通信擴(kuò)展到消費(fèi)電子、汽車電子、工業(yè)控制、測試測量等廣泛的領(lǐng)域。而應(yīng)用的變化也使FPGA產(chǎn)品近幾年的演進(jìn)趨勢越來越明顯：一方面，F(xiàn)PGA供應(yīng)商致力于采用當(dāng)前最先進(jìn)的工藝來提升產(chǎn)品的性能，降低產(chǎn)品的本錢；另一方面，越來越多的通用IP知識(shí)產(chǎn)權(quán)或客戶定制IP被引入FPGA中，以滿足客戶產(chǎn)品快速上市的要求。此外，F(xiàn)PGA企業(yè)都在大力降低產(chǎn)品的功耗，滿足業(yè)界越來越苛刻的低功耗需求。第一時(shí)間采用新工藝提升性能降低本錢:半導(dǎo)體產(chǎn)品的集成度和本錢一直在按照摩爾定律演進(jìn)。在這方面，作為半導(dǎo)體產(chǎn)品的重要一支可編程邏輯器件也不例外。最先進(jìn)的半導(dǎo)體工

9、藝幾乎都會(huì)在第一時(shí)間被應(yīng)用在FPGA產(chǎn)品上。而每一次工藝升級(jí)帶來的優(yōu)勢，都會(huì)在產(chǎn)品的功耗、最高運(yùn)行頻率、容量以及本錢上得到表達(dá)。引入更多通用和定制IP向解決方案供應(yīng)商轉(zhuǎn)變:近5年來，F(xiàn)PGA的應(yīng)用已經(jīng)從過去通信根底設(shè)備這一非常窄的領(lǐng)域迅速擴(kuò)展到了今天非常廣泛的應(yīng)用領(lǐng)域。在許多新興和快速成長的市場上，F(xiàn)PGA作為核心器件而被廣泛采用。無線通信、工業(yè)、科學(xué)及測量、醫(yī)療設(shè)備、音視頻播送、汽車、計(jì)算、存儲(chǔ)應(yīng)用和快速開展的消費(fèi)品市場，都成為FPGA業(yè)務(wù)開展的重點(diǎn)領(lǐng)域。在這種情況下，F(xiàn)PGA企業(yè)也開場了相應(yīng)的轉(zhuǎn)型，以適應(yīng)新的開展需求。采用各種技術(shù)路線爭做低功耗之王:電池供電應(yīng)用的迅猛增長刺激了全球市場對(duì)低

10、功耗半導(dǎo)體的需求。今天，系統(tǒng)設(shè)計(jì)人員面對(duì)更加嚴(yán)格的系統(tǒng)總體功耗限制。與此同時(shí)，這類應(yīng)用所要求的功能、性能和復(fù)雜度也在增加，但卻不能以增加電池為代價(jià)。為此，原來在功耗指標(biāo)上并不占優(yōu)的FPGA產(chǎn)品開場采用各種新技術(shù)來降低和優(yōu)化功耗。1.2 FPGA的原理以及與單片機(jī)相比的優(yōu)點(diǎn)FPGA (Field Programmable Gate Arra : 現(xiàn)場可編程門陣列)是在PAL、GAL、PLD等可編程器件的根底上進(jìn)一步開展的產(chǎn)物，是專用集成電路ASIC中集成度最高的一種。FPGA采用了邏輯單元陣列LCALogic Cell Array這樣一個(gè)新概念，部包括可配置邏輯模塊CLBConfigurable

11、 Logic Block、輸出輸入模塊IOBInput Output Block和部連線Interconnect三個(gè)局部。用戶可對(duì)FPGA部的邏輯模塊和I/O模塊重新配置，以實(shí)現(xiàn)用戶的邏輯。它還具有靜態(tài)可 重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改。作為專用集成電路ASIC領(lǐng)域中的一種半定制電路，F(xiàn)PGA既解決了 定制電路的缺乏，又抑制了原有可編程器件門電路數(shù)有限的缺點(diǎn)?？梢院敛豢涞闹v，F(xiàn)PGA能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡單的74電 路，都可以用FPGA來實(shí)現(xiàn)。FPGA如同一白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述語

12、言自的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)。通過軟件仿 真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。在PCB完成以后，還可以利用FPGA的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。使用FPGA來開發(fā)數(shù)字電 路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。FPGA是由存放在片RAM中的程序來設(shè)置其工作狀態(tài)的，因此工作時(shí)需要對(duì)片的RAM 進(jìn)展編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工 作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用的FPGA編程器，只須用通用的

13、EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功 能。因此，F(xiàn)PGA的使用非常靈活?？梢哉f，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最正確選擇之一。與單片機(jī)相比，F(xiàn)PGA具有以下優(yōu)點(diǎn)：1),FPGA運(yùn)行速度快 ：FPGA部集成鎖項(xiàng)環(huán),可以把外部時(shí)鐘倍頻,核心頻率可以到幾百M(fèi),而單片機(jī)運(yùn)行速度低的多.在高速場合,單片機(jī)無法代替FPGA。2),FPGA管腳多,容易實(shí)現(xiàn)大規(guī)模系統(tǒng) ：單片機(jī)IO口有限,而FPGA動(dòng)輒數(shù)百IO,可以方便連接外設(shè).比方一個(gè)系統(tǒng)有多路AD,DA,單片機(jī)要進(jìn)展仔細(xì)的資源分配,

14、總線隔離,而FPGA由于豐富的IO資源,可以很容易用不同IO連接各外設(shè)。3),FPGA部程序并行運(yùn)行,有處理更復(fù)雜功能的能力：單片機(jī)程序是串行執(zhí)行的,執(zhí)行完一條才能執(zhí)行下一條,在處理突發(fā)事件時(shí)只能調(diào)用有限的中斷資源;而FPGA不同邏輯可以并行執(zhí)行,可以同時(shí)處理不同任務(wù),這就導(dǎo)致了FPGA工作更有效率。4),FPGA有大量軟核,可以方便進(jìn)展二次開發(fā)：FPGA甚至包含單片機(jī)和DSP軟核,并且IO數(shù)僅受FPGA自身IO限制,所以,FPGA又是單片機(jī)和DSP的超集,也就是說,單片機(jī)和DSP能實(shí)現(xiàn)的功能,FPGA一般都能實(shí)現(xiàn)。1.3 FPGA作為RAM查找表(Look-Up-Table) 簡稱為LUT，

15、LUT 本質(zhì)上就是一個(gè)RAM。目前FPGA 中多使用4 輸入的LUT，所以每一個(gè)LUT 可以看成一個(gè)有4 位地址線的RAM。 當(dāng)用戶通過原理圖或HDL 語言描述了一個(gè)邏輯電路以后，PLD/FPGA 開發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能結(jié)果，并把真值表( 即結(jié)果) 事先寫入RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)展邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)展查表，找出地址對(duì)應(yīng)的容，然后輸出即可。從表中可以看到，LUT 具有和邏輯電路一樣的功能。實(shí)際上，LUT 具有更快的執(zhí)行速度和更大的規(guī)模。由于基于LUT 的FPGA 具有很高的集成度，其器件密度從數(shù)萬門到數(shù)千萬門不等，可以完成極其復(fù)雜的時(shí)序與邏輯組合邏輯電路功能，所以

16、適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。第2章 系統(tǒng)方案2.1 FPGA開發(fā)環(huán)境數(shù)字電子領(lǐng)域中三種根本的器件類型為：存儲(chǔ)器件、微處理器和邏輯器件。其中邏輯器件可分為兩大類，即固定邏輯器件和可編程邏輯器件。固定邏輯器件中的電路是永久性的，用于完成一種或一組功能。在可編程邏輯器件中，可以在任何時(shí)候?qū)Υ祟惼骷M(jìn)展修改，以完成多種不同的功能。可編程邏輯器件的兩個(gè)主要類型是：現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)，與CPLD相比，F(xiàn)PGA可提供更高的邏輯密度、更豐富的特性和更高的性能?？删幊踢壿嬈骷c固定邏輯器件相比，其優(yōu)點(diǎn)主要包括以下幾個(gè)方面：(1)在設(shè)計(jì)過程中為客戶提供了

17、更大的靈活性，因?yàn)閷?duì)于可編程邏輯器件來說，設(shè)計(jì)反復(fù)只需要簡單地改變編程文件就可以了，而且設(shè)計(jì)改變的結(jié)果可立即在工作器件中看到；(2)不需要漫長的前置時(shí)間來制造原型或正式產(chǎn)品，因?yàn)榭删幊踢壿嬈骷呀?jīng)十分活潑于市場中，購置方便；(3)不需要客戶支付高昂的一次性工程費(fèi)用(NonRecurdng Enginneering,M迎)和購置昂貴的掩膜組，因?yàn)榭梢栽谕粋€(gè)芯片中重復(fù)編程，實(shí)現(xiàn)不同的功能，這樣便可延長產(chǎn)品的使用周期，從而分?jǐn)傎徶眯酒瑫r(shí)所花的本錢；(4)允許客戶在需要時(shí)僅定購所需要的數(shù)量，從而使客戶可控庫存；(5)可以進(jìn)展重新編程，有了可編程邏輯器件之后，對(duì)于設(shè)備新功能的增加和升級(jí)，只需要將新的編

18、程文件下載到可編程邏輯器件中，就可以在系統(tǒng)創(chuàng)立新的硬件邏輯；(6)有越來越多的知識(shí)產(chǎn)權(quán)(口)核心庫的支持。用戶可以利用這些預(yù)定義和預(yù)測試的軟件模塊在可編程邏輯器件迅速實(shí)現(xiàn)系統(tǒng)功能。可編程邏輯器件的價(jià)值在于其能夠大大縮短電子產(chǎn)品制造商的開發(fā)周期，節(jié)約開發(fā)本錢，隨著可編程邏輯器件集成度的提高，本錢的降低，更多口核的面市，可編程邏輯器件一定會(huì)在數(shù)字設(shè)計(jì)領(lǐng)域進(jìn)一步普及。2.2 圖像采集2.2.1 圖像傳感器S圖像傳感器是近幾年開展較快的新型圖像傳感器，由于采用了一樣S技術(shù)，因此可以將像素陣列與外圍支持電路集成在同一塊芯片上，是一個(gè)完整的圖像系統(tǒng)。圖像傳感器，體積小、工作電壓低，提供單片VGA攝像頭和影

19、像處理器的所有功能。通過SCCB 總線控制，可以輸出整幀、子采樣、取窗口等方式的各種分辨率8位影響數(shù)據(jù)。該產(chǎn)品VGA圖像最高到達(dá)30幀/秒。用戶可以完全控制圖像質(zhì)量、數(shù)據(jù)格式和傳輸方式。所有圖像處理功能過程包括伽瑪曲線、白平衡、飽和度、色度等都可以通過SCCB接口編程。OmmiVision 圖像傳感器應(yīng)用獨(dú)有的傳感器技術(shù)，通過減少或消除光學(xué)或電子缺陷如固定圖案噪聲、托尾、浮散等，提高圖像質(zhì)量，得到清晰的穩(wěn)定的彩色圖像。圖像采集卡是常用的圖像輸入設(shè)備，通常占用PC機(jī)總線的一個(gè)插槽。它主要包括圖像存儲(chǔ)器單元、CMOS攝像頭接口、PC機(jī)總線接口等。這里提出一種適用于嵌入式系統(tǒng)的數(shù)字圖像采集模塊設(shè)計(jì)方

20、案，實(shí)現(xiàn)圖像數(shù)據(jù)采集、“乒乓模式圖像數(shù)據(jù)的緩存、圖像數(shù)據(jù)的采集模塊外部接口，并保證圖像采集的高速性和連續(xù)性。2.2.3 圖像采集系統(tǒng)基于FPGA的CMOS圖像傳感器采集系統(tǒng)如圖2.1。該系統(tǒng)包括OV7670圖像數(shù)據(jù)采集板、FPGA的圖像數(shù)據(jù)接收緩存板、兩片SRAM構(gòu)成的高速緩存以及系統(tǒng)外部接口。OV7670圖像數(shù)據(jù)采集板主要完成圖像數(shù)據(jù)采集，其圖像數(shù)據(jù)總線、幀圖像數(shù)據(jù)時(shí)鐘、幀同步信號(hào)、行同步信號(hào)與FPGA圖像數(shù)據(jù)接收緩存板相連，F(xiàn)PGA協(xié)調(diào)兩片SRAM“乒乓模式的讀寫操作，并完成模塊的外部接口。SRAM(A)地址 數(shù)據(jù)/ 總線 地址 WR RD CS 總線 FPGA的圖像數(shù)據(jù)接收緩存板OV76

21、70圖像數(shù)據(jù)采集版圖像數(shù)據(jù)READYPclkDclkVsync Hsync數(shù)據(jù)總線地址 數(shù)據(jù)/ 總線 地址 WR RD CS 總線 SRAM(B)圖 2.1 圖像采集系統(tǒng)框圖2.3 數(shù)據(jù)接口設(shè)計(jì)基于FPGA的CMOS圖像傳感器系統(tǒng)接口如圖2.2。通過對(duì)輸入信號(hào)、輸出信號(hào)、數(shù)據(jù)總線和地址總線的，F(xiàn)PGA可控制圖像傳感器，并有SRAM實(shí)現(xiàn)數(shù)據(jù)緩存。FPGACSBWEBOEBHREFVSYNCPCLKA3:0DATA7:0OV7670CSBWEBOEBHREFVSYNCPCLKA3:0DATA7:0SRAM(A)SRAM(B)微處理器圖 2.2 系統(tǒng)框圖第3章系統(tǒng)硬件設(shè)計(jì)3.1 圖像傳感器3.1.1

22、 CCD與CMOSCCD與S傳感器是當(dāng)前被普遍采用的兩種圖像傳感器，兩者都是利用感光二極管photodiode進(jìn)展光電轉(zhuǎn)換，將圖像轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)，而其主要差異是數(shù)字?jǐn)?shù)據(jù)傳送的方式不同。CCD傳感器中每一行中每一個(gè)象素的電荷都會(huì)依次傳送到下一個(gè)象素中，由最底端局部輸出會(huì)，再經(jīng)由傳感器邊緣的放大器進(jìn)展放大輸出：而在S傳感器中，每個(gè)象素都會(huì)鄰接一個(gè)放大器A/D轉(zhuǎn)換電路，用類似存電路的方式將數(shù)據(jù)輸出。造成這種差異的原因在于：CCD的特殊工藝可保證在傳送時(shí)不會(huì)失真，因此保個(gè)象素的數(shù)據(jù)可會(huì)聚至邊緣再進(jìn)展放大處理；而S工藝產(chǎn)數(shù)據(jù)在傳送距離較長時(shí)會(huì)產(chǎn)生噪聲，因此必須先放大，再整合各個(gè)象素的數(shù)據(jù)。由于數(shù)據(jù)傳送方

23、式不同，因此CCD與S傳感器在效能與應(yīng)用上也有諸多差異。這些差異包括：靈敏度：靈敏度代表傳感器的光敏單元收集光子產(chǎn)生電信號(hào)的能力。CCD圖像傳感器靈敏度較S圖像傳感器高30%-50%。這主要因?yàn)镃CD像元耗盡區(qū)深度可達(dá)10MM，具有可見光及近紅外光譜段的完全收集能力。S圖像傳感器由于采用0.18-0.5mm標(biāo)準(zhǔn)CMOS工藝。由于采用低電阻率硅片須保持低工作電壓，像元耗盡區(qū)深度只有1-2MM，其吸收截止波長小于650nm，導(dǎo)致像元對(duì)紅外及近紅外光吸收困難。電子快門：快門代表了任意控制曝光開場和停頓的能力。CCD傳感器特別是線轉(zhuǎn)移構(gòu)造傳感器具有優(yōu)良的電子快門功能，由于器件可縱向從襯底排除多余電荷，

24、電子快門功能幾乎不受像元尺寸縮小的限制，不會(huì)擠占光敏區(qū)面積而降低器件占空比。CMOS傳感器在每個(gè)像元中需要一定數(shù)量的晶體管來實(shí)現(xiàn)電子快門功能，增加電子快門功能將增加像元中的晶體管數(shù)量。壓縮感光區(qū)的面積，降低器件的占空比，特別在像元尺寸進(jìn)一步縮小時(shí)此矛盾更為突出。CMOS傳感器設(shè)計(jì)者采用在不同時(shí)間對(duì)不同行進(jìn)展曝光的滾動(dòng)快門方式解決此問題，這種方式減少了像元中是晶體管，提高了占空比，但在高性能應(yīng)用中運(yùn)動(dòng)目標(biāo)會(huì)出現(xiàn)明顯的圖像變形，因此只適合*些商業(yè)應(yīng)用。此外可采用較大尺寸的像元以兼顧圖像高性能和具有與CCD類似的同時(shí)曝光的電子快門功能。速度：由于大局部相機(jī)電路可與CMOS圖像傳感器在同一芯片上制作，

25、信號(hào)及驅(qū)動(dòng)傳輸距離縮短，電感、電容及寄生延遲降低，信號(hào)讀出采用*2Y尋址方式，CMOS圖像傳感器工作速度優(yōu)于CCD。通常的CCD傳感器由于采用順序傳輸電荷，組成相機(jī)的電路芯片有38片，信號(hào)讀出速率不超過70MPI*ELS/S。CMOS像感器設(shè)計(jì)者都采用將模數(shù)轉(zhuǎn)換ADC作在每個(gè)像元中，使CMOS傳感器信號(hào)讀出速率可達(dá)1000PI*ELS/S。窗口：CMOS圖像傳感器由于信號(hào)讀出采用*2Y尋址方式，具有讀出任意局部畫面的能力，這使它可以提高感興趣的小區(qū)域的幀或行頻。這種功能可用于在畫面局部區(qū)域進(jìn)展高速瞬時(shí)準(zhǔn)確目標(biāo)跟蹤。CCD圖像傳感器由于其順序讀出信號(hào)構(gòu)造決定它在畫面開窗口的能力受到限制。綜上所述

26、：CMOS與CCD圖像傳感器相比，具有功耗低、攝像系統(tǒng)尺寸小，可將信號(hào)處理電器與CMOS圖像傳感器集成在一個(gè)芯片上等優(yōu)點(diǎn)。但其圖像質(zhì)量特別是低照度環(huán)境下與系統(tǒng)靈活性與CCD的相比相對(duì)較低。由于具有上述特點(diǎn)，它適合大規(guī)模批量生產(chǎn)，適用于要求小尺寸、低價(jià)位、攝像質(zhì)量無過高要求的應(yīng)用，如保安用小型/微型相機(jī)、手機(jī)、計(jì)算機(jī)網(wǎng)絡(luò)視頻會(huì)議系統(tǒng)、無線手持式視頻會(huì)議系統(tǒng)、條形碼掃描器、 機(jī)、玩具、生物顯微計(jì)數(shù)、*些車用攝像系統(tǒng)等大量高商用領(lǐng)域，CCD與CMOS圖像傳感器相比，具有較好的圖像質(zhì)量和靈活性，仍然保持高端的攝像技術(shù)應(yīng)用。如天文觀察、衛(wèi)星成像、高分辨率數(shù)字照片、播送電高性能工業(yè)攝像機(jī)、大局部科學(xué)與醫(yī)學(xué)

27、攝像機(jī)等應(yīng)用。隨著CCD與CMOS傳感技術(shù)的進(jìn)步，兩者的差異有逐漸縮小的態(tài)勢。倒如：CCD傳感器一直在功耗上作改進(jìn)，以應(yīng)用于移動(dòng)通信市場；CMOS傳感器則在改善分辨率與靈敏度方面的缺乏，以應(yīng)用于更高端的圖像產(chǎn)品，CCD與CMOS圖像傳感器相比，在價(jià)格方面目前幾乎相等。這主要是CCD具有成熟的技術(shù)與市場，CMOS器件具有較高的技術(shù)市場開發(fā)本錢。CMOS與CCD圖像傳感器的光電轉(zhuǎn)換原理一樣，均在硅集成電路工藝上制作曲工藝線的設(shè)備亦相似，但不同的制作工藝和不同的器件構(gòu)造使二者在器件的能力與性能上具有相當(dāng)大的差異?？梢奀MOS與CCD圖像傳感器互為補(bǔ)充，不會(huì)出現(xiàn)誰消滅誰的結(jié)局，在可預(yù)見的未來將并存開展

28、，共同繁榮圖像傳感器市場。根據(jù)KODAK公司的預(yù)測，未來10年CCD仍將占據(jù)高性能圖像傳感器市場，CMOS隨著技術(shù)的進(jìn)一步開展與成熟，也將在高端市場占據(jù)一席之地。在低端市場，CMOS將擠占大半CCD圖像傳感器原占的市場，成為低端市場的主流。3.1.2 CCD/CMOS工作原理無論是CCD還是CMOS，它們都采用感光元件作為影像捕獲的根本手段，CCD/CMOS感光元件的核心都是一個(gè)感光二極管photodiode，該二極管在承受光線照射之后能夠產(chǎn)生輸出電流，而電流的強(qiáng)度則與光照的強(qiáng)度對(duì)應(yīng)。但在周邊組成上，CCD的感光元件與CMOS的感光元件并不一樣，前者的感光元件除了感光二極管之外，包括一個(gè)用于控

29、制相鄰電荷的存儲(chǔ)單元，感光二極管占據(jù)了絕大多數(shù)面積換一種說法就是，CCD感光元件中的有效感光面積較大，在同等條件下可接收到較強(qiáng)的光信號(hào)，對(duì)應(yīng)的輸出電信號(hào)也更明晰。而CMOS感光元件的構(gòu)成就比較復(fù)雜，除處于核心地位的感光二極管之外，它還包括放大器與模數(shù)轉(zhuǎn)換電路，每個(gè)像點(diǎn)的構(gòu)成為一個(gè)感光二極管和三顆晶體管，而感光二極管占據(jù)的面積只是整個(gè)元件的一小局部，造成CMOS傳感器的開口率遠(yuǎn)低于CCD開口率：有效感光區(qū)域與整個(gè)感光元件的面積比值；這樣在承受同等光照及元件大小一樣的情況下，CMOS感光元件所能捕捉到的光信號(hào)就明顯小于CCD元件，靈敏度較低；表達(dá)在輸出結(jié)果上，就是CMOS傳感器捕捉到的圖像容不如C

30、CD傳感器來得豐富，圖像細(xì)節(jié)喪失情況嚴(yán)重且噪聲明顯，這也是早期CMOS傳感器只能用于低端場合的一大原因。CMOS開口率低造成的另一個(gè)麻煩在于，它的像素點(diǎn)密度無法做到媲美CCD的地步，因?yàn)殡S著密度的提高，感光元件的比重面積將因此縮小，而CMOS開口率太低，有效感光區(qū)域小得可憐，圖像細(xì)節(jié)喪失情況會(huì)愈為嚴(yán)重。因此在傳感器尺寸一樣的前提下，CCD的像素規(guī)?？偸歉哂谕瑫r(shí)期的CMOS傳感器，這也是CMOS長期以來都未能進(jìn)入主流數(shù)碼相機(jī)市場的重要原因之一。 每個(gè)感光元件對(duì)應(yīng)圖像傳感器中的一個(gè)像點(diǎn)，由于感光元件只能感應(yīng)光的強(qiáng)度，無法捕獲色彩信息，因此必須在感光元件上方覆蓋彩色濾光片。在這方面，不同的傳感器廠商

31、有不同的解決方案，最常用的做法是覆蓋RGB紅綠藍(lán)三色濾光片，以1：2：1的構(gòu)成由四個(gè)像點(diǎn)構(gòu)成一個(gè)彩色像素即紅藍(lán)濾光片分別覆蓋一個(gè)像點(diǎn)，剩下的兩個(gè)像點(diǎn)都覆蓋綠色濾光片，采取這種比例的原因是人眼對(duì)綠色較為敏感。而索尼的四色CCD技術(shù)則將其中的一個(gè)綠色濾光片換為翡翠綠色英文Emerald，有些媒體稱為E通道，由此組成新的R、G、B、E四色方案。不管是哪一種技術(shù)方案，都要四個(gè)像點(diǎn)才能夠構(gòu)成一個(gè)彩色像素，這一點(diǎn)大家務(wù)必要預(yù)先明確。在承受光照之后，感光元件產(chǎn)生對(duì)應(yīng)的電流，電流大小與光強(qiáng)對(duì)應(yīng)，因此感光元件直接輸出的電信號(hào)是模擬的。在CCD傳感器中，每一個(gè)感光元件都不對(duì)此作進(jìn)一步的處理，而是將它直接輸出到下一

32、個(gè)感光元件的存儲(chǔ)單元，結(jié)合該元件生成的模擬信號(hào)后再輸出給第三個(gè)感光元件，依次類推，直到結(jié)合最后一個(gè)感光元件的信號(hào)才能形成統(tǒng)一的輸出。由于感光元件生成的電信號(hào)實(shí)在太微弱了，無法直接進(jìn)展模數(shù)轉(zhuǎn)換工作，因此這些輸出數(shù)據(jù)必須做統(tǒng)一的放大處理這項(xiàng)任務(wù)是由CCD傳感器中的放大器專門負(fù)責(zé)，經(jīng)放大器處理之后，每個(gè)像點(diǎn)的電信號(hào)強(qiáng)度都獲得同樣幅度的增大；但由于CCD本身無法將模擬信號(hào)直接轉(zhuǎn)換為數(shù)字信號(hào)，因此還需要一個(gè)專門的模數(shù)轉(zhuǎn)換芯片進(jìn)展處理，最終以二進(jìn)制數(shù)字圖像矩陣的形式輸出給專門的DSP處理芯片。而對(duì)于CMOS傳感器，上述工作流程就完全不適用了。CMOS傳感器中每一個(gè)感光元件都直接整合了放大器和模數(shù)轉(zhuǎn)換邏輯，

33、當(dāng)感光二極管承受光照、產(chǎn)生模擬的電信號(hào)之后，電信號(hào)首先被該感光元件中的放大器放大，然后直接轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字信號(hào)。換句話說，在CMOS傳感器中，每一個(gè)感光元件都可產(chǎn)生最終的數(shù)字輸出，所得數(shù)字信號(hào)合并之后被直接送交DSP芯片處理問題恰恰是發(fā)生在這里，CMOS感光元件中的放大器屬于模擬器件，無法保證每個(gè)像點(diǎn)的放大率都保持嚴(yán)格一致，致使放大后的圖像數(shù)據(jù)無法代表拍攝物體的原貌表達(dá)在最終的輸出結(jié)果上，就是圖像中出現(xiàn)大量的噪聲，品質(zhì)明顯低于CCD傳感器。3.1.3 CMOS集成電路特點(diǎn)CMOS傳感器是當(dāng)前被普遍采用圖像傳感器之一，是利用感光二極管進(jìn)展光電轉(zhuǎn)換，將圖像轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)。在CMOS傳感器中，每個(gè)象

34、素都會(huì)鄰近一個(gè)放大器A/D轉(zhuǎn)換電路，用類似存電路的方式將數(shù)據(jù)辒出，它適合大規(guī)模批量生產(chǎn)，適用于要求小尺寸、低價(jià)位、攝像質(zhì)量無過高要求的應(yīng)用。隨著技術(shù)的開展，CMOS 圖像傳感器正在向高靈敏度、高分辨率、高動(dòng)態(tài)圍、集成化、數(shù)字化、智能化的“片上相機(jī)解決方案方向開展。芯片加工工藝不斷開展, 從0.5 m0.35 m0.25 m0.18 m, 接口電壓也在不斷降低, 從5 V3.3 V2.5 V/3.3 V1.8 V/3.3 V。研究人員致力于提高CMOS 圖像傳感器的綜合性能, 縮小單元尺寸, 調(diào)整CMOS 工藝參數(shù), 將數(shù)字信號(hào)處理電路、圖像壓縮、通訊等電路集成在一起, 并制作濾色片和微透鏡陣列

35、, 以實(shí)現(xiàn)低本錢、低功耗、低噪聲、高度集成的單芯片成像微系統(tǒng)。圖像傳感器選用CMOS 圖像傳感器OV7670。它體積小、工作電壓低，提供單片VGA 攝像頭和影像處理器的所有功能。通過SCCB 總線控制，可以輸出整幀、子采樣、取窗口等方式的各種分辨率8 位影響數(shù)據(jù)。該產(chǎn)品VGA 圖像最高到達(dá)30 幀/秒。用戶可以完全控制圖像質(zhì)量、數(shù)據(jù)格式和傳輸方式。功耗低：CMOS集成電路采用場效應(yīng)管，且都是互補(bǔ)構(gòu)造，工作時(shí)兩個(gè)串聯(lián)的場效應(yīng)管總是處于一個(gè)管導(dǎo)通，另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個(gè)門電路的功耗典型值僅為20mW，動(dòng)態(tài)功耗在1MHz

36、工作頻率時(shí)也僅為幾mW。圍寬：CMOS集成電路供電簡單，供電電源體積小，根本上不需穩(wěn)壓。國產(chǎn)CC4000系列的集成電路，可在318V電壓下正常工作。邏輯擺幅大：CMOS集成電路的邏輯高電平“1、邏輯低電平“0分別接近于電源高電位VDD及電影低電位VSS。當(dāng)VDD=15V，VSS=0V時(shí)，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓電壓利用系數(shù)在各類集成電路中指標(biāo)是較高的。力強(qiáng)：MOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對(duì)值將成比例增加。對(duì)于VDD=15V的供電電壓當(dāng)VSS=0V時(shí)，電路將有7V左右的噪聲容限。輸

37、入阻抗高：MOS集成電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成的保護(hù)網(wǎng)絡(luò)，故比一般場效應(yīng)管的輸入電阻稍小，但在正常工作電壓圍，這些保護(hù)二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達(dá)1031011，因此CMOS集成電路幾乎不消耗驅(qū)動(dòng)電路的功率。溫度穩(wěn)定性能好：于CMOS集成電路的功耗很低，部發(fā)熱量少，而且，CMOS電路線路構(gòu)造和電氣參數(shù)都具有對(duì)稱性，在溫度環(huán)境發(fā)生變化時(shí)，*些參數(shù)能起到自動(dòng)補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。一般瓷金屬封裝的電路，工作溫度為-55 +125；塑料封裝的電路工作溫度圍為-45 +85。扇出能力強(qiáng)：扇出能

38、力是用電路輸出端所能帶動(dòng)的輸入端數(shù)來表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS集成電路用來驅(qū)動(dòng)同類型，如不考慮速度一般可以驅(qū)動(dòng)50個(gè)以上的輸入端?？馆椛淠芰?qiáng)：CMOS集成電路中的根本器件是MOS晶體管，屬于多數(shù)載流子導(dǎo)電器件。各種射線、輻射對(duì)其導(dǎo)電性能的影響都有限，因而特別適用于制作航天及核實(shí)驗(yàn)設(shè)備?？煽匦院茫篊MOS集成電路輸出波形的上升和下降時(shí)間可以控制，其輸出的上升和下降時(shí)間的典型值為電路傳輸延遲時(shí)間的125%140%。接口方便：因?yàn)镃MOS集成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電路所驅(qū)動(dòng)，也容易驅(qū)動(dòng)其他類型的電路或器件。

39、3.1.4 通過SCCB 總線設(shè)置OV7670 的幀頻系統(tǒng)上電后需要對(duì)CMOS 圖像傳感器進(jìn)展初始化, 以確定采集圖像的開窗位置、開窗大小和黑白工作模式等。這些參數(shù)是受OV7670 部相應(yīng)存放器的值控制的, 可通過SCCB 總線對(duì)其進(jìn)展設(shè)置。SCCB 的接口有SCCE、SIO_C、SIO_D( SCCE 是串行總線使能信號(hào), SIO_C 是串行總線時(shí)鐘信號(hào), SIO_D 是串行總線數(shù)據(jù)信號(hào)) 三條引腳。OV7670 芯片上沒有SCCE 引腳, 但也可實(shí)現(xiàn)單主對(duì)單從方式的通訊, 控制總線規(guī)定的條件如下: 當(dāng)SIO_C 為高電平時(shí), 如SIO_D 產(chǎn)生一個(gè)下降沿說明數(shù)據(jù)傳輸?shù)拈_場, 如SIO_D

40、產(chǎn)生一個(gè)上升沿說明數(shù)據(jù)傳輸?shù)耐戤? 為了防止傳送無用的信息位,分別在傳輸開場之前、傳輸完畢之后將SIO_D 設(shè)置為高電平。在數(shù)據(jù)傳輸期間, SIO_D 上數(shù)據(jù)的傳輸受SIO_C 的控制, 當(dāng)SIO_C 為低電平時(shí), SIO_D 上數(shù)據(jù)有效, SIO_D 為穩(wěn)定數(shù)據(jù)狀態(tài), SIO_C 每出現(xiàn)一正脈沖,將傳送一位數(shù)據(jù)。其中兩根線的上升和下降時(shí)延、上下電平的維持時(shí)間都有較嚴(yán)格的要求, 軟件的延時(shí)時(shí)間要根據(jù)CPU 速度和GPIO 口的速度準(zhǔn)確的計(jì)算后才能使通訊保持順暢。如圖3.1 所示:圖3.1 SCCB總線時(shí)序圖配置的具體方法如下: 采用三相寫數(shù)據(jù)的方式,即在寫存放器過程中要先發(fā)送OV7670 的I

41、D 地址, 然后發(fā)送數(shù)據(jù)的目的存放器地址, 接著為要寫的數(shù)據(jù)。如果給連續(xù)的存放器寫數(shù)據(jù), 寫完一個(gè)存放器后,OV7670 會(huì)自動(dòng)把存放器地址加1, 程序可繼續(xù)向下寫, 而不需要再次輸入地址, 從而三相寫數(shù)據(jù)變?yōu)榱藘上鄬憯?shù)據(jù), 由于本系統(tǒng)中只需要對(duì)有限個(gè)不連續(xù)存放器的數(shù)據(jù)進(jìn)展更改, 如果采用對(duì)全部存放器都加以配置這一方法的話, 會(huì)浪費(fèi)很多時(shí)間和資源, 所以我們只對(duì)需要更改數(shù)據(jù)的存放器進(jìn)展寫數(shù)據(jù)。對(duì)于每一個(gè)變化的存放器, 都采用三相寫數(shù)據(jù)的方法。三相寫數(shù)據(jù)的傳輸周期如圖3.2 所示：Phase1Phase2Phase3 Phase1: ID Address Phase2: Su b-address

42、/Read Data Phase3: Write Data圖3.2 三相寫數(shù)據(jù)示意圖3.1.5 圖像數(shù)據(jù)的采集系統(tǒng)配置完畢后, 將進(jìn)展圖像數(shù)據(jù)的采集。在采集圖像的過程中, 最主要的是判別一幀圖像數(shù)據(jù)的開場和完畢時(shí)刻。在仔細(xì)研究了OV7670 輸出同步信號(hào)(VSYNC 是垂直同步信號(hào)、HREF 是水平同步信號(hào)、PCLK 是輸出數(shù)據(jù)同步信號(hào)) 的根底上, 用C 語言實(shí)現(xiàn)了采集過程起始點(diǎn)的準(zhǔn)確控制。圖3.3 表示了圖像采集期間三個(gè)同步信號(hào)的時(shí)序關(guān)系示意圖。圖 3.3 同步信號(hào)示意圖VSYNC 的上升沿表示一幀新的圖像的到來, 下降沿表示一幀圖像數(shù)據(jù)采集的開場(CMOS 圖像傳感器是按列采集圖像的)

43、。HREF 是水平同步信號(hào), 其上升沿表示一列圖像數(shù)據(jù)的開場。PCLK 是輸出數(shù)據(jù)同步信號(hào)。當(dāng)HREF 為高電平期間, 才能開場有效的數(shù)據(jù)采集, PCLK 下降沿的到來說明數(shù)據(jù)的產(chǎn)生, PCLK 每出現(xiàn)一個(gè)下降沿傳輸一位數(shù)據(jù)。HREF 為高電平期間共傳輸640 位數(shù)據(jù)。在一幀圖像中, 即VSYNC 為低電平期間, HREF 出現(xiàn)480 次高電平。當(dāng)下一個(gè)VSYNC信號(hào)的上升沿到來時(shí), 就說明分辨率640*480 的圖像采集過程完畢。3.2 OV7670OV7670的功能如下：高靈敏度適合低照度應(yīng)用；低電壓適合嵌入式應(yīng)用；標(biāo)準(zhǔn)的SCCB接口，兼容I2C接口；RawRGB,RGB(GRB4:2:2

44、,RGB565/555/444),YUV(4:2:2)和YCbCr (4:2:2)輸出格式；支持VGA,CIF,和從CIF到40*30的各種尺寸；Vario Pi*el 子采樣方式；自動(dòng)影響控制功能包括：自動(dòng)曝光控制、自動(dòng)增益控制、自動(dòng)白平衡，自動(dòng)消除燈光條紋、自動(dòng)黑電平校準(zhǔn).圖像質(zhì)量控制包括色飽和度、色相、伽瑪、銳度和ANTI_BLOOM；ISP具有消除噪聲和壞點(diǎn)補(bǔ)償功能；支持閃光燈：LED燈和氙燈；支持圖像縮放；鏡頭失光補(bǔ)償；50/60Hz自動(dòng)檢測；飽和度自動(dòng)調(diào)節(jié)UV調(diào)整；邊緣增強(qiáng)自動(dòng)調(diào)節(jié)；降噪自動(dòng)調(diào)節(jié)。OV7670參數(shù)如表3.1所示：表 3.1 OV7670參數(shù)感光陣列640*480電源

45、核電壓1.8VDV10%模擬電壓 A2.45VDV to 3.0VIO電壓1.7V to 3.0V功耗工作60mW/15fpsVGAYUV休眠20A溫度操作-30到70穩(wěn)定工作0到50輸出格式八位 YUV/YCbCr4:2:2 RGB565/555/444 GRB4:2:2Raw RGB Data光學(xué)尺寸1/6視場角25最大幀率30fpsVGA靈敏度1.3V/(Lu*-sec)信噪比46 dB動(dòng)態(tài)圍52 dB瀏覽模式逐行電子曝光1行到510行像素面積3.6 m * 3.6 m暗電流12 mV/s at 60Well capacity B17Ke影響區(qū)域封裝尺寸3785um*4235um注釋：A

46、: 如果使用部LDO給核供電1.8V),I/O電壓應(yīng)該是2.45V或更高,否則必須使用外部1.8V給核供電。B:決定動(dòng)態(tài)圍大小和靈敏度的硬件條件,當(dāng)光電二極管進(jìn)展光電轉(zhuǎn)換時(shí)，轉(zhuǎn)換出來的電荷要儲(chǔ)存在電勢阱中，阱也就起到暫時(shí)儲(chǔ)存電荷的作用，但當(dāng)儲(chǔ)存的電荷超過阱的最大容量時(shí)就會(huì)出現(xiàn)溢出，所以為了防止溢出造成數(shù)據(jù)喪失及產(chǎn)生噪聲，就要及時(shí)轉(zhuǎn)移電荷。3.3 OV7670與FPGA的接口電路FPGAOV7670DAC_DATADAC_/HSYNCDAC_/VSYNCDAC_CLOCKDAC_SCLKDAC_SDATA 圖3.4 OV7670與FPGA的接口電路圖3.4中DAC_DATA為輸入數(shù)字視頻信號(hào)，D

47、AC_/HSYNC、DAC_/VSYNC分別為水平和垂直同步信號(hào)，DAC_CLOCK為OV7670輸出的同步時(shí)鐘(與存放器的配置數(shù)據(jù)有關(guān))，DAC_SCLK、DAC_SDATA為OV7670的I2C配置總線。3.4 SCCB總線SCCB是簡化的I2C協(xié)議，SIO-l是串行時(shí)鐘輸入線，SIO-O是串行雙向數(shù)據(jù)線，分別相當(dāng)于I2C協(xié)議的SCL和SDA。SCCB的總線時(shí)序與I2C根本一樣，它的響應(yīng)信號(hào)ACK被稱為一個(gè)傳輸單元的第9位，分為Dont care和NA。Dont care位由從機(jī)產(chǎn)生;NA位由主機(jī)產(chǎn)生，由于SCCB不支持多字節(jié)的讀寫，NA位必須為高電平。另外，SCCB沒有重復(fù)起始的概念，因

48、此在SCCB的讀周期中，當(dāng)主機(jī)發(fā)送完片存放器地址后，必須發(fā)送總線停頓條件。不然在發(fā)送讀命令時(shí)，從機(jī)將不能產(chǎn)生Dont care響應(yīng)信號(hào)。由于I2C和SCCB的一些細(xì)微差異，所以采用GPIO模擬SCCB總線的方式。SCL所連接的引腳始終設(shè)為輸出方式，而SDA所連接的引腳在數(shù)據(jù)傳輸過程中，通過設(shè)置IODIR的值，動(dòng)態(tài)改變引腳的輸入/輸出方式。SCCB的寫周期直接使用I2C總線協(xié)議的寫周期時(shí)序;而SC-CB的讀周期，則增加一個(gè)總線停頓條件。SCCB是和I2C一樣的一個(gè)協(xié)議。 SIO_C和SIO_D分別為SCCB總線的時(shí)鐘線和數(shù)據(jù)線。目前，SCCB總線通信協(xié)議只支持100Kb/s或400Kb/s的傳輸

49、速度，并且支持兩種地址形式：從設(shè)備地址ID Address，8bit，分為讀地址和寫地址，高7位用于選中芯片， 第0位是讀/寫控制位R/W，決定是對(duì)該芯片進(jìn)展讀或?qū)懖僮?；部存放器單元地址Sub_ Address，8bit，用于決定對(duì)部的哪個(gè)存放器單元進(jìn)展操作，通常還支持地址單元連續(xù)的多字節(jié)順序讀寫操作。SCCB控制總線功能的實(shí)現(xiàn)完全是依靠SIO_C、SIO_D兩條總線上電平的狀態(tài)以及兩者之間的相互配合實(shí)現(xiàn)的。SCCB總線傳輸?shù)膯?dòng)和停頓條件如圖 過程：采用簡單的三相(Phase)寫數(shù)據(jù)的方式，即在寫存放器的過程中先發(fā)送OV7670的ID地址ID Address，然后發(fā)送寫數(shù)據(jù)的目地存放器地址S

50、ub_address，最后發(fā)送要寫入的數(shù)據(jù)Write Data,見圖3。如果給連續(xù)的存放器寫數(shù)據(jù)，寫完一個(gè)存放器后，OV7670會(huì)自動(dòng)把存放器地址加1，程序可繼續(xù)向下寫，而不需要再次輸入ID地址，從而三相寫數(shù)據(jù)變?yōu)榱藘上鄬憯?shù)據(jù)，由于本系統(tǒng)只需對(duì)有限個(gè)不連續(xù)存放器進(jìn)展配置，如果采用對(duì)全部存放器都加以配置這一方法的話，會(huì)浪費(fèi)很多時(shí)間和資源，所以我們只對(duì)需要更改數(shù)據(jù)的存放器進(jìn)展寫數(shù)據(jù)。對(duì)于每一個(gè)需更改的存放器，都采用三相寫數(shù)據(jù)的方法。SCCBSerial Camera Control Bus是和I2C一樣的一個(gè)協(xié)議。 SIO_C和SIO_D分別為SCCB總線的時(shí)鐘線和數(shù)據(jù)線。目前，SCCB總線通信協(xié)

51、議只支持100Kb/s或400Kb/s的傳輸速度，并且支持兩種地址形式：從設(shè)備地址ID Address，8bit，分為讀地址和寫地址，高7位用于選中芯片， 第0位是讀/寫控制位R/W，決定是對(duì)該芯片進(jìn)展讀或?qū)懖僮鳎徊看娣牌鲉卧刂稴ub_ Address，8bit，用于決定對(duì)部的哪個(gè)存放器單元進(jìn)展操作，通常還支持地址單元連續(xù)的多字節(jié)順序讀寫操作。SCCB控制總線功能的實(shí)現(xiàn)完全是依靠SIO_C、SIO_D兩條總線上電平的狀態(tài)以及兩者之間的相互配合實(shí)現(xiàn)的。SCCB總線傳輸?shù)膯?dòng)和停頓條件如圖3.5所示： 圖3.5 SCCB總線時(shí)序圖過程：采用簡單的三相(Phase)寫數(shù)據(jù)的方式，即在寫存放器的過程

52、中先發(fā)送OV7670的ID地址ID Address，然后發(fā)送寫數(shù)據(jù)的目地存放器地址Sub_address，最后發(fā)送要寫入的數(shù)據(jù)Write Data,見圖3。如果給連續(xù)的存放器寫數(shù)據(jù)，寫完一個(gè)存放器后，OV7670會(huì)自動(dòng)把存放器地址加1，程序可繼續(xù)向下寫，而不需要再次輸入ID地址，從而三相寫數(shù)據(jù)變?yōu)榱藘上鄬憯?shù)據(jù)，由于本系統(tǒng)只需對(duì)有限個(gè)不連續(xù)存放器進(jìn)展配置，如果采用對(duì)全部存放器都加以配置這一方法的話，會(huì)浪費(fèi)很多時(shí)間和資源，所以我們只對(duì)需要更改數(shù)據(jù)的存放器進(jìn)展寫數(shù)據(jù)。對(duì)于每一個(gè)需更改的存放器，都采用三相寫數(shù)據(jù)的方法。3.5 SRAM與FPGA的接口電路由于FPGA芯片部的RAM資源有限，不能存儲(chǔ)過多

53、的視頻數(shù)據(jù)并對(duì)其進(jìn)展處理，因此在本系統(tǒng)設(shè)計(jì)中，外加了兩片SRAM芯片來輔助FPGA進(jìn)展視頻信號(hào)采集。兩片SRAM可以進(jìn)展16位的數(shù)據(jù)存儲(chǔ)，這樣OV7670可以根據(jù)需要配置為8位或16位數(shù)據(jù)的工作模式，提高了系統(tǒng)的靈活性。對(duì)SRAM的要求：其部完全由靜態(tài)異步電路構(gòu)成，無需輸入時(shí)鐘信號(hào)，也不必對(duì)芯片進(jìn)展刷新，即可直接對(duì)無用數(shù)據(jù)進(jìn)展覆蓋。在實(shí)際的設(shè)計(jì)中為了保證控制信號(hào)的有效性，3條控制線SRAM_/WE、SRAM_/OE, SRAM_/CS分別加了一個(gè)4.7K的上拉電阻后才與FPGA芯片連接。具體電路如圖3.6所示：ADDR18-0SRAM_/WESRAM_/OESRAM_/CSFPGASRAM(A

54、)DATA7-0SRAM(B)DATA15-8 圖 3.6 SRAM與FPGA的接口電路.1第4章 系統(tǒng)軟件設(shè)計(jì)4.1 現(xiàn)場可編程門陣列器件為了產(chǎn)生系統(tǒng)所需的時(shí)序, 采用現(xiàn)場可編程門陣列器件( FPGA) , FPGA 包括可編程邏輯宏單元、可編程I/ O 單元、可編程部連線三種構(gòu)造, 其集成度遠(yuǎn)遠(yuǎn)高于PAL、GAL、EPLD 等可編程器件, 并在速度上具有一定的優(yōu)勢。它是作為專用集成電路(ASIC) 領(lǐng)域中的一種半定制電路而出現(xiàn)的, 解決了定制電路的缺乏, 又抑制了原有可編程門電路數(shù)有限的缺點(diǎn)。4.2 CMOS存放器配置時(shí)序的VHDL描述時(shí)序局部的主要功能是驅(qū)動(dòng)CMOS 圖像傳感器的正常工作

55、, 驅(qū)動(dòng)時(shí)序的要求使得驅(qū)動(dòng)電路的設(shè)計(jì)規(guī)模較大, 復(fù)雜程度高, 很難用傳統(tǒng)的方式描述,必須采用更高層次的描述方法, 實(shí)現(xiàn)自頂向下的設(shè)計(jì), 因此可以用VHDL 語言與FPGA 器件結(jié)合, 設(shè)計(jì)的關(guān)鍵就是用VHDL 語言描述SCCB的配置時(shí)序關(guān)系。根據(jù)自頂向下的設(shè)計(jì)方法, 確定輸入輸出信號(hào), 同時(shí)根據(jù)時(shí)序分析劃分功能模塊, 然后把所有的輸入輸出信號(hào)分配到各個(gè)功能模塊中, 每個(gè)功能模塊分別進(jìn)展VHDL 設(shè)計(jì)輸入、功能仿真、后仿真。在各個(gè)功能模塊實(shí)現(xiàn)其各自功能后, 然后到頂層設(shè)計(jì)當(dāng)中, 再完成頂層的VHDL 設(shè)計(jì)輸入、功能仿真、綜合、后仿真, 直至最后到達(dá)設(shè)計(jì)要求。4.3系統(tǒng)軟件4.3.1 初始化圖像傳

56、感器初始化，包括設(shè)置圖像傳感器的圖像窗口、幀頻、曝光時(shí)間等。該局部程序基于狀態(tài)機(jī)設(shè)計(jì)，全部采用默認(rèn)值，通過修改實(shí)現(xiàn)不同的設(shè)置到達(dá)滿意的圖像效果，狀態(tài)aa、b、c、d、e、f、start 為順序執(zhí)行，局部程序如下：input cam_clk; (圖像傳感器的基準(zhǔn)時(shí)鐘)input reset; (復(fù)位信號(hào))output3:0 a; (地址線)inout 7:0 data; (雙向數(shù)據(jù)線)output csb; (芯片片選)output web; (存放器寫使能)output oeb; (數(shù)據(jù)總線數(shù)據(jù)使能)輸出信號(hào)的設(shè)置如下：(初始狀態(tài)：總線在空閑時(shí)為高阻態(tài))aa:begin a = 4b0110;

57、data = 8b00000000;oeb = 1;csb= 0;web = 0;end (設(shè)置存放器HWCTL)b: begin a = 4b0111;data = 8b00000000;oeb = 1;csb= 0;web = 0;end (設(shè)置存放器VWCTL 得到最大圖像窗口)c: begin a = 4b0100;data = 8b00000000;oeb = 1;csb= 0;web = 0;end (設(shè)置存放器FRCTL 得到最高幀頻)d: begin a = 4b0101;data = 8b00000000;oeb = 1;csb= 0;web = 0;end(設(shè)置存放器MCT

58、L)e: begin a = 4b0001;data = 8b00000000;oeb = 1;csb= 0;web = 0;end (設(shè)置存放器FCTL)f: begin a = 4b0010;data = 8b11111111;oeb = 1;csb= 0;web = 0;end (設(shè)置存放器E*CTL 選擇自動(dòng)曝光)start:begin oeb = 0;csb= 0;web = 1;a = 4b1000;end (選通視頻存放器，準(zhǔn)備接收數(shù)據(jù))該局部程序仿真如圖4.1?？梢?，F(xiàn)PGA對(duì)圖像傳感器初始化后，選通視頻存放器開場接收數(shù)據(jù)。圖4.1 初始化程序仿真圖4.3.2 接收數(shù)據(jù)數(shù)據(jù)存儲(chǔ)采用兩片 SRAM 存儲(chǔ)器，每片每次存儲(chǔ)一幀圖像，當(dāng)寫完第一幀后，外部連接的微處理器可以根據(jù)需要取出數(shù)據(jù)進(jìn)展處理，而控制器可以繼續(xù)將下一幀圖像寫入另一片存儲(chǔ)器。存儲(chǔ)器的選該局部仍采用狀態(tài)機(jī)設(shè)計(jì)，根據(jù) OV5017 輸出的幀同步信號(hào)、行同步信號(hào)和像素時(shí)鐘來決定狀態(tài)的轉(zhuǎn)換，圖4.2為該局部的狀態(tài)轉(zhuǎn)換：圖4.2 狀態(tài)轉(zhuǎn)化圖狀態(tài) A：等待一幀數(shù)據(jù)的完畢，如果VSYNC1，表示一幀數(shù)據(jù)完畢，轉(zhuǎn)到狀態(tài)B；狀態(tài) B：等待一幀數(shù)據(jù)的開場，如果VSYNC