EMC、EMI簡(jiǎn)介

1、EMC/EMI 簡(jiǎn)介EMCEMIEMSCERECSRSInterferenceSusceptibilityEMC : Electromagnetic Compatibility(電磁兼容) EMI : Electromagnetic interference(電磁干擾)EMS : Electromagnetic Susceptibility(雜訊免疫力)CE : Conducted Emission(傳導(dǎo)放射)RE : Radiated Emission(輻射放射)CS : Conducted Susceptibility(傳導(dǎo)免疫力)RS : Radiated Susceptibility(

2、輻射免疫力)(1) EMC 的技朮分類(2）EMI/EMC 定義何謂EMI？：一個(gè)裝置或系統(tǒng)在執(zhí)行過(guò)程中有不利功能的訊號(hào)出現(xiàn)，此訊號(hào)是不想要且沒(méi)意義的，它可能來(lái)自自己。何謂EMC？：一個(gè)裝置或系統(tǒng)和其他裝置或系統(tǒng)同時(shí)操作時(shí)， 不會(huì)因EMI問(wèn)題而有功能受影響的情形發(fā)生。何謂EMS？：一個(gè)裝置或系統(tǒng)在操作裝過(guò)程中不受周遭電磁環(huán)境 影的能力。EMIEMS CONODUCTED RADIATED CONODUCTED RADIATEDEMI 的發(fā)生： 電磁場(chǎng)伴隨著電壓，電流的作用而產(chǎn)生(3）造成EMC的原因：二要素（自然的，人為的）Sources Of EMIPropagation ModeRecei

3、versNaturalLightningCosmic RadiationSolar RadiationNuclear Decay?ManmadeConsumer ElectronicsRF TelecommunicationSpeed ControllersPower ToolsTelephonesComputersConductedRadiatedEMI的傳播路徑:Propagation of interferenceOn linesBy radiationBy couplingViIiPia. inductiveb. capacitiveEiHiEMI對(duì)策原理EMI形成原因EMI對(duì)策成本E

4、MI之診斷方式3.1初步診斷3.2細(xì)步診斷4. 電子設(shè)備之對(duì)策處理5. 常用之對(duì)策方式6. 對(duì)策元件使用方式1.EMI形成原因1.1原因SOURCEANTENNAPATHSource : Clock(square wave) or high frequency signal (幾個(gè)MHz 以上）Path : Air, LineAntenna : Line (Trace of print circuit, interconnect cable or cable connected to machine), gap of machine case. 1.2 EMI 對(duì)策的考量1.輻射能量的降低2.

5、輻射路徑的改變3.輻射天線的破壞2.EMI的對(duì)策成本可用技朮設(shè)計(jì)階段測(cè)試階段生產(chǎn)段可用技朮/ 相對(duì)花費(fèi)對(duì)解決雜訊問(wèn)題之關(guān)系花費(fèi)產(chǎn)品開(kāi)發(fā)時(shí)間3.EMI的診斷方式3.1初步診斷(For chamber)步驟一：轉(zhuǎn)動(dòng)Turn table, 找出輻射最大方向調(diào)整天線位置，確認(rèn)機(jī)器之最大輻射。步驟二：移除周邊設(shè)備之電纜線步驟三：電源線輻射的判斷步驟四：檢查上下蓋，接地螺絲及連接器接頭之接地點(diǎn)。3.2細(xì)步診斷步驟一：以磁場(chǎng)探棒探測(cè)電路板上各個(gè)元件的雜訊。WWW.ZQZL.CN中國(guó)最大的資料庫(kù)下載步驟二：以電場(chǎng)探棒或探針探測(cè)各個(gè)線路，連接器及元件接腳雜訊4.電子設(shè)備之對(duì)策處理1.機(jī)器外殼屏蔽之處理2.機(jī)器外

6、部的電纜線之處理3.機(jī)器內(nèi)部的電纜線之處理4.電路板上元之?dāng)[設(shè)及布線5.機(jī)器內(nèi)之振蕩線路6.元件之選用5.常用之對(duì)策方式1.加電阻2.加電容3.加電感4.加Core5.加Bead6.加LC或 RC濾波器7.加Choke8.加濾波型器9.加T濾波型器10. 加粗地線11. 加大接地面積12. 縮小迥路面積13. 加Shielding 或Coating14. 改變接地點(diǎn)位置以上元件之值的大小及對(duì)策位置，需經(jīng)過(guò)多次的測(cè)試，以決定最佳之值。6.對(duì)策元件使用方式1.加電阻：Clock, data line, I/O port 及其它含雜訊之電路2.加電容：Clock, data line, I/O po

7、rt 及其它含雜之電路3.加電感：Power (VCC),K/B data line, 隔離低頻雜訊4.加Core：機(jī)器內(nèi)部及外部電纜線上5.加Bead：Clock, data line, I/O port 及其它含雜之電路6.加LC或 RC器：Clock, data line, I/O port, power(VCC)7.加Choke : AC or DC power line 之輸入端8.加型器：DC power 之輸入端或IC之power 輸入端（VCC）9.加T型器：雜訊較大之Clock, data line, I/O port, DC power 及其它電路10. 加粗地線：電路雜訊

8、較大，不易被bypass 時(shí)11. 加大接地面積：接地阻抗過(guò)大，接地點(diǎn)雜訊太大，接地面積太不或無(wú)接地平面時(shí)采用12. 縮小迥路面積：?jiǎn)螌佑∷㈦娐钒遢^常使用13. 加Shielding 或Coating：機(jī)器外殼為塑膠或非金屬制品時(shí)使用14. 改變接地點(diǎn)位置：電路雜訊大，使用RC或LC濾波器無(wú)效時(shí)如以上各種方式皆無(wú)法解決問(wèn)題時(shí)，建議重新LAYOUT輸出雜訊電流比較表接地面積/電容值1 cm2100cm2接地效應(yīng)2200p0.2IN0.01IN26dB4700p0.2IN0.006IN30dB電容值效應(yīng)0dB4.4dBX 電容不同容值的比較計(jì)算IN IC XC RO Io RO ：輸出阻抗 XC

9、：電容阻抗依電壓分流原理忽略線上阻抗可分別求得 Io與 IC 如下Io = RcRo + RcIN Ic = RoRo + RcIN Rc = Xc = 1/2 f CX 電容為0.22uF時(shí)，Xc = 1/2 x 106 x 0.22 x 10-6 = 0.723 Io =0.72310 + 0.723IN = 0.067 IN輸出雜訊降低20 log (IN/Io) = 20 log (1/0.067) = 23dBX 電容為1uF時(shí)，Xc = 1/2 x 106 x 1 x 10-6 = 0.159 Io =0.15910 + 0.159IN = 0.0156 IN輸出雜訊降低20log

10、(IN/IO) = 20 log(1/0.0156) = 36 dBEMI診斷- 電源濾波器的使用基本電路圖形作用說(shuō)明X電容作用 ：抑制Differential Mode雜訊，電容值愈大對(duì)低頻雜訊效果 愈佳。Differential 電感：抑制Differential Mode 雜訊， 感值愈大對(duì)低頻雜訊 效果愈佳。Y電容作用 ：抑制Common Mode雜訊，電容值愈大對(duì)低頻雜訊效果愈 佳，有漏電流限制故不可使用過(guò)大。Connon電感 ：抑制Common Mode雜訊，感值愈大對(duì)低頻雜訊效果愈佳。DifferentialChokeCommonChokeY電容X電容分析說(shuō)明經(jīng)由這四種元件相互的

11、搭配，達(dá)到雜訊抑制的效果。 在使用上如果 純粹用理論計(jì)算其濾波頻段，其結(jié)果將和實(shí)際測(cè)試有相當(dāng)大的差別 ，這是因?yàn)樨?fù)載阻抗的不同，無(wú)法用理論計(jì)算而得，因此掌握正確 的使用觀念是非常重要的。Differential Mode 雜訊 ：使用X電容、Differential 電感 Common Mode 雜訊 ：使用Y電容、Common 電感 因此在使用前必須先確認(rèn)雜訊是Differential Mode 或是Common Mode 雜訊然后再考慮應(yīng)用那些元件來(lái)抑制雜訊。利用X電容判斷Differential、Common雜訊使用 一個(gè)1uF的電 容加在電源端看雜訊是否減低如果雜訊降低則表示是Diff

12、erential 如果雜訊相同則是Common雜訊。這是一個(gè)快速的判斷方法，對(duì)於Common Mode雜訊可以利用 Y電容和Common電感搭配，達(dá)到雜訊抑制的效果。 而對(duì)於 Differential Mode 雜訊可以利用X電容、Differential 電感搭配 達(dá)到雜訊抑制的效果。結(jié)論說(shuō)明在實(shí)際對(duì)策方法中，如X電容所降低的雜訊有限，可加上一Differential 電感則將會(huì)得到一明顯的效果，如Y電容所降低的雜訊有限，可加上一 Common電感，則將會(huì)得到一明顯的效果。 當(dāng)然雜訊的種類是多樣的，所以一般典型的電源濾波器是包括 Common與Differential Mode兩種濾波元件，

13、但在實(shí)際產(chǎn)品應(yīng)用上我們 可以透過(guò)正確的診斷方法，選取有效的對(duì)策元件即可。LayoutCalculations :L = 1.5nH (cap) + 4*1nH(vias) + 2*1.4nH (pin-via) + 2*11.2nH(cap-via) = 30.7nHV = L*(dI/dt) = 30.7nH*25MA/s = 768mVLayout # 1DecouplingCapacitorVias to VCCVias to GNDDecoupling: Decoupling: LayoutCalculations :L = 1.5nH (cap) + 2*1nH(vias) + 1.

14、4nH (pin-via) + 11.2nH(cap-via) + 11.2nH(pin-cap) = 27.3 nHV = L*(dI/dt) = 27.3nH*25MA/s = 682mVLayout # 2DecouplingCapacitorVias to VCCVias to GNDDecoupling: LayoutCalculations :L = 1.5nH (cap) + 2*11.2nH(pin-cap) = 23.9nHV = L*(dI/dt) = 23.9nH*25MA/s = 597mVLayout # 3DecouplingCapacitorVias to VCC

15、Vias to GNDDecoupling: LayoutCalculations :L = 1.5nH (cap) + 2*1nH(vias) + 1.4nH (pin-cap) + 1.4nH(pin-via) = 6.3nHV = L*(dI/dt) = 6.3nH*25MA/s = 157mVLayout # 4DecouplingCapacitorVias to VCCVias to GNDEMI Design in - X電容與Y電容效應(yīng)計(jì)算說(shuō)明說(shuō)明GroundGroundACLineYXYY電容不同接地面積的比較I = IS + INI1 = IS + I1NINI1NI = I

16、S + INI10 = IS + I10NINI10N 圖一接到1cm平方面積的接地 圖二接到10cm平方面積的接地用簡(jiǎn)單的電路說(shuō)明上述觀念XcRGINROIOIBRO : 輸出阻抗Xc : 電容阻抗RG ：接地阻抗依電壓分流原理可分別求得Io與IB如下Io =XC + RGIN = INXC + RG + RO RB RO + RB Io = ROIN = INXC + RG + RO RO RO + RB 計(jì)算接地阻抗及電容阻抗RG = /A= 1.724 x 10-8 = (2/2f)-1/2=o = 4 x 10-7 H/m = (2 x 1.724 x 10-8/2 x 106 x

17、4 x 10-7)-1/2 = 6.608 x 10-5 RG1 = 1.724 x 10-8/10-4 x 6.608 x 10-5 = 2.6RG10 = 1.724 x 10-8/10-2 x 6.608 x 10-5 = 0.026Xc = 1/2fCX22c = 1/2 x 106 x 2200 x 10-9 = 0.072X47c = 1/2 x 106 x 4700 x 10-9 = 0.033計(jì)算接地面積為1cm，信號(hào)頻率1MHz，電容值為2200P時(shí)之IO、IBXc = 0.072 RG1 = 2.6 Ro = 10 I01 = 0.072 + 2.6IN = IN = 0.

18、2 IN10 + 0.072 + 2.6 2.672 12.672 IB1 = 10IN = IN = 0.8 IN10 + 0.072 + 2.6 10 12.672 計(jì)算接地面積為10cm，信號(hào)頻率1MHz，電容值為2200P時(shí)之IO、IBXc = 0.072 RG10 = 0.026 Ro = 10 IO10 = 0.072 + 0.026IN = IN = 0.01 IN10 + 0.072 + 0.026 0.098 10.098IB10 = 10IN = IN = 0.99 IN10 + 0.072 + 0.026 10 10.098輸出雜訊降低20 log (IO1/IO10) = 20 log (0.2/0.01) = 26dBIO1 = 0.033 + 2.6IN = IN = 0.2 IN10 + 0.033 + 2.6 2.633 12.633改變電容值為4700P時(shí)之IO、IBIB1 = 10IN = IN = 0.8 IN10 + 0.033 + 2.6 10 10.059IO10 = 0.033 +