新編第六章：半導(dǎo)體存儲器資料

1、第六章：半導(dǎo)體存儲器61 半導(dǎo)體存儲器概述(i sh)62 隨機(jī)存取存儲器 63 只讀存儲器 64 存儲器的擴(kuò)展與應(yīng)用 65 高速緩沖存儲器 共六十一頁61 半導(dǎo)體存儲器概述(i sh) 存儲器是構(gòu)成計(jì)算機(jī)的三大(sn d)硬件之一存儲器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線 DB控制總線 CB地址總線 AB輸出設(shè)備 CPUCPU含主板、總線輸入、輸出設(shè)備存儲器內(nèi)存、外存共六十一頁61 半導(dǎo)體存儲器概述(i sh) 按存儲器與CPU的關(guān)系(gun x)分為：內(nèi)存和外存一、內(nèi)存即內(nèi)部存儲器的簡稱，又稱主存 用來存放正在運(yùn)行的程序和數(shù)據(jù)，可以被CPU或 外設(shè)直接訪問； 內(nèi)存具有存取速度快的能力，從而

2、保證計(jì)算機(jī)的 工作速度； 內(nèi)存一般都以半導(dǎo)體存儲器作為存儲介質(zhì)。共六十一頁61 半導(dǎo)體存儲器概述(i sh)二、外存就是外部存儲器，也稱輔存 存放暫不處理的程序和數(shù)據(jù)，不直接與CPU相連接； 外存通過接口電路與系統(tǒng)相連，其特點(diǎn)是存儲容量大； 外存一般是以磁芯、磁膜或其它磁表面(biomin)材料做為存儲 介質(zhì)，也可以是光盤存儲器或半導(dǎo)體存儲器； 如：硬盤一般為幾十GB、CD盤為650MB、 DVD盤為4.7GB、 “優(yōu)盤”為1G 等。 大容量半導(dǎo)體存儲器如FLASH存儲器的價(jià)格在迅速 下降，閃存制成的“優(yōu)盤“成為了一種很受歡迎的外存。共六十一頁6.1.1 半導(dǎo)體存儲器的分類(fn li)1隨機(jī)

3、讀寫存儲器 RAM（存儲器掉電后信息(xnx)會丟失）2只讀存儲器 ROM（內(nèi)部存儲的信息不會因掉電而丟失）一、RAM 和 ROM雙極型半導(dǎo)體存儲器隨機(jī)讀寫存儲器RAM只讀存儲器ROM可編程ROM可擦除、可再編程ROM不可編程掩膜ROM電擦除的E2PROM紫外線擦除的EPROMMOS型靜態(tài)RAM動態(tài)RAM共六十一頁6.1.1 半導(dǎo)體存儲器的分類(fn li) 二、隨機(jī)讀寫存儲器RAM的分類 根據(jù)制造工藝的不同，RAM 主要(zhyo)有雙極型和 MOS 型兩類。 MOS 型存儲器按信息存放方式又可分為： 1靜態(tài)RAM（Static RAM，簡稱 SRAM） 2動態(tài)RAM（Dynamic RAM

4、，簡稱 DRAM）三、只讀存儲器ROM的分類 1掩膜式ROM：用戶不可對其編程，其內(nèi)容已由廠家設(shè)定好； 2可編程ROM：用戶只能對其進(jìn)行一次編程，寫入后不能更改； 3可擦除PROM：用戶可對其進(jìn)行多次編程，根據(jù)擦除方式分為： 紫外線擦除的PROM，可用紫外線擦除； 電擦除的E2PROM，其內(nèi)容可以擦除和改寫。共六十一頁6.1.2 半導(dǎo)體存儲器的主要(zhyo)技術(shù)指標(biāo)一、存儲容量 ：存儲容量是指系統(tǒng)所能存儲的二進(jìn)制位數(shù) 1用字?jǐn)?shù)位數(shù)表示，以位為單位。如：10244bit 2常用KB、MB、GB和TB為單位表示存儲容量的大小(dxio)。其中 1KB 210B 1024B 1MB 220B 10

5、24KB 1GB 230B 1024MB 1 TB 240B 1024 GB二、存取時(shí)間：從啟動一次存儲器操作到完成該操作所經(jīng)歷的時(shí)間 單位： n S S 存取時(shí)間越小，存取速度越快。 三、功耗：存儲器被加上的電壓與流入電流之乘積 1維持功耗（靜態(tài)功耗） 2操作功耗（動態(tài)功耗）共六十一頁6.1.2 半導(dǎo)體存儲器的主要(zhyo)技術(shù)指標(biāo) 三、存儲周期：連續(xù)兩次獨(dú)立的存儲器操作(cozu)所需要的最短間隔時(shí)間 它是衡量主存儲器工作速度的重要指標(biāo)； 一般情況下，存儲周期略大于存取時(shí)間。四、可靠性：指存儲器對外界電磁場及溫度等變化的抗干擾能力 用平均故障間隔時(shí)間來衡量，為兩次故障之間的平均時(shí)間間隔；

6、 MTBF越長，可靠性越高，存儲器正常工作能力越強(qiáng)； MTBF（Mean Time Between Failures）五、性能/價(jià)格比：衡量存儲器經(jīng)濟(jì)性能好壞的綜合指標(biāo) 性能/價(jià)格比簡稱性價(jià)比，是它關(guān)系到存儲器的實(shí)用價(jià)值； 性能包括前述的各項(xiàng)指標(biāo)； 價(jià)格是指存儲單元本身和外圍電路的總價(jià)格。 共六十一頁6.1.3 存儲器技術(shù)(jsh)的新發(fā)展一、閃速存儲器 Flash Memory Flash 存儲器屬于 E2PROM 類型，在不加(b ji)電的情況下能長期保存 信息。兼有 EPROM 和 RAM 兩者的性能，是具有大容量、非易 失性、低價(jià)格、可在線改寫和較高速度幾個(gè)特性共存的存儲器。 缺點(diǎn)：

7、可擦寫次數(shù)有限和速度較慢。目前還無望取代DRAM。 基于Flash的獨(dú)特優(yōu)點(diǎn)，在主板上已采用Flash存儲 BIOS?？捎米?固態(tài)大容量存儲器，在便攜機(jī)上取代小容量硬盤基本成為可能。二、同步動態(tài)存儲器SDRAM（Synchronous DRAM） SDRAM 基于雙存儲體結(jié)構(gòu)，內(nèi)含兩個(gè)交錯(cuò)的存儲陣列，當(dāng)CPU 訪問一個(gè)存儲陣列時(shí)，另一個(gè)已準(zhǔn)備好讀寫數(shù)據(jù)，使讀取效率得 到成倍提高。理論上速度可與CPU頻率同步。 SDRAM不僅可用做主存，在顯示卡專用內(nèi)存方面也有廣泛應(yīng)用。共六十一頁6.1.3 存儲器技術(shù)(jsh)的新發(fā)展三、雙數(shù)據(jù)傳輸率同步動態(tài)隨機(jī)存儲器 DDR DRAM SDRAM的基礎(chǔ)上，采

8、用延時(shí)鎖定環(huán)（Delay-1ocked Loop）技術(shù) 提供數(shù)據(jù)選通信號對數(shù)據(jù)進(jìn)行精確定位，在時(shí)鐘脈沖的上升沿和 下降(xijing)沿都可傳輸數(shù)據(jù)，在不提高時(shí)鐘頻率的情況下，使數(shù)據(jù)傳輸 速率提高一倍。四、接口動態(tài)隨機(jī)存儲器 DRDRAM（Direct Rambus DRAM） 它與DRAM的區(qū)別在于引腳定義會隨命令而變，一組引腳可根據(jù) 定義成為地址線或控制線。使引腳數(shù)目僅為正常DRAM 的1/3。 在擴(kuò)展芯片容量時(shí)，僅需改變命令而不需增加芯片引腳。 此芯片支持400 MHz外頻，再利用上升沿和下降沿兩次傳輸數(shù)據(jù)， 使數(shù)據(jù)傳輸率達(dá)到800 MHz。共六十一頁6.1.3 存儲器技術(shù)(jsh)的新

9、發(fā)展五、帶高速緩存動態(tài)隨機(jī)存儲器CDRAM（Cached DRAM） CDRAM 通過在 DRAM 芯片上集成一定(ydng)數(shù)量的高速SRAM作為 高速緩沖存儲器Cache和同步控制接口，來提高存儲器的性能。 此芯片使用單一的3V電源，低壓TTL輸入輸出電平，流水線 式存取時(shí)間為7 ns。六、虛擬通道存儲器VCM（Virtual Channel Memory） VCM是一種新興的“緩沖式DRAM”，集成了所謂的“通道緩沖” 技術(shù)，由高速寄存器進(jìn)行配置和控制。在實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)?同時(shí)，VCM還維持著與傳統(tǒng)SDRAM的高度兼容性，所以通常 也把VCM內(nèi)存稱為VCM SDRAM。共六十一頁6.1

10、.3 存儲器技術(shù)(jsh)的新發(fā)展七、快速循環(huán)動態(tài)存儲器FCRAM（Fast Cycle RAM） FCRAM 最主要的特點(diǎn)便是行、列地址同時(shí)（并行）訪問。而不 像普通DRAM那樣，以順序方式進(jìn)行（首先訪問行數(shù)據(jù)，再訪問 列數(shù)據(jù)）。 在完成(wn chng)上一次操作之前，F(xiàn)CRAM便能開始下一次操作。 和 VCM、RDRAM 內(nèi)存技術(shù)不同的是，它面向的并不是PC機(jī)的 內(nèi)存，而是面向諸如顯示內(nèi)存等其它存儲器。 共六十一頁6.2 隨機(jī)存取存儲器 6.2.1 RAM 的基本(jbn)結(jié)構(gòu) 半導(dǎo)體存儲器組成(z chn)框圖 一、存儲芯片的組成：由下述六部分 1存儲矩陣：由存儲元構(gòu)成 2行、列地址譯

11、碼器：對外部地址線上的地址進(jìn)行譯碼 3讀寫控制邏輯電路 4輸入、輸出緩沖電路 5片選控制電路 6輸入/輸出控制電路 共六十一頁6.2.1 RAM 的基本(jbn)結(jié)構(gòu)二、RAM 的工作時(shí)序 為保證存儲器可靠地工作，加到存儲器上的地址、數(shù)據(jù)和相應(yīng) 控制信號必須嚴(yán)格按照時(shí)間順序(shnx)準(zhǔn)確無誤到達(dá)（出現(xiàn)或消失）。RAM 讀操作的時(shí)序圖1讀出操作過程： 地址 片選 讀有效 數(shù)據(jù)共六十一頁6.2.1 RAM 的基本(jbn)結(jié)構(gòu)二、RAM 的工作時(shí)序 為保證存儲器可靠地工作，加到存儲器上的地址、數(shù)據(jù)和相應(yīng) 控制(kngzh)信號必須嚴(yán)格按照時(shí)間順序準(zhǔn)確無誤到達(dá)（出現(xiàn)或消失）。2寫操作過程： RAM

12、 寫操作的時(shí)序圖地址 片選 數(shù)據(jù) 寫有效 共六十一頁6.2.2 靜態(tài)(jngti)隨機(jī)存儲器一、六管NMOS靜態(tài)存儲單元 由六只NMOS管組成。 T1與T2構(gòu)成一個(gè)反相器； T3與T4構(gòu)成另一個(gè)反相器； 兩個(gè)反相器的輸入與輸出 交叉連接，構(gòu)成基本觸發(fā)(chf) 器，作為數(shù)據(jù)存儲單元。 存儲單元是存儲器的核心部分。 按工作方式不同可分為靜態(tài)和動態(tài)兩類。共六十一頁6.2.2 靜態(tài)(jngti)隨機(jī)存儲器二、常見(chn jin)靜態(tài)存儲器 SRAM 芯片 1Intel 2114 SRAM 芯片引腳：18 腳封裝電源：5V容量：1024字4位Intel 2114 的工作方式高阻1未選中數(shù)據(jù)輸入00寫

13、數(shù)據(jù)輸出10讀I/O1I/O4WECS工作方式共六十一頁二、常見靜態(tài)(jngti)存儲器 SRAM 芯片 26116 SRAM芯片(xn pin) 內(nèi)部結(jié)構(gòu)及引腳圖共六十一頁二、常見靜態(tài)(jngti)存儲器 SRAM 芯片 26116 SRAM芯片(xn pin) 工作方式： 主要技術(shù)指標(biāo)： 容量：20488 bit 功耗：操作時(shí)間為80150mA；維持時(shí)間為2mA 存儲時(shí)間：1545nS高阻1未選中數(shù)據(jù)輸入010寫數(shù)據(jù)輸出100讀I/O0I/O7WEOECS工作方式共六十一頁6.2.3 動態(tài)隨機(jī)存儲器一、動態(tài)隨機(jī)存儲器的原理(yunl) 存儲單元存儲信息的原理是：用MOS 管柵極電容保存信息

14、 由于漏電流的存在，柵極電容上存儲的電荷不可能長久保持不變， 為了避免存儲信息丟失，需要定時(shí)地給柵極電容補(bǔ)充電荷。 通常把這種操作稱作刷新(shu xn)或再生。 基本存儲電路主要有六管、四管、三管和單管等幾種形式。四管動態(tài) MOS存儲單元 單管動態(tài)存儲電路 共六十一頁6.2.3 動態(tài)隨機(jī)存儲器二、常見(chn jin)動態(tài)RAM芯片 Intel 2164A動態(tài)(dngti)RAM芯片引腳：16 腳封裝電源：5V容量：64K1 位共六十一頁6.3 只讀存儲器 ROM6.3.1 ROM 的分類 與RAM不同，ROM一般需由專用裝置寫入數(shù)據(jù)(shj)。 按照數(shù)據(jù)寫入方式特點(diǎn)不同，ROM可分為以下幾

15、種：1固定ROM： 也稱掩膜ROM，在制造時(shí)廠家利用利用掩膜技術(shù)直接把數(shù)據(jù)寫入 存儲(cn ch)器中，ROM制成后，其存儲(cn ch)的數(shù)據(jù)也就固定不變了，用戶對 這類芯片無法進(jìn)行任何修改。2一次性可編程ROM（PROM）： PROM在出廠時(shí)，存儲內(nèi)容全為1（或0），用戶根據(jù)自己的需要， 利用編程器將信息寫入。PROM進(jìn)行編程后，就不能再修改。共六十一頁3光可擦除可編程ROM（EPROM）： 是采用(ciyng)浮柵技術(shù)生產(chǎn)的可編程存儲器，用戶可通過編程器將信息 寫入。編程結(jié)束后，撤除電源，信息不會丟失。 當(dāng)外部能源（紫外線光源）加到 EPROM 上時(shí)，從而擦除了所有 寫入的信息。這樣EP

16、ROM又可以寫入新的信息。4電可擦除可編程ROM（E2PROM）： 也是采用浮柵技術(shù)生產(chǎn)的可編程ROM，其存儲單元的是隧道管， 隧道MOS管也是利用浮柵是否存有電荷來存儲二值數(shù)據(jù)的。 不同的是隧道MOS管是用電擦除的，并且擦除的速度要快的多。5快閃存儲器（Flash Memory）： 其存儲單元也采用浮柵型MOS管，但數(shù)據(jù)的擦除和寫入分開進(jìn)行， 數(shù)據(jù)寫入方式與EPROM相同，需要輸入一個(gè)較高的電壓。 需要為芯片提供兩組電源，一個(gè)字的寫入時(shí)間約為200微秒。 芯片可擦除/寫入100萬次以上，E2PROM可重復(fù)擦寫1萬次以上。 共六十一頁6.3.2 常見(chn jin)EPROM芯片 一、Int

17、el 2716 EPROM 芯片(xn pin)（只讀存儲器 20488bit）12716 的內(nèi)部結(jié)構(gòu)和外部引腳（a）引腳 （b） 邏輯符號共六十一頁Intel 2716 的內(nèi)部結(jié)構(gòu)共六十一頁一、Intel 2716 EPROM 芯片(xn pin)（只讀存儲器 20488bit）22716 的工作(gngzu)方式 引腳方式PD/PGMCSVPP/V數(shù)據(jù)總線狀態(tài)讀出00+5輸出未選中1+5高阻待機(jī)1+5高阻編程輸入寬52 ms的正脈沖1+25輸入校驗(yàn)編程內(nèi)容00+25輸出禁止編程01+25高阻共六十一頁6.3.2 常見(chn jin)EPROM芯片型號容量結(jié)構(gòu)最大讀出時(shí)間/ns制造工藝電源

18、/V管腳數(shù)27081K8bit350450NMOS5，+122427162K8bit300450NMOS+5242732A4K8bit200450NMOS+52427648 K8bit200450NMOS+5282712816K8bit250450NMOS+5282725632K8bit200450NMOS+5282751264K8bit250450NMOS+528二、常用(chn yn)的EPROM 芯片 共六十一頁6.4 存儲器的擴(kuò)展(kuzhn)與應(yīng)用6.4.1 存儲芯片的擴(kuò)展(kuzhn) 設(shè)：存儲器的字節(jié)數(shù)為：M 存儲器的字長為：N 存儲芯片的字?jǐn)?shù)為：K 存儲芯片的字長為：L一、位擴(kuò)

19、展（字長位數(shù)的擴(kuò)展） 當(dāng)： L N 時(shí)，即 芯片字長 L 小于存儲器要求的字長 N 時(shí)，要進(jìn)行字長位數(shù)擴(kuò)展 方法：1地址線、控制線 CS、WE 等并聯(lián) 2芯片的數(shù)據(jù)線分別接 數(shù)據(jù)線 的高位和低位 3需要的芯片數(shù)為：N / L （這些芯片稱為位擴(kuò)展組） 舉例：用 8K 1 位芯片組成 8K 8 位的存儲器 由于存儲芯片的容量有限，要構(gòu)成一定容量的存儲器，就要用 多片存儲芯片進(jìn)行組合擴(kuò)充，以滿足對存儲器容量的要求。共六十一頁I/O8I/O7I/O6I/O5I/O4I/O3I/O28 K11CSWRD7D0數(shù)據(jù)總線CSWR控制總線A12地址總線A0用 8K 1 位芯片(xn pin)組成 8K 8

20、位的存儲器共六十一頁6.4.1 存儲芯片的擴(kuò)展(kuzhn)二、字?jǐn)U展(kuzhn)（字?jǐn)?shù)的擴(kuò)展(kuzhn)） 當(dāng)： K M 時(shí)，即 芯片字?jǐn)?shù) K 小于構(gòu)成存儲器的字?jǐn)?shù) M 時(shí)，要進(jìn)行字?jǐn)?shù)擴(kuò)展。 方法： 1片內(nèi)地址線、讀寫控制線OE、WE 等并聯(lián) 2片選線 CS 要單獨(dú)連接（多余的地址線經(jīng)譯碼后和其相連） 3需要的芯片數(shù)為：M / K （這些芯片稱為字?jǐn)U展組） 舉例：用 16K 8 位芯片組成 64K 8 位的存儲器共六十一頁2-4譯碼器0123A15A141681CEWE1682CEWE1683CEWE1684CEWEA13A0WED7D0用 16K 8 位芯片(xn pin) 組成 64

21、K 8 位的存儲器共六十一頁16K 8 位芯片組成 64K 8 位存儲器中各芯片地址(dzh)空間分配表高位地址A15 A14片內(nèi)地址A13A12 A11A2A1A0地址說明10 00 0 0 0 0 0 0 0 1 1 1 1 1 1最低地址：0000 H最高地址：3FFFH20 10 1 0 0 0 0 0 0 1 1 1 1 1 1最低地址：4000 H最高地址：7FFFH31 01 0 0 0 0 0 0 0 1 1 1 1 1 1最低地址：8000 H最高地址：BFFFH41 11 1 0 0 0 0 0 0 1 1 1 1 1 1最低地址：C000 H最高地址：FFFFH地址(dz

22、h)片號共六十一頁6.4.1 存儲芯片的擴(kuò)展(kuzhn) 三、字、位同時(shí)(tngsh)擴(kuò)展 芯片字長 L 小于存儲器要求的字長 N 時(shí)，L N 進(jìn)行位擴(kuò)展 芯片字?jǐn)?shù) K 小于存儲器要求的字?jǐn)?shù) M時(shí)，K M 進(jìn)行字?jǐn)?shù)擴(kuò)展 擴(kuò)展原則：1先按位擴(kuò)展：片內(nèi)地址線、控制線CS、OE、WE 等并聯(lián)； 由 N / L 個(gè)芯片構(gòu)成一個(gè) KN 的位擴(kuò)展組。2將 KN 位擴(kuò)展組當(dāng)做一個(gè)的芯片進(jìn)行字?jǐn)U展； 片（組）內(nèi)地址線、讀寫控制線OE、WE 等并聯(lián)3片選線 CS 要單獨(dú)連接（多余的地址線經(jīng)譯碼后和其相連）4需要的芯片數(shù)為：M / K N / L 擴(kuò)展舉例：用 1K 4 位的2114芯片組成 4K 8 位的存儲

23、器共六十一頁用 1K 4 位的 2114 芯片(xn pin)組成 4K 8 位的存儲器24譯碼器A11A10D3D0I/O1 I/O4RAM4A9 A0WECSD7D4WRA7A0Y0Y2Y3Y1I/O1 I/O4I/O1 I/O4I/O1 I/O4I/O1 I/O4I/O1 I/O4I/O1 I/O4I/O1 I/O4RAM4RAM3RAM3RAM2RAM2RAM1RAM1A9 A0A9 A0A9 A0A9 A0A9 A0A9 A0A9 A0WEWEWEWEWEWEWECSCSCSCSCSCSCS共六十一頁1K 4位芯片(xn pin)組成 4K 8 位存儲器中各芯片地址空間分配表 地址組

24、號高位地址A11 A10片（組）內(nèi)地址A9 A8 A7 A2 A1 A0地址說明10 00 00 0 0 0 0 0 1 1 1 1 1 1最低地址：0000H最高地址：03FFH20 10 10 0 0 0 0 0 1 1 1 1 1 1最低地址：0400 H最高地址：7FFFH31 01 00 0 0 0 0 0 1 1 1 1 1 1最低地址：0800 H最高地址：0BFFH41 11 10 0 0 0 0 0 1 1 1 1 1 1最低地址：0C00 H最高地址：0FFFH共六十一頁6.4.2 存儲器與 CPU 的連接(linji) 存儲器與CPU的連接(linji)實(shí)際上是存儲器與三

25、總線中相關(guān)信號線的連接CPU對存儲器進(jìn)行訪問時(shí)： 首先要在地址總線上發(fā)地址信號，選擇要訪問的存儲單元； 接著，根據(jù)操作的類型向存儲器發(fā)出讀/寫控制信號； 最后在數(shù)據(jù)總線上進(jìn)行信息交換。共六十一頁6.4.2 存儲器與 CPU 的連接(linji)1數(shù)據(jù)線連接：應(yīng)使存儲器與CPU的數(shù)據(jù)線相匹配2控制線連接：主要的控制線有 RD 讀信號； WR 寫信號； M/IO 存儲器/輸入輸出控制信號； ALE 地址鎖存信號；DEN 數(shù)據(jù)允許(ynx)信號；DT/R 數(shù)據(jù)收發(fā)信號； BHE 高位數(shù)據(jù)允許信號 ； MRDC 最大模式下的讀信號；MVTC 最大模式下的寫信號3地址線的連接： 系統(tǒng)地址總線中 低位地址

26、與存芯片器的地址相連； 系統(tǒng)地址總線中 高位地址線通過適當(dāng)?shù)淖g碼電路產(chǎn)生片選信號， 根據(jù)對存儲器地址范圍的要求，連接到相應(yīng)芯片的片選信號端； 實(shí)現(xiàn)正確的存儲器地址空間分配。共六十一頁8086 CPU 構(gòu)成的最小模式(msh)系統(tǒng)存儲器I/0芯片地址總線數(shù)據(jù)總線82868282STBOEBHETOEA19A16ALE RD WRM/IO BHE DEN DT/RAD15AD08086CPU地址地址/數(shù)據(jù)共六十一頁6.4.2 存儲器與 CPU 的連接(linji)二、存儲器系統(tǒng)(xtng)設(shè)計(jì)舉例：1在 8086 最小模式下，用二片 6116 存儲芯片（2K8位）組成 4KB 的16位 的存儲器；

27、6116與8086 CPU的連接 高位地址線不參與譯碼 6116OEWECED7D070 6116OEWECEA0A19A12D15D8A11A1RDWRBHEA10A0A10A0（1）（2）共六十一頁由2K 8 位芯片組成(z chn) 4KB 的16 位存儲器中各芯片地址空間分配表地址高位地址A19A12片（組）內(nèi)地址A11A10 A9A3A2A1A0地址說明（1）不能確定 0 0 0 0 0 0 1 1 1 1 1 100范圍： 000 H 偶 FFE H（2）不能確定 0 0 0 0 0 0 1 1 1 1 1 111范圍： 000 H 奇 FFF H為保證(bozhng)存儲器的地址

28、確定，高位地址線必須參與譯碼共六十一頁6.4.2 存儲器與 CPU 的連接(linji)2在 8088 最下模式下，用一片(y pin) 27128 EPROM（16K8位）和 二片 6264（8K8位）RAM存儲芯片，組成 32K8 位的存儲器。 高位地址線采用譯碼法：地址是唯一的。 27128 的地址從 20000H 開始 6264 的地址從 30000H 開始 27128 的片內(nèi)地址：00000H03FFFH 6264的片內(nèi)地址：00000H01FFFH芯片A19A18A17A16A15A14A13A12A11A10 A1A0地址范圍27128 0 0 1 0 0 0 1 0 0 0 0

29、 0 0 0 1 1 0 0 0 0 1 1 1 1 20000H23FFFH16264 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 30000H31FFFH26264 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 32000H33FFFH共六十一頁在 8088 最小模式下 32K 存儲器的連線圖A17A13A19A14A16A15A18A13A0D7D0M/IOWRRD共六十一頁6.4.2 存儲器與 CPU 的連接(linji)3將上述(shngsh)地址改為： 27128的地址為：0000

30、0H03FFFH16264的地址為：04000H05FFFH26264的地址為：06000H07FFFH 地址分配表如下：芯片A19A18A17A16A15A14A13A12A11A10 A1A0地址范圍27128 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 00000H03FFFH16264 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 1 1 1 1 04000H05FFFH26264 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 0 0 0 0 1 1 1 1 06000H07FFFH

31、 畫出在 8088 最小模式下 32K存儲器的連線圖：共六十一頁在 8088 最小模式下 32K 存儲器的連線圖A17A13A19A14A16A15A18A13A0D7D0M/IOWRRDY1共六十一頁4分析下圖：8088 最小模式系統(tǒng)下 24K存儲器的地址(dzh)范圍8088 最小模式系統(tǒng) 8KB ROM 和 16KB RAM 存儲器連接圖27641626426264A14A13A15A16A17A18A19A12A0D7D0M/IOWRRD&A12共六十一頁6.4.2 存儲器與 CPU 的連接(linji) 8088 最小模式系統(tǒng)(xtng)下24K存儲器的地址范圍：地址分配表如下：芯片

32、A19A18A17A16A15A14A13A12A11A10 A1A0地址范圍26264 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 30000H31FFFH16264 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 32000H33FFFH2764 0 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 3E000H3FFFFH共六十一頁6.4.2 存儲器與 CPU 的連接(linji)5在8088最小模式(msh)下，組成 24K8 位的存儲器： 一片

33、2764（8K8位）ROM 和二片6264 （8K8位）RAM 高位地址線采用譯碼法，要求的地址范圍如下： 6264 的地址為：F0000HF3FFFH 2764 的地址為：FE000HFFFFFH地址分配表：芯片A19A18A17A16A15A14A13A12A11A10 A1A0地址范圍16264 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 F0000HF1FFFH26264 1 1 1 1 1 1 1 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 F2000HF3FFFH2764 1 1 1 1 1 1 1 1 1

34、 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 FE000HFFFFFH共六十一頁在8088最小模式下，組成 24K8 位的存儲器27641626426264A14A13A15A16A17A18A19A12A0D7D0M/IOWRRD&A12共六十一頁8086最大模式(msh)系統(tǒng)下32K16位RAM存儲器連接圖68086最大模式(msh)系統(tǒng)下設(shè)計(jì)舉例共六十一頁6.5 幾種新型(xnxng)存儲器簡介 1閃速存儲器（Flash Memory） Flash 存儲器是1983 年由 Intel 公司首先(shuxin)推出的，商品化于1988 年。就其本質(zhì)而言，F(xiàn)lash 存儲器屬

35、于 E2PROM 類型，在不加電的情況下能長期保持存儲的信息。F1ash 存儲器之所以被稱為閃速存儲器，是因?yàn)橛秒姴脸宜俣群芸欤c E2PROM 擦除一個(gè)地址（一個(gè)字節(jié)或16位字）的時(shí)間相同。 Flash 存儲器既有 MROM 和 RAM 兩者的性能，又有 MROM、DRAM 一樣的高密度、低成本和小體積。它是目前惟一具有大容量、非易失性、低價(jià)格、可在線改寫和較高速度幾個(gè)特性共存的存儲器。 同 DRAM 比較，F(xiàn)1ash 存儲器有兩個(gè)缺點(diǎn)：可擦寫次數(shù)有限和速度較慢。所以從目前看，它還無望取代 DRAM，但它是一種理想的文件存儲介質(zhì)，特別適用于在線編程的大容量、高密度存儲領(lǐng)域。）共六十一頁6.

36、5 幾種新型(xnxng)存儲器簡介2同步(tngb)動態(tài)存儲器 SDRAM（Synchronous DRAM） SDRAM 是同步動態(tài)存儲器，又稱為同步 DRAM。 SDRAM 基于雙存儲體結(jié)構(gòu)，內(nèi)含兩個(gè)交錯(cuò)的存儲陣列，當(dāng) CPU 從一個(gè)存儲體或陣列訪問數(shù)據(jù)的同時(shí)，另一個(gè)已準(zhǔn)備好讀寫數(shù)據(jù)。 通過兩個(gè)存儲陣列的緊密切換，讀取效率得到成倍提高。 SDRAM不僅可用做主存，在顯示卡專用內(nèi)存方面也有廣泛應(yīng)用。 SDRAM也將應(yīng)用于一種集成主存和顯示內(nèi)存的結(jié)構(gòu)共享內(nèi)存 結(jié)構(gòu)（UMA）當(dāng)中。許多高性能顯示卡價(jià)格昂貴，就是因?yàn)槠鋵?用顯示內(nèi)存成本極高，UMA 技術(shù)利用主存作顯示內(nèi)存，不再需要 增加專門的顯

37、示內(nèi)存，因此在很大程度上降低了系統(tǒng)成本。 共六十一頁6.5 幾種(j zhn)新型存儲器簡介3雙數(shù)據(jù)(shj)傳輸率同步動態(tài)隨機(jī)存儲器 DDR DRAM（Double Data Rate DRAM） 在同步動態(tài)讀寫存儲器SDRAM的基礎(chǔ)上，采用延時(shí)鎖定環(huán)（Delay 1ocked Loop）技術(shù)提供數(shù)據(jù)選通信號對數(shù)據(jù)進(jìn)行精確定位，在 時(shí)鐘脈沖的上升沿和下降沿都可傳輸數(shù)據(jù)，這就在不提高時(shí)鐘頻率 的情況下，使數(shù)據(jù)傳輸率提高一倍。 由于DDR DRAM 需要新的高速時(shí)鐘同步電路和符合JEDEC 標(biāo)準(zhǔn)的 存儲器模塊，所以主板和芯片組的成本較高，一般只能用于高檔服 務(wù)器和工作站上。共六十一頁6.5 幾種

38、(j zhn)新型存儲器簡介4接口(ji ku)動態(tài)隨機(jī)存儲器 DRDRAM（Direct Rambus DRAM） 從1996年開始，Rambus 公司就在Intel公司的支持下制定出新一代 RDRAM 標(biāo)準(zhǔn)，這就是 DRDRAM。它與傳統(tǒng) DRAM 的區(qū)別在于 引腳定義會隨命令而變，同一組引腳線可以被定義成地址線，也可 以被定義成控制線。 其引腳數(shù)僅為正常DRAM 的1/3。當(dāng)需要擴(kuò)展芯片容量時(shí)，只需要 改變命令，不需要增加芯片引腳。 這種芯片可以使數(shù)據(jù)傳輸率達(dá)到800 MHz。同時(shí)通過把單個(gè)內(nèi)存芯 片的數(shù)據(jù)輸出通道從 8 位擴(kuò)展成 16位，這樣在100 MHz時(shí)就可以使 最大數(shù)據(jù)輸出率達(dá)

39、到 1.6 GB/s。 共六十一頁6.5 幾種(j zhn)新型存儲器簡介5帶高速緩存動態(tài)隨機(jī)存儲器CDRAM（Cached DRAM） CDRAM 是日本三菱電氣公司開發(fā)的專有技術(shù)，通過在 DRAM 芯片上集成一定(ydng)數(shù)量的高速 SRAM 作為高速緩沖存儲器 Cache 和同步控制接口，來提高存儲器的性能。 這種芯片使用單一的 +3V電源，低壓TTL輸入輸出電平。 目前三菱公司可以提供的CDRAM為 4MB 和16MB 版本，其片 內(nèi) Cache為16KB，與128位內(nèi)部總線配合工作，可以實(shí)現(xiàn)100MHz 的數(shù)據(jù)訪問。共六十一頁6.5 幾種新型(xnxng)存儲器簡介6虛擬(xn)通道存儲器VCM（Virtual Channel Memory） VCM由 NEC公司開發(fā)，是一種新興的“緩沖式DRAM”，該技術(shù)將在大 容量 SDRAM中采用。它集成了所謂的“通道緩沖”，由高速寄存器進(jìn)行 配置和控制。 在實(shí)現(xiàn)高速數(shù)據(jù)傳輸（即“帶寬”增大）的同時(shí)，VCM 還維持著與傳統(tǒng) SDRAM的高度兼容性，所以通常也把 VCM內(nèi)存稱為 VCM SDRAM。 在設(shè)計(jì)上，系統(tǒng)（主要是主板