4102電磁量能器讀出電子學(xué)

1、第四章 BESIII探測(cè)器.北京正負(fù)電子對(duì)撞機(jī)艱苦改造工程初步設(shè)計(jì)：.；電磁量能器讀出電子學(xué) 概述 電磁量能器讀出電子學(xué)的主要功能是丈量電荷量，從而確定粒子在CsI晶體中的能量損失，同時(shí)給出粗略的粒子擊中晶體的時(shí)間信息。讀出電子學(xué)采用傳統(tǒng)的電荷丈量方法。首先對(duì)電荷信號(hào)進(jìn)展積分，積分后的信號(hào)經(jīng)過(guò)放大、CR-(RC)2成形后，信號(hào)波形的峰值電壓與電荷量成正比。經(jīng)過(guò)對(duì)峰值電壓的丈量得到待測(cè)的電荷量，根據(jù)峰位出現(xiàn)的時(shí)辰，可以得到粒子擊中晶體的時(shí)間。電磁量能器讀出電子學(xué)的任務(wù)條件是：加速器的對(duì)撞周期為8ns，一級(jí)觸發(fā)判選的延遲時(shí)間為6.4s。為了實(shí)如今一級(jí)觸發(fā)判選完成前不喪失好事例，電磁量能器電子學(xué)采用

2、數(shù)字流水線的任務(wù)方式。系統(tǒng)控制、數(shù)據(jù)讀出等部分采用VME總線規(guī)范。電磁量能器電子學(xué)讀出系統(tǒng)的設(shè)計(jì)除了保證按要求精度完成電荷量丈量外，還思索了探測(cè)器性能測(cè)試及觸發(fā)等部分的任務(wù)需求，盡能夠?yàn)槠涮峁┓奖?。本系統(tǒng)設(shè)計(jì)了三種任務(wù)方式，根據(jù)VME主設(shè)備的指令可以方便的切換：對(duì)撞任務(wù)方式，校準(zhǔn)任務(wù)方式和增益調(diào)理任務(wù)方式。1) 對(duì)撞任務(wù)方式 這是在對(duì)撞機(jī)對(duì)撞時(shí)譜儀系統(tǒng)取數(shù)的任務(wù)方式，20MHz時(shí)鐘、L1均由觸發(fā)系統(tǒng)提供且與對(duì)撞的周期同步。2) 校準(zhǔn)任務(wù)方式 檢測(cè)系統(tǒng)各個(gè)通道的好壞及非線性采用這種任務(wù)方式。這時(shí)由測(cè)試控制器提供20MHz時(shí)鐘、L1信號(hào)，并提供一系列線性良好的電荷量，對(duì)各個(gè)通道的線性進(jìn)展測(cè)試，而非

3、線性修正在VME的主設(shè)備中進(jìn)展。3) 增益調(diào)理任務(wù)方式為了減少電磁量能器與觸發(fā)之間的電纜，簡(jiǎn)化譜儀系統(tǒng)，擬將8路信號(hào)的模擬“和送給觸發(fā)。為了保證各個(gè)通道增益的一致性，需求在模擬相加前對(duì)各個(gè)通道增益進(jìn)展調(diào)整。在增益調(diào)理任務(wù)方式時(shí)，測(cè)試控制器根據(jù)VME主設(shè)備的指令產(chǎn)生調(diào)理增益所須的串行時(shí)鐘及串行數(shù)據(jù)，主放大器中的串行解碼電路自動(dòng)完成解碼和增益值的調(diào)整。 任務(wù)原理及電子學(xué)讀出系統(tǒng)的構(gòu)造1. 系統(tǒng)任務(wù)條件及目的根據(jù)譜儀系統(tǒng)整體需求及物理丈量目的的要求，電磁量能器讀出電子學(xué)系統(tǒng)參數(shù)總結(jié)如下所示： 系統(tǒng)時(shí)鐘 20MHz 觸發(fā)判選L1延遲 6.4s 單通道事例率 不大于1KHz 電荷丈量范圍 0.5fc 1

4、500fc 輸入端等效噪聲電荷(Q) 0.16 fc (200keV) 通道數(shù) 6272 積分非線性 1 修正前 通道之間串?dāng)_ 0.3 電子學(xué)數(shù)字化動(dòng)態(tài)范圍 15bit 給觸發(fā)信息 8路模擬和 通道增益可在線調(diào)整 增益不一致性不大于202. 系統(tǒng)框圖圖4.10-12為電磁量能器讀出電子學(xué)框圖。主要分為四部分，即：前置放大器Preamplifier、主放大器Post amplifier、電荷丈量系統(tǒng)Q module及測(cè)試控制系統(tǒng)TEST control。在晶體上在探測(cè)器旁邊 2電荷量時(shí)間量提 取 1GlobalBufferLocalBuffer10 bitADC主放大器 16 VM ECLK前放

5、Analog SumL1ResetL1SCLK，DINTest, DACBuffer fullTEST ControlL1CLKTriggerFan out Baffer fullL1 Reset圖4.10-12電磁量能器讀出電子學(xué)框圖(1) 前置放大器電磁量能器總計(jì)運(yùn)用6272塊CsI晶體，每塊晶體上安裝兩個(gè)型號(hào)為S274408的光二極管。兩個(gè)電荷靈敏前置放大器安裝在光二極管的背后，經(jīng)過(guò)一個(gè)屏蔽鋁盒固定在晶體上。前放的低壓及光二極管的偏壓均由主放大器提供。前放與主放經(jīng)過(guò)一根14芯屏蔽雙紐線相銜接。(2) 主放大器主放大器除了提供適當(dāng)?shù)脑鲆嫱?，還對(duì)前放信號(hào)進(jìn)展準(zhǔn)高斯成形，以降低噪聲。主放大器的

6、輸出信號(hào)經(jīng)過(guò)一根34芯雙紐電纜送到電荷丈量插件。主放大器給觸發(fā)的是快成形信號(hào)，經(jīng)過(guò)VME主設(shè)備可以調(diào)理每個(gè)通道的增益。 8個(gè)通道“快信號(hào)模擬相加后，以差分方式送給觸發(fā)。(3) 電荷丈量及測(cè)試控制系統(tǒng)數(shù)字化由10bit 、20MHz 的FADC來(lái)完成。為了實(shí)現(xiàn)15 bit的數(shù)字化動(dòng)態(tài)范圍，采用了分量程的數(shù)字化方法：被測(cè)的電壓信號(hào)被同時(shí)送到A、B、C三個(gè)放大器，這三個(gè)放大器的增益比為：KAKBKC1832。A、B、C三路同時(shí)被數(shù)字化，取其中之一為待測(cè)的電荷值，選取順序?yàn)镼C、QB、QA。當(dāng)QC不飽和時(shí)，F(xiàn)ADC值小于FF，選QC為丈量值。當(dāng)QC飽和時(shí)FADC值為FF，選QB為丈量值，當(dāng)QC、QB飽

7、和時(shí)，選QA為丈量值，數(shù)字化、尋峰及選擇峰值等均由硬件完成，不會(huì)添加額外的死時(shí)間。Q插件為9U VME插件。每個(gè)插件為32 個(gè)通道，除具有數(shù)字化功能外，還具有數(shù)據(jù)處置及傳送的功能。VME主設(shè)備經(jīng)過(guò)TEST Control 可以選擇三種不同的任務(wù)方式。系統(tǒng)任務(wù)所須的時(shí)鐘及控制信號(hào)由TEST Control提供或經(jīng)過(guò)TEST Control提供。TEST Control為VME插件，每個(gè)VME機(jī)箱上有一個(gè)。3 任務(wù)原理(1) 前置放大器電磁量能器總計(jì)運(yùn)用6272塊CsI晶體。每塊晶體上安裝兩個(gè)PIN光敏二極管及兩個(gè)前放。前放為低噪聲電荷靈敏放大器。電原理圖4.10-13如下所示。 圖4.10-13

8、 前置放大器原理圖輸入級(jí)Q1，Q4為共源共基組合。Q1為JFET。輸出級(jí)由Q2，Q10組成。為了減小電源紋波對(duì)噪聲的奉獻(xiàn)，濾波部分由Q5，Q9組成的晶體管電容倍增器來(lái)完成，從而大大降低濾波器的低端截止頻率。前放設(shè)置了校準(zhǔn)輸入端，由校準(zhǔn)電容C1、模擬開(kāi)關(guān)K構(gòu)成。模擬開(kāi)關(guān)K開(kāi)路時(shí)，C1上的穩(wěn)定電荷量Q由DAC輸出電壓V來(lái)決議：，當(dāng)模擬開(kāi)關(guān)K閉合時(shí)，電荷Q被送到電荷前放。校準(zhǔn)電路可用來(lái)檢測(cè)電子學(xué)系統(tǒng)的好壞，標(biāo)定通道增益，也可以對(duì)每個(gè)電子學(xué)通道的非線性進(jìn)展測(cè)試。前置放大器的主要目的為：增益 1mV/fc等效輸入端噪聲Q 0.16fc (輸入端電容為80pf)動(dòng)態(tài)范圍 0.5fc 1500fc 輸出衰減

9、時(shí)間 50s最大線性輸出 2V電荷靈敏放大器輸出信號(hào)后沿衰減較慢，在一定的計(jì)數(shù)率下，信號(hào)會(huì)產(chǎn)生“堆積。假設(shè)“堆積電平過(guò)高，將使前放的動(dòng)態(tài)范圍減小。設(shè)輸入信號(hào)的計(jì)數(shù)率為，電流脈沖的電荷量為Q，“堆積信號(hào)平均的輸出電壓為，那么，這里，Cf1012，f =5010-6，Qmax = 1500fc (思索最嚴(yán)重的堆積情況)。因此得到 。 的“堆積電壓平均值對(duì)放大器動(dòng)態(tài)范圍的影響是可以忽略的。 由于CsI晶體的光衰減時(shí)間常數(shù)為1s，探測(cè)器的電流信號(hào)寬度根本上沒(méi)有變化，所以，彈道虧損本身就很小為常數(shù)，不會(huì)影響能量分辨。前放的輸出采用差分信號(hào)。兩個(gè)前放A、B的輸出、低壓、PIN二極管的偏壓及校準(zhǔn)信號(hào)等均經(jīng)過(guò)

10、一根14芯帶屏蔽的雙紐線與主放大器相連。(2) 主放大器 主放大器原理圖框如下：A+BABCR(RC)2from Test ControlTo Q丈量To TriggerABFrom PreamplifierBLR圖4.10-14主放大器原理框圖為了提高信噪比，消除“堆積，主放大器中采用了具有極零相消功能的CR-(RC)2成形電路。為了保證光搜集效率及對(duì)成形后脈沖峰部的取樣精度，成形電路的時(shí)間常數(shù)不可過(guò)小與1s相比，但也不能太大，否那么將引起較大的死時(shí)間。參考BELLE的閱歷和我們初步實(shí)驗(yàn)的結(jié)果闡明： CR-(RC)2 成形電路的時(shí)間常數(shù)為1s較適宜。 由于電荷量與信號(hào)的峰值電壓成正比，而AD

11、C是以20MHz的頻率不斷地對(duì)信號(hào)采樣、AD變換。為了保證ADC的取樣點(diǎn)可以落在“峰部，即要求信號(hào)“峰部的寬度應(yīng)大于ADC的取樣間隔。假設(shè)“峰部定義為在“峰部?jī)?nèi)各點(diǎn)與峰值的偏向不超越 0.1時(shí)，那么經(jīng)過(guò) 1s的CR-(RC)2成形電路后，“峰部寬度為ns。對(duì)于20MHz的取樣頻率來(lái)說(shuō)，ADC在信號(hào)“峰部可以取2個(gè)或3個(gè)點(diǎn)。主放大器的主要功能為：A：接受前放的差分信號(hào)，為減小干擾，運(yùn)用了高共模遏止比的差分接納器接納前放A、前放B的信號(hào)。主放經(jīng)過(guò)跳線可以對(duì)兩個(gè)前放的信號(hào)做如下的選擇：A、B或?？梢蕴岣咝旁氡?，而A、B可用于當(dāng)某一通道損壞后，選擇另一通道繼續(xù)任務(wù)，而通道增益根本不變。B：對(duì)前放信號(hào)放

12、大、CR-(RC)2成形，以提高信噪比及保證對(duì)峰值的取樣精度。C：為前放提供低壓、PIN二極管偏壓及在線校準(zhǔn)刻度信號(hào)。D：為保證提供應(yīng)觸發(fā)的各路增益的一致性包括CsI、PIN二極管，每路的增益經(jīng)過(guò)三線串聯(lián)總線可在線調(diào)整。串行數(shù)據(jù)總計(jì)17bit，前5 個(gè)bit為插件地址，中間4 bit為通道地址，后8 bit為通道增益的設(shè)定值。首先對(duì)串行插件地址解碼。當(dāng)?shù)刂放c本插件地址一樣時(shí)，根據(jù)4 bit的通道地址產(chǎn)生相應(yīng)的片選信號(hào)，從而完成一次通道增益數(shù)值的寫(xiě)入，增益調(diào)理是靠數(shù)字電位器MAX5400來(lái)實(shí)現(xiàn)的。由于MAX5400沒(méi)有存儲(chǔ)功能，所以每次斷電后重新開(kāi)機(jī)，在系統(tǒng)初始化時(shí)，VME主設(shè)備應(yīng)將各通道的增益

13、數(shù)值逐一寫(xiě)入，并對(duì)寫(xiě)入的增益值進(jìn)展檢查。經(jīng)過(guò)CR微分的“快信號(hào)經(jīng)過(guò)可變?cè)鲆娣糯笃骱螅?路信號(hào)模擬相加，最后以查差分方式送給觸發(fā)。E：經(jīng)過(guò)CR-(RC)2成形、放大的信號(hào)經(jīng)過(guò)基線恢復(fù)電路后，經(jīng)過(guò)單端差分變換器送Q丈量插件。(3) 電荷丈量A：分量程數(shù)字化BESIII電磁量能器要求丈量單個(gè)晶體的能量上限大于2GeV，下限為1MeV。為了保證足夠的動(dòng)態(tài)范圍和丈量精度，數(shù)字化的量程必需不小于15bit。由于15bit、20MHz的ADC價(jià)錢(qián)很高，我們采用3個(gè)10bit的FADC將主放大器輸出的電荷信號(hào)分成3個(gè)量程進(jìn)展數(shù)字化，選擇3個(gè)丈量值中不飽和的最小量程的值作為最后的丈量結(jié)果。量 程增 益滿 量 程

14、最小丈量值數(shù)字化分辨CsI分辨總分辨退化高22.5GeV0.625GeV1.410-32.110-20.2%中20.625GeV0.078GeV2.310-32.910-20.3%低160.078GeV 20 MeV1.110-33.710-20.04%0.6MeV3.510-27.310-211%上表中數(shù)字化分辨和碘化銫晶體CsI分辨是相對(duì)于每一個(gè)量程最小丈量值的計(jì)算結(jié)果，也是每一個(gè)量程的最壞情況。從上表的結(jié)果可以看出，分成3個(gè)量程以后不但可以覆蓋物理上要求的動(dòng)態(tài)范圍，并且當(dāng)丈量值大于20MeV時(shí)數(shù)字化分辨大大小于碘化銫晶體的固有分辨，對(duì)物理實(shí)驗(yàn)總分辨的影響可以忽略不計(jì)。當(dāng)最小丈量值降到0.

15、6MeV時(shí)數(shù)字化分辨只使得總分辨比碘化銫晶體的固有分辨添加了11。B：電荷量的獲取2流水線216尋 峰緩 存主放輸出FADCFADCFADC閾值編碼器及選擇TH圖4.10-15電荷丈量框圖探測(cè)器輸出的信號(hào)經(jīng)前置放大器和主放大器后成形為一個(gè)準(zhǔn)高斯波形，其峰值正比于在探測(cè)器中堆積的能量。主放的輸出信號(hào)經(jīng)過(guò)3個(gè)不同倍數(shù)的放大器分成3個(gè)不同的量程，分別由3個(gè)10Bit的FADC以20MHz的時(shí)鐘頻率采樣。經(jīng)過(guò)數(shù)字流水線獲得適宜的延遲時(shí)間，假設(shè)探測(cè)器輸出的電流信號(hào)的衰減時(shí)間常數(shù)是1s，對(duì)于時(shí)間常數(shù)為1s的成形電路主放大器輸出波形的達(dá)峰時(shí)間為3s。為了保證在L1信號(hào)到達(dá)以后的3s的尋峰時(shí)間窗口內(nèi)可以找到峰

16、值，必需適當(dāng)設(shè)置數(shù)字流水線的延遲時(shí)間，使得L1信號(hào)到達(dá)時(shí)主放大器輸出波形曾經(jīng)出現(xiàn)了1.5s。因此，實(shí)際上的主放大器輸出波形的達(dá)峰時(shí)辰和L1到達(dá)時(shí)辰的時(shí)間差正益處于3s尋峰時(shí)間窗口的中間點(diǎn)上，即使系統(tǒng)參數(shù)有些變化，也能找到峰值。三個(gè)FADC的輸出經(jīng)過(guò)編碼器及選擇邏輯后，根據(jù)三個(gè)FADC的飽和情況來(lái)確定“有效量程并把“有效量程FADC的輸出連同量程編碼一同接到流水線。“有效量程定義為：假設(shè)低量程FADC值小于1023FADC的飽和值，那么低量程為“有效量程，量程編碼為零。假設(shè)低量程FADC值等于1023FADC的飽和值，而中量程FADC小于1023，那么中量程為“有效量程，量程編碼為1。假設(shè)低量程

17、、中量程FADC的值均等于1023，那么高量程為“有效量程，量程編碼為2。尋峰后將峰值與閾值相比較，假設(shè)大于閾值，那么將數(shù)據(jù)緊縮標(biāo)志位存放器置1，并將峰值及數(shù)據(jù)緊縮標(biāo)志位存放器當(dāng)前值一同存入數(shù)據(jù)緩存器，等待數(shù)據(jù)讀出。C：VME接口每個(gè)通道的數(shù)據(jù)由Power PC經(jīng)過(guò)VME機(jī)箱讀出。采用9U的VME插件，每個(gè)插件有32個(gè)通道，構(gòu)成A24:D32的VME從設(shè)備。采用令牌方式讀出各通道數(shù)據(jù)緩存器中的數(shù)據(jù)。每個(gè)通道收到令牌后，假設(shè)其數(shù)據(jù)超越閾值，那么將數(shù)據(jù)讀出。假設(shè)其數(shù)據(jù)沒(méi)有過(guò)閾，那么將令牌傳給下一個(gè)通道，用此方法經(jīng)過(guò)令牌的傳送來(lái)緊縮數(shù)據(jù)。相當(dāng)於有了一個(gè)虛擬的全局緩存器。各個(gè)插件之間采用CBLT方式讀

18、出。 (4) 測(cè)試控制器測(cè)試控制器的主要功能為：A： 在對(duì)撞任務(wù)方式時(shí)，轉(zhuǎn)發(fā)并扇出由Trigger送來(lái)的20MHz時(shí)鐘、L1及L1 reset信號(hào)。B：在校準(zhǔn)任務(wù)方式時(shí)，產(chǎn)生電荷丈量所必需20MHz時(shí)鐘及L1信號(hào)。根據(jù)VME指令設(shè)置刻度所需求的電荷量經(jīng)過(guò)16 bit DAC及檢測(cè)脈沖。C：在增益調(diào)理的任務(wù)方式時(shí)，根據(jù)VME指令產(chǎn)生調(diào)理增益所需求的信號(hào)：串行時(shí)鐘及串行數(shù)據(jù)。串行數(shù)據(jù)為17bit。前9 bit為地址碼，后8 bit為通道增益的設(shè)定值。每次調(diào)理增益，測(cè)試控制器發(fā)出串行時(shí)鐘的個(gè)數(shù)為17，波特率為0.5K。在非增益調(diào)理任務(wù)方式時(shí)，測(cè)試控制器不產(chǎn)生串行時(shí)鐘及串行數(shù)據(jù)，從而消除了增益調(diào)理電路

19、對(duì)主放的干擾。D：從各個(gè)電荷讀出插件可以得到未讀事例大于某一設(shè)定值的標(biāo)志信號(hào)，將這些標(biāo)志信號(hào)“線或以后，送給測(cè)試控制器。只需這個(gè)總的標(biāo)志信號(hào)有效，測(cè)試控制器便發(fā)出中斷，懇求Power PC讀出數(shù)據(jù)。圖 4.10-16 測(cè)試控制框圖DIN121Trigger16bit DACSCLKDACTestL1插件地址20MHz晶 振分 頻延遲成形可編程邏 輯VME1.校準(zhǔn)及調(diào)理增益2.對(duì)撞任務(wù)方式2TriggerCLK(5) 扇出由于觸發(fā)只能給電磁量能器電子學(xué)提供一個(gè)20MHz時(shí)鐘、L1及L1 reset信號(hào)，讀出電子學(xué)每個(gè)通道在任務(wù)時(shí)，均需求時(shí)鐘、L1和L1 reset信號(hào)。為此，必需對(duì)時(shí)鐘、L1及L

20、1 reset信號(hào)扇出。讀出電子學(xué)設(shè)計(jì)了三級(jí)扇出：一級(jí)為系統(tǒng)扇出。讀出電子學(xué)總計(jì)有6272個(gè)數(shù)據(jù)通道，每個(gè)電荷量插件有32個(gè)通道，總計(jì)有16個(gè)VME機(jī)箱，每個(gè)VME機(jī)箱有16個(gè)插件。由Trigger來(lái)的信號(hào)經(jīng)一級(jí)扇出產(chǎn)生16個(gè)L1、L1 reset和20MHz時(shí)鐘信號(hào)，分別送到每個(gè)VME機(jī)箱的測(cè)試控制器上。一級(jí)扇出由一個(gè)VME插件完成。二級(jí)扇出即機(jī)箱級(jí)扇出，由本機(jī)箱的測(cè)試控制器完成。二級(jí)扇出經(jīng)過(guò)VME自定義總線將L1、L1 reset及時(shí)鐘送到各個(gè)插件。插件內(nèi)32個(gè)數(shù)據(jù)通道的扇出為三級(jí)扇出，由電荷丈量插件本人完成。4. 系統(tǒng)構(gòu)造電荷靈敏前放將探測(cè)器的電荷信號(hào)轉(zhuǎn)變?yōu)殡妷盒盘?hào)，經(jīng)主放大器放大、準(zhǔn)高斯成形后，送到電荷丈量插件數(shù)字化。數(shù)字化部分采用VME總線規(guī)范，每個(gè)VME機(jī)箱有一個(gè)VME主設(shè)備Power PC，16個(gè)電荷丈量插件總計(jì)512個(gè)數(shù)據(jù)通道和一個(gè)測(cè)試控制器。數(shù)字化的結(jié)果經(jīng)過(guò)VME主設(shè)備將數(shù)據(jù)送出。VME主設(shè)備除進(jìn)展常規(guī)的數(shù)據(jù)讀取外，還可經(jīng)過(guò)測(cè)試控制器實(shí)現(xiàn)通道增益修正、電子學(xué)刻度等任務(wù)。電磁量能器電子學(xué)總計(jì)有6272個(gè)數(shù)據(jù)通道。主要分為三大部分：前放、主放及電荷丈量。前放安裝在CsI晶體上，經(jīng)過(guò)一根20芯屏蔽雙紐線與主放大器銜接。主放大器為NIM單寬插件，每個(gè)插件中有16路主放。插有主放大器插件的NIM機(jī)箱和插有電荷丈量