VerilogHDL的無符號數(shù)和有符號數(shù)運(yùn)算

1、verilog分類：資料摘錄2011-05-0917:161213人閱讀評論（2）收藏舉報目錄（?）+在數(shù)字電路中，出于應(yīng)用的需要，我們可以使用無符號數(shù)，即包括0及整數(shù)的集合；也可以使用有符號數(shù)，即包括0和正負(fù)數(shù)的集合。在更加復(fù)雜的系統(tǒng)中，也許這兩種類型的數(shù)，我們都會用到。有符號數(shù)通常以2的補(bǔ)碼形式來表示。圖1列出了4位二進(jìn)制表示法所對應(yīng)正負(fù)數(shù)。進(jìn)一步觀察，我們發(fā)現(xiàn)兩種類型數(shù)的加減法是一樣的，做加法和減法就是在數(shù)輪上按正時鐘轉(zhuǎn)轉(zhuǎn)或按反時鐘轉(zhuǎn)。比方說，1001+0100，意味著從1001按照順時鐘方向移動4個位置，其結(jié)果為1101。在無符號數(shù)類型中，它代表（+9）+（+4）=+13；而在有符號數(shù)

2、類型中，它則代表（-7）+（+4）=-3。從數(shù)輪上看，若是加法所得的結(jié)果溢出了，那么也就是穿越了數(shù)輪的臨界點。注意這個臨界點對于無符號數(shù)和有符號數(shù)來說，是不一樣的：無符號數(shù)，是介于1111和0000之間；有符號數(shù)，則是介于0111和1000之間。物理加減法的行為正好和數(shù)輪的移動類似。只要所有的運(yùn)算子和結(jié)果具有相同的位寬，那么有符號數(shù)或無符號數(shù)的形式就可用于相同的電路。比方說，設(shè)a、b和sum都是8位信號，表達(dá)式無論這些信號被轉(zhuǎn)譯成有符號數(shù)或無符號數(shù)，它都會引用相同的硬件且使用相同的二進(jìn)制表示法。這種現(xiàn)象在其他算術(shù)運(yùn)算中也是正確的（但是它不可用于非算術(shù)運(yùn)算中，比方說有理數(shù)運(yùn)算或溢出標(biāo)志位的生成）

3、。ThrasholdofoverflowforunsignediDim呂t$ub|r4cia阿塔他陽日mounlTreibclddorerflawitwsignedformat圖14位二進(jìn)制數(shù)輪此外，當(dāng)運(yùn)算子或其結(jié)果的位寬不同時，我們需要區(qū)分它究竟使用哪一種符號類型。因為不同的符號類型需要不同的擴(kuò)展位。對于無符號數(shù)，前置一個0，即所謂的零擴(kuò)展位；對于有符號數(shù)來說，需要前置n個所謂的符號擴(kuò)展位。比方說4位二進(jìn)制表示的-5為1011；當(dāng)其擴(kuò)展成8位時，應(yīng)該變?yōu)?111_1011，而不是0000_1011。舉個例子，設(shè)a和sum為8位信號，b為4位信號即b3b2b1b0。表達(dá)式需要將b擴(kuò)展為8位。如

4、果是無符號數(shù)形式，那么b擴(kuò)展為0000_b3b2b1b0；如果是有符號數(shù)形式，那么b擴(kuò)展為b3b3b3b3_b3b2b1b0。上述表達(dá)式所引用的硬件包括位寬擴(kuò)展電路和加法器。因為對于有符號數(shù)和無符號數(shù)來說，擴(kuò)展電路是不同的；所以上面那個表達(dá)式，對應(yīng)有符號數(shù)和無符號數(shù)形式，要使用不同的硬件實現(xiàn)。2Verilog-1995中的有符號數(shù)在Verilog-1995中，只有integer數(shù)據(jù)類型被轉(zhuǎn)移成有符號數(shù)，而reg和wire數(shù)據(jù)類型則被轉(zhuǎn)移成無符號數(shù)。由于integer類型有固定的32位寬，因此它不太靈活。我們通常使用手動加上擴(kuò)展位來實現(xiàn)有符號數(shù)運(yùn)算。下面的代碼片段將描述有符號數(shù)和無符號數(shù)的運(yùn)算：

5、在第一條語句中，a、b和suml有相同的位寬，因此無論是轉(zhuǎn)譯成有符號數(shù)還是無符號數(shù)，它都將引用相同的加法器電路。在第二條語句中，c的位寬僅為4，在加法運(yùn)算中，它的位寬會被調(diào)整。因為reg類型被作為無符號數(shù)看待，所以c的前面會被自動置入0擴(kuò)展位。在第三條語句中，我們給c手動前置4個0,以實現(xiàn)和第二個表達(dá)式一樣的效果。在第四條語句中，我們需要把變量轉(zhuǎn)譯成有符號數(shù)。為了實現(xiàn)所需的行為，c必須擴(kuò)展符號位到8位。沒有其他的辦法，只好手動擴(kuò)展。在代碼中，我們重復(fù)復(fù)制c的最高位4次（4c3）來創(chuàng)建具有擴(kuò)展符號位的8位數(shù)。3Verilog-2001中的有符號數(shù)在Verilog-2001中，有符號形式也被擴(kuò)展到

6、reg和wire數(shù)據(jù)類型中。哈哈，新加一個關(guān)鍵字，signed,可以按照下面的方式定義：使用有符號數(shù)據(jù)類型，第2節(jié)所述代碼可以被改寫為：第一條語句將引用一個常規(guī)的加法器，因為a、b和suml具有相同的位寬。第二條語句，所有的右手邊變量都具有signed數(shù)據(jù)類型，c被自動擴(kuò)展符號位到8位。因此，無需再手動添加符號位。在小型的數(shù)字系統(tǒng)中，我們通常可以選用有符號數(shù)或者無符號數(shù)。然而，在一些大型的系統(tǒng)中，會包括不同形式的子系統(tǒng)。Verilog是一種弱類型語言，無符合變量和有符號變量可以在同一表達(dá)式中混用。根據(jù)Verilof的標(biāo)準(zhǔn)，只有當(dāng)所有右手邊的變量具有signed數(shù)據(jù)類型屬性的時候，擴(kuò)展符號位才被

7、執(zhí)行。否則，所有的變量都只擴(kuò)展0?？紤]下面的代碼片段：由于c不具有signed數(shù)據(jù)類型屬性，因此右手邊的變量b和c的擴(kuò)展位為0。Verilog有兩個系統(tǒng)函數(shù)，$signed和$口門signed(),用以將括號內(nèi)的表達(dá)式轉(zhuǎn)換為signed和unsigned數(shù)據(jù)類型。比方說，我們可以轉(zhuǎn)換c的數(shù)據(jù)類型，現(xiàn)在，右手邊的所有變量都具有signed數(shù)據(jù)類型屬性，因此b和c將擴(kuò)展符號位。在復(fù)雜的表達(dá)式中，混用signed和unsigned數(shù)據(jù)類型將引入一些微妙的錯誤，因此應(yīng)當(dāng)避免混用。如果真的很有必要，那么表達(dá)式需要保持簡單，同時通用轉(zhuǎn)換函數(shù)，以確保數(shù)據(jù)類型的一致性。VerilogHDL分類：技術(shù)心得201

8、1-04-2922:44422人閱讀評論(0)收藏舉報執(zhí)行算術(shù)操作和賦值時，注意哪些操作數(shù)為無符號數(shù)、哪些操作數(shù)為有符號數(shù)非常重要。無符號數(shù)存儲在：*線網(wǎng)*一般寄存器基數(shù)格式表示形式的整數(shù)有符號數(shù)存儲在：整數(shù)寄存器十進(jìn)制形式的整數(shù)下面是一些賦值語句的實例：reg0:5Bar;integerTab;Bar=-4d12;/寄存器變量的十進(jìn)制數(shù)為，向量值為Tab=-4d12;整數(shù)的十進(jìn)制數(shù)為，位形式為。-4d12/4/結(jié)果是10737。41821-12/4/結(jié)果是-3因為是普通寄存器類型變量，只存儲無符號數(shù)。右端表達(dá)式的值為（的二進(jìn)制補(bǔ)碼）。因此在賦值后，存儲十進(jìn)制值。在第二個賦值中，右端表達(dá)式相同

9、，值為，但此時被賦值為存儲有符號數(shù)的整數(shù)寄存器。存儲十進(jìn)制值一（位向量為）。注意在兩種情況下，位向量存儲內(nèi)容都相同；但是在第一種情況下，向量被解釋為無符號數(shù)，而在第二種情況下，向量被解釋為有符號數(shù)。下面為具體實例：Bar=-4d12/4;Tab=-4d12/4;Bar=-12/4Tab=-12/4在第一次賦值中，被賦于十進(jìn)制值（位向量為）。而在第二個賦值中，被賦于與十進(jìn)制（位值為）。在第三個賦值中賦于與第一個賦值相同的值。這是因為只存儲無符號數(shù)。在第四個賦值中，被賦于十進(jìn)制值一。下面是另一些例子：Bar=4-6;Tab=4-6;Bar被賦于十進(jìn)制值（一的二進(jìn)制補(bǔ)碼），而被賦于十進(jìn)制值一（位向量為，）。，注面為另一個實例：Bar=-2+(-4);Tab=-2+(-4);Bar被賦于十進(jìn)制值(位向量為)，而被賦于十進(jìn)制值一(位向量為1110)1。0因為對跟型變量的乘法(都默認(rèn)為無符號數(shù)相乘，所以不能直接用號來表示。我是這樣處理的：先把兩個操作數(shù)變?yōu)樵创a，再用循環(huán)進(jìn)行移位相加，結(jié)果是對的，但是綜合出來的結(jié)果占有的資源比較多，比直接調(diào)用庫里的乘法器占用資源