7段數(shù)碼顯示譯碼器設(shè)計

1、附表1：廣州大學(xué)學(xué)生實驗報告開課學(xué)院及實驗室：物理與電子工程 電子樓317 2016年 4 月 28 日 學(xué) 院物電學(xué)院年級、專業(yè)、班電子131姓名李穎康學(xué)號1319200024實驗課程名稱EDA技術(shù)實驗成績實驗項目名稱7段數(shù)碼顯示譯碼器設(shè)計指 導(dǎo) 教 師宋沛一、實驗?zāi)康模簩W(xué)習(xí)7段數(shù)碼顯示譯碼器設(shè)計；學(xué)習(xí)VerilogHDL的多層次設(shè)計方法。二、實驗內(nèi)容：（1）首先按7段譯碼器真值表，完成7段BCD碼譯碼器的設(shè)計。作為7段BCD碼譯碼器，輸出信號LED7S的7位分別接如圖4-1數(shù)碼管的7個段，高位在左，低位在右。例如當(dāng)LED7S輸出為“1101101”時，數(shù)碼管的7個段：g、f、e、d、c、b

2、、a分別接1、1、0、1、1、0、1；接有高電平的段發(fā)亮，于是數(shù)碼管顯示“5”。 （2）設(shè)計該譯碼器，在QuartusII上對其進(jìn)行編輯、編譯、綜合、適配、仿真，給出其所有信號的時序仿真波形（提示：用輸入總線的方式給出輸入信號仿真數(shù)據(jù)）。引腳鎖定及硬件測試。建議選實驗電路模式6，用數(shù)碼8顯示譯碼輸出， 鍵8/7/6/5四位控制輸入，硬件驗證譯碼器的工作性能。（3）將設(shè)計加入4位二進(jìn)制計數(shù)器，經(jīng)上面設(shè)計的16進(jìn)制7段譯碼器顯示。三、實驗HDL描述：7段數(shù)碼顯示譯碼器： module DECL7S (A,LED7S); input3:0 A; output6:0 LED7S; reg6:0 LED

3、7S; always (A) case(A) 4b0000 : LED7S = 7b0111111; 4b0001 : LED7S = 7b0000110; 4b0010 : LED7S = 7b1011011; 4b0011 : LED7S = 7b1001111; 4b0100 : LED7S = 7b1100110; 4b0101 : LED7S = 7b1101101; 4b0110 : LED7S = 7b1111101; 4b0111 : LED7S = 7b0000111; 4b1000 : LED7S = 7b1111111; 4b1001 : LED7S = 7b110111

4、1; 4b1010 : LED7S = 7b1110111; 4b1011 : LED7S = 7b1111100; 4b1100 : LED7S = 7b0111001; 4b1101 : LED7S = 7b1011110; 4b1110 : LED7S = 7b1111001; 4b1111 : LED7S = 7b1110001; default : LED7S = 7b0111111; endcaseendmodul四、仿真結(jié)果：7段數(shù)碼顯示譯碼器：四位二進(jìn)制計數(shù)器：計數(shù)器和譯碼器連接電路原理圖：仿真結(jié)果：五、引腳鎖定：六、硬件測試結(jié)果：七、實驗心得:通過這次實驗，理解了7段數(shù)碼管顯示譯碼器的原理和設(shè)計流程。八、思考題無說明：各學(xué)院