數(shù)字電路與邏輯設(shè)計7

1、第七章 常用中規(guī)模時序邏輯電路71 計數(shù)器72 寄存器和移位寄存器73 脈沖序列信號發(fā)生器計數(shù)器711 計數(shù)器的概述 7111 計數(shù)器概念模的概念 7112 計數(shù)器分類712 異步計數(shù)器713 同步計數(shù)器 711 計數(shù)器的概述計數(shù)器是一種對輸入脈沖進(jìn)行計數(shù)的時序邏輯電路，被計數(shù)的脈沖信號稱為計數(shù)脈沖。7111 計數(shù)器概念模的概念計數(shù)器中的“數(shù)”是用觸發(fā)器的狀態(tài)組合來表示，它在運(yùn)行時，所經(jīng)歷的狀態(tài)是周期性，即總是在有限個狀態(tài)中循環(huán)，通常一次循環(huán)所包含的狀態(tài)總數(shù)稱為計數(shù)器的“?！?。7112 計數(shù)器分類1.按計數(shù)的功能來分：加法、減法和可逆計數(shù)器2.按進(jìn)位基數(shù)來分：二進(jìn)制計數(shù)器和非二進(jìn)制計數(shù)器3.按

2、計數(shù)的進(jìn)位方式（脈沖輸入方式）：同步（并行）和異步（串行）712 異步計數(shù)器7121 異步二進(jìn)制計數(shù)器 1異步二進(jìn)制加計數(shù)器 2異步二進(jìn)制減計數(shù)器 *3異步二進(jìn)制可逆計數(shù)器7122 中規(guī)模異步計數(shù)器 1電路符號和引腳含義 2邏輯功能 3應(yīng)用7121 異步二進(jìn)制計數(shù)器1異步二進(jìn)制加計數(shù)器1J0 Q0 CP0K0 Q0J1 Q1 CP1K1 Q1J2 Q2 CP2K2 Q2CP1J0 Q0 CP0K0 Q0J1 Q1 CP1K1 Q1J2 Q2 CP2K2 Q2CP2異步二進(jìn)制減計數(shù)器*3異步二進(jìn)制可逆計數(shù)器1J0 Q0 CP0K0 Q0J1 Q1 CP1K1 Q1J2 Q2 CP2K2 Q2CP

3、1J0 Q0 CP0K0 Q0J1 Q1 CP1K1 Q1J2 Q2 CP2K2 Q2CP7122 中規(guī)模異步計數(shù)器二五十進(jìn)制異步計數(shù)器（7490）1電路符號與引腳符號14個引腳的集成芯片6個輸入端，4個輸出端QAQBQCQD為數(shù)據(jù)輸出端S91和S92 為直接置位端 R01和R02為直接復(fù)位端CPA和CPB分別為脈沖輸入端電源VCC（5腳）地GND（10腳） QA QB QC QD CPA 7490 CPB S91 S92 R01 R02 (6) (7) (2) (3) (12) (9) (8) (11)(14)(1)邏輯功能直接復(fù)位置9計數(shù)輸入輸出CPR01R02S91S92QAQBQCQD

4、1100000110000011100100計數(shù)0000002應(yīng)用1）構(gòu)成二進(jìn)制和五進(jìn)制計數(shù)器 i)一位二進(jìn)制計數(shù)器 ii)一位五進(jìn)制計數(shù)器M=2 QA CPA QA QB QC QD CPA 7490 CPB QA QB QC QD CPA 7490 CPBM=5 QBQCQD CPB(最高位) (最低位) 2）構(gòu)成十進(jìn)制計數(shù)器8421碼5421碼M=5 M=2 QA QBQCQD 最低位(LSB)最高位(MSB) 計數(shù)脈沖 CPAM=5 M=2 QBQCQD QA最低位(LSB)最高位(MSB) 計數(shù)脈沖 CPB CPA QA QB QC QD CPA 7490 CPB QA QB QC

5、QD CPA 7490 CPB3）構(gòu)成九進(jìn)制計數(shù)器（采用反饋復(fù)位法）4）構(gòu)成二十四進(jìn)制計數(shù)器5）構(gòu)成六十進(jìn)制計數(shù)器*6）構(gòu)成100分頻器、1000分頻器 QA QB QC QD CPA 7490 CPB S91 S92 R01 R02&1 0 0 110 0 0 0 QA QB QC QD CPA 7490 CPB QA QB QC QD CPA 7490 CPB常見中規(guī)模異步計數(shù)器：1、十進(jìn)制（BCD）異步計數(shù)器 7490 74290 74390 744902、二進(jìn)制異步計數(shù)器 7493 74293 743933、可預(yù)置數(shù)的十進(jìn)制計數(shù)器 74176 741964、可預(yù)置數(shù)的二進(jìn)制異步計數(shù)器

6、74177 74197713同步計數(shù)器7131 同步計數(shù)器 1同步二進(jìn)制加計數(shù)器 2同步二進(jìn)制減計數(shù)器 *3同步二進(jìn)制可逆計數(shù)器7132 中規(guī)模同步計數(shù)器 1電路符號和引腳含義 2邏輯功能 3應(yīng)用分別用J-K 觸發(fā)器和D觸發(fā)器設(shè)計一個三位二進(jìn)制加計數(shù)器。推廣到n位二進(jìn)制計數(shù)器000001111110010101100011Q2Q1Q0Q2n+1Q1n+1Q0n+1000001001010010011011100100101101110110111111000 Q1 Q0 Q200011110 00010 11101Q1 Q0Q200011110 00101 10101 Q1 Q0Q200011

7、110 01001 110017131 同步計數(shù)器1同步二進(jìn)制加計數(shù)器用JK觸發(fā)器實現(xiàn)n位二進(jìn)制同步加計數(shù)器，驅(qū)動方程為：J0K01J1K1Q0J2K2Q1Q0J3K3Q2Q1Q0Jn1Kn1Qn-2Qn-3Q1Q0用D觸發(fā)器實現(xiàn)n位二進(jìn)制同步加計數(shù)器，驅(qū)動方程為：D0Q0D1Q1Q0D2Q2(Q1Q0)D3Q3(Q2Q1Q0)Dn1Qn-1（Qn-2Qn-3Q1Q0）2同步二進(jìn)制減計數(shù)器 *3同步二進(jìn)制可逆計數(shù)器用JK觸發(fā)器實現(xiàn)n位二進(jìn)制同步減計數(shù)器，驅(qū)動方程為：J0K01J1K1Q0J2K2Q1Q0J3K3Q2Q1Q0Jn1Kn1Qn-2Qn-3Q1Q0用D觸發(fā)器實現(xiàn)n位二進(jìn)制同步減計數(shù)器

8、，驅(qū)動方程為：D0Q0D1Q1Q0D2Q2(Q1Q0)D3Q3(Q2Q1Q0)Dn1Qn-1（Qn-2Qn-3Q1Q0）7132 中規(guī)模同步計數(shù)器可預(yù)置的四位二進(jìn)制同步計數(shù)器（74161）1電路符號和引腳含義16個引腳的集成芯片9個輸入端，5個輸出端QAQBQCQD為數(shù)據(jù)輸出端CP為脈沖輸入端T和P為使能輸入端電源VCC（16腳）地GND（8腳）OC為溢出進(jìn)位輸出端Cr 為異步清零端 LD為同步預(yù)置端 T QA QB QC QDP 74161 OC CP Cr LD A B C D (1) (9) (3) (4) (5) (6) (14) (13) (12) (11)(10)(7)(2)(15

9、)2邏輯功能異步清零同步預(yù)置保持計數(shù)當(dāng)同步計數(shù)器加到“1111”時，OC=TQAQBQCQD=1輸入輸出CPCrLDPTABCDQAQBQCQD0000010ABCDABCD110保持110保持1111計數(shù)74161工作原理波形圖Cr 清除Ld 置入D0D1D2D3Q0Q1Q2Q3CP 時鐘數(shù)據(jù)輸入P 允許T 允許輸出串行進(jìn)位輸出 Occ 異步 同步 13 14 15 0 1 2 清除 預(yù)置 計數(shù) 禁止3應(yīng)用 1）構(gòu)成十六進(jìn)制計數(shù)器 T QA QB QC QDP 74161 OC CP Cr LD A B C D 1 1 112）構(gòu)成十進(jìn)制計數(shù)器 i)采用反饋復(fù)位法ii)采用反饋預(yù)置法（一)

10、T QA QB QC QDP 74161 OC CP Cr LD A B C D& 1 11& T QA QB QC QDP 74161 OC CP Cr LD A B C D& 1 0 0 0 011&iii)采用反饋預(yù)置法（二) T QA QB QC QDP 74161 OC CP Cr LD A B C D 1 0 1 1 011111 1 1 1100 1 1 03）構(gòu)成256進(jìn)制計數(shù)器（采用同步連接和異步連接） T QA QB QC QDP 74161 OC CP Cr LD A B C D111T QA QB QC QDP 74161 OC CP Cr LD A B C D1T Q

11、A QB QC QDP 74161 OC CP Cr LD A B C D111T QA QB QC QDP 74161 OC CP Cr LD A B C D11114）分析74161構(gòu)成的電路，問這是多少進(jìn)制計數(shù)器；有無掛起現(xiàn)象 T QA QB QC QDP 74161 OC CP Cr LD A B C D 1 0 0 111常見中規(guī)模同步計數(shù)器：1、十進(jìn)制（BCD）同步計數(shù)器 74160 741622、二進(jìn)制同步計數(shù)器 74161 74163 3、可預(yù)置的可逆十進(jìn)制計數(shù)器 74168 74190 741924、可預(yù)置的可逆二進(jìn)制計數(shù)器 74169 74191 7419372 寄存器和移

12、位寄存器寄存器和移位寄存器是常用的時序邏輯電路，能接受、發(fā)送和存放數(shù)據(jù)，具有記憶、清零、預(yù)置等功能，而且能對數(shù)據(jù)進(jìn)行移位。每個觸發(fā)器能存放一位二進(jìn)制數(shù)，n個觸發(fā)器能存放n位數(shù)據(jù)。寄存器的三個基本特征：數(shù)據(jù)存得進(jìn)，記得住，取得出。四位基本的寄存器： Q Q D C1 Q Q D C1 Q Q D C1 Q Q D C1CPD3 D2 D1 D0 Q3 Q3 Q2 Q2 Q1 Q1 Q0 Q0 寄存器和移位寄存器721 鎖存器（暫存器）722 寄存器723 移位寄存器 7231 右移移位寄存器 7232 左移移位寄存器 7233 雙向移位寄存器 7234 中規(guī)模集成移位寄存器 1電路符號和引腳含義

13、 2邏輯功能 3應(yīng)用721 鎖存器（暫存器）采用鐘控觸發(fā)方式的觸發(fā)器，由電位信號控制，存在空翻現(xiàn)象。八位鎖存器（74373）雙拍工作方式 QD QD QD QD QD QD QD QD輸出控制使能G1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q1D 2D 3D 4D 5D 6D 7D 8D“1”“0”722 寄存器采用邊沿或主從觸發(fā)方式的觸發(fā)器，由同步時鐘信號控制，克服空翻毛病。八位寄存器（74374）雙拍工作方式 QD QD QD QD QD QD QD QD輸出控制時鐘1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q1D 2D 3D 4D 5D 6D 7D 8D“0”723 移位寄存器移位寄

14、存器不僅能寄存數(shù)據(jù)，而且對數(shù)據(jù)可進(jìn)行移位；4種不同的工作方式： 并行輸入/并行輸出； 并行輸入/串行輸出； 串行輸入/并行輸出； 串行輸入/串行輸出；7231 右移移位寄存器1D C11D C11D C11D C1串行輸入 Din移位脈沖 CPQ0Q1Q2Q3Dout串行輸出7232 左移移位寄存器7233 雙向移位寄存器當(dāng)M0時，右移當(dāng)M1時，左移1D C11D C11D C11D C1串行輸出 Dout移位脈沖 CPQ0Q1Q2Q3Din串行輸入7234 中規(guī)模集成移位寄存器通用的雙向移位寄存器（74194）1電路符號和引腳含義16個引腳的集成芯片10個輸入端，4個輸出端QAQBQCQD為

15、并行數(shù)據(jù)輸出端QA 為左移串行數(shù)據(jù)輸出端QD 為右移串行數(shù)據(jù)輸出端AD為并行數(shù)據(jù)輸入端DR 為右移串行數(shù)據(jù)輸入端DL 為左移串行數(shù)據(jù)輸入端CP為移位時鐘脈沖輸入端S1和S0為使能輸入端(控制端）電源VCC（16腳）地GND（8腳）Cr 為異步清零端 S1 QA QB QC QDS0 74194 CP Cr DR A B C D DL (1) (2) (3) (4) (5) (6) (7) (15) (14) (13) (12)(10)(9)(11)2邏輯功能異步清零靜態(tài)保持并行送數(shù)右移左移動態(tài)保持輸 入輸 出CrS1S0CPDLDRABCDQAn+1QBn+1QCn+1QDn+10000010

16、QAnQBnQCnQDn111ABCDABCD10100QAnQBnQCn10111QAnQBnQCn1100QBnQCnQDn01101QBnQCnQDn1100QAnQBnQCnQDn3應(yīng)用 1）構(gòu)成環(huán)行計數(shù)器 S0 QA QB QC QDS1 74194 CP Cr DR A B C D DL 1 101D C11D C11D C11D C1CPQ0Q1Q2Q32）構(gòu)成扭環(huán)行計數(shù)器 S0 QA QB QC QDS1 74194 CP Cr DR A B C D DL 1 1011D C11D C11D C11D C1CPQ0Q1Q2Q313）構(gòu)成奇數(shù)分頻器 S0 QA QB QC QDS

17、1 74194 CP Cr DR A B C D DL 1 10&七分頻 1 2 3 4 5 6 7 8 9 10 11 12七分頻器波形圖QAQBQCQD00001000110011101111011100110001100011001110111101114）并行串行的轉(zhuǎn)換 S0 QA QB QC QDS1 74194 CP Cr DR A B C D DL 1 1 0 N1 N2 N3 1&S0 QA QB QC QDS1 74194 CP Cr DR A B C D DL 1 N4 N5 N6 N7 1&STCP0110010 N1 N2 N3 N4 N5 N6 N7 11 0 N1

18、N2 N3 N4 N5 N61 1 0 N1 N2 N3 N4 N51 1 1 0 N1 N2 N3 N41 1 1 1 0 N1 N2 N3 1 0 N1 N2 1 1 0 N1 1 1 1 0 0N7N6N5N4N3N2N1常見中規(guī)模移位寄存器：1、串入/并出移位寄存器 74164（8位）2、串入/串出移位寄存器 7491（8位） 3、并入/串出移位寄存器 74165（8位） 741664、并入/并出移位寄存器 7495 74195 74295 74194 74299 7432373 脈沖序列信號發(fā)生器1、脈沖分配器（節(jié)拍發(fā)生器）將輸入時鐘脈沖經(jīng)過一定的分頻后分別送到各路輸出的邏輯電路，稱

19、為脈沖分配器。它常用來產(chǎn)生各種定時信號（或節(jié)拍脈沖）。它分為計數(shù)型和移位型。計數(shù)型節(jié)拍發(fā)生器的結(jié)構(gòu)框圖如下：譯碼器模M計數(shù)器三位二進(jìn)制計數(shù)器和38譯碼器構(gòu)成的脈沖分配器Q2 Q2D2 CP2Q1 Q1D1 CP1Q0 Q0D0 CP0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74138A2 A1 A0 S1 S2 S3111111111 0 00000010100111001011101111 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0

20、0 1 00 0 0 0 0 0 0 1工作波形圖 1 2 3 4 5 6 7 8 9Y0Y1Y2Y3Y4Y5Y6Y7消除干擾信號的方法：1）用時鐘脈沖封鎖譯碼門，但此時順序脈沖不再是一個接一個。2）將選通脈沖或封鎖脈沖加在控制輸入端。3）選用扭環(huán)行計數(shù)器作為脈沖分配器的計數(shù)器。4）用環(huán)行計數(shù)器構(gòu)成脈沖分配器，其本身即是。移位型節(jié)拍發(fā)生器D0 Q0CP0 D1 Q1CP1 D2 Q2CP2 D3 Q3CP3 D4 Q4CP4 D5 Q5CP5 D6 Q6CP6 D7 Q7CP7 Sd2、序列信號發(fā)生器用來產(chǎn)生規(guī)定的串行脈沖序列信號，它可用計數(shù)型和移位型脈沖分配器構(gòu)成。1）計數(shù)器型代碼發(fā)生器：Q2 Q2D2 CP2Q1 Q1D1 CP1Q0 Q0D0 CP0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74138A2 A1 A0 S1 S2 S3&1100010111000101序列信號發(fā)生器1 0 0移位型代碼發(fā)生器：其結(jié)構(gòu)與移位型計數(shù)器相似，但兩者有著本質(zhì)區(qū)別。序列信號發(fā)生器的結(jié)構(gòu)框圖：假定序列信號發(fā)生器產(chǎn)生的序列周期為Tp，移位寄存器的級數(shù)（觸發(fā)器個數(shù)）為n，應(yīng)滿足關(guān)系式：2n Tp。移位寄存器（右移）反