航天772所高校專項(xiàng)科研計(jì)劃2014年度招標(biāo)課題指南

1、航天772所高校專項(xiàng)科研計(jì)劃2014年度招標(biāo)課題指南目錄 TOC o 1-3 h z u HYPERLINK l _Toc384201035 一、課題指南 PAGEREF _Toc384201035 h 2 HYPERLINK l _Toc384201036 1. 擴(kuò)頻應(yīng)答機(jī)地面檢測設(shè)備 PAGEREF _Toc384201036 h 2 HYPERLINK l _Toc384201037 2. Virtx 4/5型FPGA布局布線工具 PAGEREF _Toc384201037 h 4 HYPERLINK l _Toc384201038 3. 基于PCI-Express總線的FPGA通用試驗(yàn)

2、平臺(tái) PAGEREF _Toc384201038 h 5 HYPERLINK l _Toc384201039 4. 高速低功耗模數(shù)轉(zhuǎn)換器設(shè)計(jì)技術(shù)研究 PAGEREF _Toc384201039 h 7 HYPERLINK l _Toc384201040 5. 12位500MSPS流水線A/D轉(zhuǎn)換器 PAGEREF _Toc384201040 h 9 HYPERLINK l _Toc384201041 6. 緊耦合INS組合導(dǎo)航平臺(tái)研究 PAGEREF _Toc384201041 h 11 HYPERLINK l _Toc384201043 7. 面向空間機(jī)構(gòu)控制的混合信號(hào)SoC的研究 PAGE

3、REF _Toc384201043 h 13 HYPERLINK l _Toc384201044 8. 全數(shù)字DC/DC電源核心控制器的研究 PAGEREF _Toc384201044 h 15 HYPERLINK l _Toc384201045 9. RF MEMS器件設(shè)計(jì) PAGEREF _Toc384201045 h 18 HYPERLINK l _Toc384201046 二、特別聲明 PAGEREF _Toc384201046 h 20 HYPERLINK l _Toc384201047 三、聯(lián)系方式 PAGEREF _Toc384201047 h 20一、課題指南課題1. 擴(kuò)頻應(yīng)答

4、機(jī)地面檢測設(shè)備（一）研究目標(biāo)本課題旨在解決星載應(yīng)答機(jī)研制測試過程中的功能、性能驗(yàn)證和可靠度測試等問題。在芯片的研制測試過程中，保證該設(shè)備完成對應(yīng)答機(jī)芯片的功能、性能與可靠度的測試，確保進(jìn)度、芯片功能、性能滿足用戶要求。（二）研究內(nèi)容課題采用軟件無線電方式，模擬地面和星載應(yīng)答機(jī)之間的測控、測量和數(shù)據(jù)傳輸，通過上位機(jī)實(shí)時(shí)監(jiān)測和控制系統(tǒng)的運(yùn)行。主要的研究內(nèi)容包括：1、應(yīng)答機(jī)接收信號(hào)的基帶/中頻產(chǎn)生算法，即擴(kuò)頻遙控信號(hào)和偽隨機(jī)碼序列測距信號(hào)產(chǎn)生算法的研究與實(shí)現(xiàn)；2、地檢設(shè)備端偽碼測距，測速和多普勒頻移測量算法設(shè)計(jì)實(shí)現(xiàn)；3、遙測信息收發(fā)算法研究與實(shí)現(xiàn)；4、多普勒頻移、噪聲、傳輸衰減、多址等干擾信號(hào)的模擬

5、，并疊加于收發(fā)中頻信號(hào)上，以測試不同傳輸條件下應(yīng)答機(jī)的性能；5、地檢設(shè)備上位機(jī)監(jiān)測/控制軟件，以及地檢設(shè)備端的相應(yīng)接口設(shè)計(jì)研究實(shí)現(xiàn)。（三）成果形式硬件：擴(kuò)頻應(yīng)答機(jī)地面檢測設(shè)備1臺(tái)。軟件：基帶/中頻處理軟件1套，上位機(jī)監(jiān)測/控制軟件1套。文檔：地面檢設(shè)備軟硬件設(shè)計(jì)文檔，地檢設(shè)備用戶使用手冊，上位機(jī)軟件使用手冊。（四）考核指標(biāo)1、功能指標(biāo)準(zhǔn)確接收衛(wèi)星遙測數(shù)據(jù)；模擬地面測距信號(hào)和多普勒頻移，多址等干擾；接收測距偽碼信號(hào)，模擬對衛(wèi)星進(jìn)行測距；模擬對衛(wèi)星進(jìn)行遙控，準(zhǔn)確發(fā)送遙控指令和注入數(shù)據(jù)。2、性能指標(biāo)調(diào)制方式DBPSK/NRZ，擴(kuò)頻碼長1023，碼速率10.23Mchip/s，載波可調(diào)，多普勒頻移范圍

6、+/-100KHz，測速精度小于0.02m/s，測距精度小于0.5m，擴(kuò)頻碼類型平衡Gold碼。（五）研發(fā)周期和考核節(jié)點(diǎn)理論設(shè)計(jì)與驗(yàn)證2014.05-2014.06硬件設(shè)計(jì)開發(fā)2014.06-2014.10部署調(diào)試2014.10-2014.12（六）課題經(jīng)費(fèi)第一階段經(jīng)費(fèi)為20萬元，后續(xù)課題將分階段實(shí)施。（七）課題責(zé)任專家樂立鵬5208。課題2. Virtex 4/5型FPGA布局布線工具（一）研究目標(biāo)在國內(nèi)外學(xué)術(shù)界主流的FPGA布局布線算法的基礎(chǔ)上，借鑒算法核心思想，研究針對Virtex 4/5 FPGA硬件架構(gòu)的布局布線算法，并生成對Vi

7、rtex 4/5 FPGA進(jìn)行配置的碼流文件，開發(fā)出針對Virtex 4/5 FPGA的專用布局布線工具。（二）研究內(nèi)容（1）開展Virtex 4/5硬件架構(gòu)建模研究；（2）多驅(qū)動(dòng)高性能布局布線算法研究；（3）Virtex 4/5碼流生成技術(shù)研究。（三）成果形式 （1）Virtex 4/5通用布局布線工具1套； （2）測試驗(yàn)證環(huán)境1套； （3）課題開發(fā)文檔、測試驗(yàn)證試驗(yàn)文檔； （4）論文1篇，專利1項(xiàng)。（四）考核指標(biāo) （1）支持1300萬門網(wǎng)表規(guī)模； （2）測試實(shí)例100個(gè)以上，布通率達(dá)到60%，與ISE布局布線軟件性能相差不超過40%； （3）支持Virtex 4/5全系列芯片。（五）研發(fā)周

8、期和考核節(jié)點(diǎn) 本課題研發(fā)周期為兩年?？己斯?jié)點(diǎn)考核內(nèi)容T0+3個(gè)月考核課題研究方案T0+9個(gè)月階段一檢查，完成Virtex 4/5硬件架構(gòu)建模T0+14個(gè)月階段二檢查，多驅(qū)動(dòng)高性能布局布線算法研究T0+18個(gè)月階段三檢查，完成布局布線、碼流生成工具開發(fā)T0+22個(gè)月階段四檢查，完成布局布線工具功能驗(yàn)證及測試T0+24個(gè)月考核課題各項(xiàng)指標(biāo)完成情況（六）課題經(jīng)費(fèi)30萬元。（七）課題責(zé)任專家周婧5139。課題3. 基于PCI-Express總線的FPGA通用試驗(yàn)平臺(tái)（一）研究目標(biāo)開發(fā)基于PCI-Express總線的FPGA通用試驗(yàn)平臺(tái)，通過針對PC

9、I-Express總線技術(shù)的研究，實(shí)現(xiàn)計(jì)算機(jī)總線到本地總線的高速通信，研制涵蓋精密程控電源、數(shù)據(jù)采集、高速激勵(lì)通道、通用I/O端口等功能的標(biāo)準(zhǔn)PCI-Express模塊，編寫上位機(jī)控制軟件及驅(qū)動(dòng)程序，利用PCI-Express總線的可擴(kuò)展性搭建通用高性能FPGA試驗(yàn)平臺(tái)。（二）研究內(nèi)容1）PCI-Express協(xié)議轉(zhuǎn)換技術(shù)研究高速PCI-Express總線到Local Bus的轉(zhuǎn)換技術(shù)，以FPGA和PCI-Express橋接芯片為核心設(shè)計(jì)開發(fā)符合PCI-Express規(guī)范的標(biāo)準(zhǔn)模塊，模塊涵蓋精密程控電源、數(shù)據(jù)采集、數(shù)據(jù)緩存、高速激勵(lì)通道、通用I/O端口等功能。2）驅(qū)動(dòng)及控制軟件設(shè)計(jì)技術(shù)利用Dr

10、iverStudio開發(fā)驅(qū)動(dòng)程，實(shí)現(xiàn)底層硬件與計(jì)算機(jī)通信過程。基于Windows X86平臺(tái)開發(fā)控制軟件，設(shè)計(jì)人機(jī)交互界面，完成數(shù)據(jù)存取、端口控制、文件管理等功能，開展數(shù)據(jù)傳輸速率和穩(wěn)定性驗(yàn)證評估試驗(yàn)。（三）成果形式PCIe模塊；控制軟件；驅(qū)動(dòng)程序；專利一篇；（四）考核指標(biāo)1）總線通信速率兼容PCIE X1、X4、X8；2）支持有PCIE模塊發(fā)起DMA操作；3）模塊終端是標(biāo)準(zhǔn)FIFO接口；4）含四通道精密程控電源；5）含32路通用I/O；6）數(shù)據(jù)緩存區(qū)128MB；（五）研發(fā)周期和考核節(jié)點(diǎn)本課題研發(fā)周期兩年，重點(diǎn)考核節(jié)點(diǎn)和內(nèi)容如下：考核節(jié)點(diǎn)考核內(nèi)容T0+3個(gè)月課題研究方案T0+7個(gè)月系統(tǒng)原理圖設(shè)

11、計(jì)方案T0+14個(gè)月考核硬件協(xié)議轉(zhuǎn)換功能T0+20個(gè)月考核軟件通信模塊T0+22個(gè)月考核系統(tǒng)全部預(yù)定功能、設(shè)計(jì)文檔T0+24個(gè)月考核課題各項(xiàng)指標(biāo)完成情況（六）課題經(jīng)費(fèi)25萬元。（七）課題責(zé)任專家馮長磊5158。課題4. 高速低功耗模數(shù)轉(zhuǎn)換器設(shè)計(jì)技術(shù)研究（一）研究目標(biāo)本課題基于65nm 標(biāo)準(zhǔn)CMOS工藝，研究高速低功耗A/D轉(zhuǎn)換器設(shè)計(jì)技術(shù)，突破相應(yīng)關(guān)鍵技術(shù)，實(shí)現(xiàn)單通道10bit 100MSPS 低功耗低輸入電容的A/D轉(zhuǎn)換器電路及版圖設(shè)計(jì)。（二）研究內(nèi)容包括但不限于以下內(nèi)容：1、高速中等精度ADC體系結(jié)構(gòu)設(shè)計(jì)2、高速中等精度低功耗比較器設(shè)計(jì)技

12、術(shù)3、高速比較器失調(diào)校準(zhǔn)技術(shù)4、電容陣列匹配技術(shù)及分段電容陣列校正技術(shù)5、高速采樣保持電路設(shè)計(jì)技術(shù)6、低噪聲低功耗電路設(shè)計(jì)技術(shù)7、高速ADC版圖布局布線技術(shù)（三）成果形式1、ADC研制總結(jié)報(bào)告，專題技術(shù)研究報(bào)告和相關(guān)技術(shù)文檔（含電路前仿真及版圖寄生參數(shù)提取后仿真的仿真結(jié)果、版圖DRC、ERC及LVS結(jié)果文件）；2、電路原理圖文件（Edif），版圖文件（GDSII）。（四）考核指標(biāo)電路的工作條件為-55-+125范圍內(nèi)，VDD=1.210%，并制定工藝的所有corner模型下滿足以下技術(shù)指標(biāo)： 設(shè)計(jì)工藝65nm 標(biāo)準(zhǔn)CMOS工藝供電電壓1.2V設(shè)計(jì)精度10bit采樣頻率100MS/s線性度|DN

13、L|0.8LSB |INL|1LSB有效位數(shù)Nyquist9.0bit(典型值) 8.5bit(-55+125)功耗2mW版圖面積0.03mm2輸入電容180fF（五）研發(fā)周期和考核節(jié)點(diǎn)考核節(jié)點(diǎn)考核時(shí)間考核內(nèi)容考核方式方案評審T0課題方案及技術(shù)途徑承研高校的轉(zhuǎn)換器設(shè)計(jì)技術(shù)基礎(chǔ)課題任務(wù)關(guān)鍵技術(shù)的分解會(huì)議評審中期檢查T0+9月電路設(shè)計(jì)評審研制計(jì)劃的完成情況課題任務(wù)關(guān)鍵技術(shù)攻關(guān)情況后續(xù)計(jì)劃會(huì)議評審結(jié)題驗(yàn)收T0+18月研制總結(jié)課題任務(wù)關(guān)鍵技術(shù)完成情況會(huì)議評審（六）課題經(jīng)費(fèi)15萬元。（七）課題責(zé)任專家楊松5059。課題5. 12位500MSPS流水線

14、A/D轉(zhuǎn)換器（一）研究目標(biāo)基于抖鏈?zhǔn)狡骷˙BD）的電荷式流水線A/D轉(zhuǎn)換器已經(jīng)成為了低功耗A/D轉(zhuǎn)換器設(shè)計(jì)的熱門。本課題擬對12位500MSPS A/D轉(zhuǎn)換器進(jìn)行研究與設(shè)計(jì)，通過交織雙通道250MSPS流水線A/D實(shí)現(xiàn)12位500MSPS A/D轉(zhuǎn)換功能。（二）研究內(nèi)容在以下幾方面開展研究：1、寬帶采樣保持電路設(shè)計(jì)；2、柵壓自舉BBD電路設(shè)計(jì)；3、電荷域流水線A/D轉(zhuǎn)換器流水級(jí)電路設(shè)計(jì)；4、基于自適應(yīng)算法的通道匹配誤差校準(zhǔn)技術(shù)；5、電荷轉(zhuǎn)移增益和電容失配誤差以及共模電荷校準(zhǔn)技術(shù)；6、多通道交織誤差校準(zhǔn)技術(shù)。（三）成果形式1、12位500MSPS流水線A/D轉(zhuǎn)換器整體電路，各項(xiàng)性能指標(biāo)達(dá)到要求

15、；2、研發(fā)過程數(shù)據(jù)包，包括設(shè)計(jì)總結(jié)與各項(xiàng)指標(biāo)的驗(yàn)證方法等。（四）考核指標(biāo)A/D轉(zhuǎn)換器性能指標(biāo)如下表。參數(shù)指標(biāo)分辨率12位采樣速率500MSPS電源電壓1.8V微分非線性1.5LSB積分非線性4.5LSB信噪比60dB無雜散動(dòng)態(tài)范圍65dB功耗0.6W（五）研發(fā)周期和考核節(jié)點(diǎn)本課題研發(fā)周期一年。重點(diǎn)考核節(jié)點(diǎn)和內(nèi)容如下表。節(jié)點(diǎn)節(jié)點(diǎn)要求T0+4月完成所有電路模塊設(shè)計(jì)與驗(yàn)證T0+8月完成校準(zhǔn)電路設(shè)計(jì)與驗(yàn)證T0+12月完成整體電路驗(yàn)證與優(yōu)化（六）課題經(jīng)費(fèi)20萬元。（七）課題責(zé)任專家王宗民5080。課題6. 緊耦合INS組合導(dǎo)航平臺(tái)研究（一）研究目標(biāo)本

16、課題面向行業(yè)的導(dǎo)航應(yīng)用市場特別是無人機(jī)自動(dòng)導(dǎo)航駕駛、飛行器導(dǎo)航以及航彈等應(yīng)用領(lǐng)域，基于已有的組合導(dǎo)航模塊，開發(fā)高性能的組合導(dǎo)航算法，拓展北斗導(dǎo)航應(yīng)用領(lǐng)域，實(shí)現(xiàn)低成本、高性能組合導(dǎo)航系統(tǒng)的產(chǎn)品化。（二）研究內(nèi)容基于MEMS慣性器件和GPS/BD雙模衛(wèi)星導(dǎo)航的組合定位算法。算法須基于我所提供的組合導(dǎo)航模塊和雙模接收機(jī)系統(tǒng)的開放式平臺(tái)。主要解決低精度MEMS慣性器件誤差消減、慣性導(dǎo)航姿態(tài)角初始對準(zhǔn)和復(fù)雜環(huán)境下組合濾波。針對以上研究內(nèi)容，本課題可能包含的關(guān)鍵技術(shù)有：1、低精度MEMS慣性器件數(shù)據(jù)預(yù)處理技術(shù)；2、MEMS-INS初始對準(zhǔn)技術(shù)；3、MEMS-INS位置誤差建模及預(yù)測技術(shù)；4、GNSS/ME

17、MS-INS緊組合濾波技術(shù)。（三）成果形式序號(hào)文檔代碼硬件1成果物清單慣性器件數(shù)據(jù)預(yù)處理代碼算法驗(yàn)證樣機(jī)1套2課題工作報(bào)告慣性導(dǎo)航位置速度姿態(tài)解算代碼3算法說明文檔組合濾波器代碼4功能性能測試報(bào)告?zhèn)渥ⅲ阂筇峁┑拇a均為嵌入式系統(tǒng)下的C或C+代碼；算法驗(yàn)證樣機(jī)需基于本所提供的六軸組合導(dǎo)航模塊。（四）考核指標(biāo)以下性能指標(biāo)均須基于本所提供的組合導(dǎo)航模塊，主要性能指標(biāo)參數(shù)為定位、測速及姿態(tài)精度（GNSS信號(hào)可定位情況下）：水平定位精度：10m ；垂直定位精度：10m；航向精度：速度10m/s時(shí)：3，速度30m/s時(shí)：1.5；姿態(tài)精度：速度10m/s時(shí)：3，速度30m/s時(shí)：1.5；測速精度：水平：0

18、.1 m/s，高程：0.1 m/s。（穩(wěn)定工作后，GNSS信號(hào)中斷30s內(nèi)）：水平定位精度：20m ；垂直定位精度：20m；航向精度：3；姿態(tài)精度：3；測速精度：水平：0.5 m/s，高程：0.5 m/s。2、輸出特性：定位更新率：1Hz；輸出格式：至少含有NMEA-0183格式。（五）研發(fā)周期和考核節(jié)點(diǎn)考核節(jié)點(diǎn)考核內(nèi)容形式和要求T0立項(xiàng)和課題招標(biāo)按所內(nèi)課題招標(biāo)的規(guī)范流程進(jìn)行課題招標(biāo)，確定合作單位T0+6個(gè)月組合定位算法功能驗(yàn)證基于我所提供組合導(dǎo)航軟硬件平臺(tái)開發(fā)軟件。分別在靜態(tài)和城市道路車載環(huán)境下驗(yàn)證所提供的代碼具有連續(xù)導(dǎo)航定位的功能，并能輸出正確的位置、速度和姿態(tài)角信息T0+11個(gè)月組合導(dǎo)航

19、算法驗(yàn)證樣機(jī)交付所有相關(guān)模塊的代碼和算法驗(yàn)證樣機(jī)。需在靜態(tài)和車載兩種平臺(tái)下驗(yàn)證，樣機(jī)滿足考核指標(biāo)的要求T0+12個(gè)月課題相關(guān)成果交付交付課題成果形式中要求的所有成果物（六）課題經(jīng)費(fèi)20萬元。（七）課題責(zé)任專家韓逸飛7147注：課題實(shí)施過程中，航天772所提供的組合導(dǎo)航模塊中所用MEMS器件（3軸陀螺儀型號(hào)：L3GD20；3軸加速度計(jì)型號(hào)：LSB3DH），有關(guān)資料請向課題責(zé)任專家索?。┱n題7. 面向空間機(jī)構(gòu)控制的混合信號(hào)SoC的研究（一）研究目標(biāo)利用SoC芯片的微型化、高可靠性、低功耗等特點(diǎn)，集成微控制器MCU、多路輸入的模擬開關(guān)、ADDA、

20、實(shí)時(shí)運(yùn)動(dòng)控制等軟硬件模塊。該課題同時(shí)需要研究實(shí)施運(yùn)動(dòng)控制模塊以及其集成，讓運(yùn)動(dòng)控制的處理部分以獨(dú)立的硬件性方式開展，增加系統(tǒng)的性能和可靠性，有效地解決MCU處理帶寬限制，以及用戶系統(tǒng)軟件和運(yùn)動(dòng)控制軟件混合型的問題。（二）研究內(nèi)容1、研究基于8位控制器內(nèi)核的混合信號(hào)SoC架構(gòu)，包括適合于8位SoC開發(fā)的總線，如Wishbone總線、AMBA總線等；2、研究十二指令周期8位機(jī)的IP化，實(shí)現(xiàn)IP核的可復(fù)用性，并具有debug/programming等功能；3、研究產(chǎn)品的典型應(yīng)用，包括實(shí)時(shí)運(yùn)動(dòng)控制模塊，具有加減速控制、線性插值功能；4、研究集成8位微控制器內(nèi)核與其他模塊的可靠通信與控制方法；5、搭建系

21、統(tǒng)芯片的原型驗(yàn)證系統(tǒng)；（三）成果形式1、文檔序號(hào)文檔名稱說明數(shù)量1成果物清單該課題的所有交付資料清單1份2課題工作報(bào)告包括：實(shí)施方案、中期報(bào)告、總結(jié)報(bào)告，詳細(xì)描述具體工作內(nèi)容、計(jì)劃節(jié)點(diǎn)、關(guān)鍵技術(shù)、設(shè)計(jì)難點(diǎn)及解決方法等內(nèi)容3份3驗(yàn)證測試報(bào)告包括：板級(jí)驗(yàn)證測試報(bào)告、電路測試報(bào)告，詳細(xì)描述功能演示板系統(tǒng)搭建方法、系統(tǒng)測試方案、測試過程及結(jié)果，驗(yàn)證系統(tǒng)搭建、驗(yàn)證方法、測試方案、測試過程及結(jié)果1份4其他文檔上述文檔中沒有包含的設(shè)計(jì)、驗(yàn)證信息若干2、代碼序號(hào)代碼名稱說明數(shù)量1系統(tǒng)源碼整個(gè)混合信號(hào)SoC系統(tǒng)源碼1套2系統(tǒng)驗(yàn)證原型用于混合信號(hào)SoC的功能驗(yàn)證1套3其他代碼完成該課題的其他必要代碼和腳本若干3、

22、論文及專利序號(hào)名稱說明數(shù)量1論文發(fā)表關(guān)于混合信號(hào)SoC方面的論文1篇2專利申報(bào)對核心技術(shù)、版圖設(shè)計(jì)等的專利保護(hù)1篇（四）考核指標(biāo)核指標(biāo)：兼容MCS-51指令集；7級(jí)中斷源；三個(gè)定時(shí)器/計(jì)數(shù)器；32個(gè)GPIO。存儲(chǔ)器指標(biāo)： 內(nèi)嵌64k 數(shù)據(jù)存儲(chǔ)器（SRAM）；內(nèi)嵌16k 程序存儲(chǔ)器（PROM）。電性能指標(biāo)：電源電壓：5V；最高工作頻率30MHz；工作溫度范圍：-55125。數(shù)字外設(shè)：4路16位PWM；1路UART，帶256字節(jié)FIFO。模擬外設(shè)：8通道8位20Msps ADC（8路模擬開關(guān)、1路ADC）；信噪比40db；INL1；DNL0.8。4通道10位20 Msps DAC；SFDR50db

23、；INL1；DNL0.8。（五）研發(fā)周期和考核節(jié)點(diǎn)序號(hào)考核節(jié)點(diǎn)考核時(shí)間考核內(nèi)容1開題評審-1、開題報(bào)告、課題實(shí)施方案，包括本電路的實(shí)現(xiàn)方案、技術(shù)途徑和關(guān)鍵技術(shù)等2中期檢查T0+12個(gè)月電路的實(shí)現(xiàn)方案和設(shè)計(jì)電路的實(shí)現(xiàn)情況3結(jié)題驗(yàn)收T0+24個(gè)月1、電路的板級(jí)驗(yàn)證系統(tǒng)2、設(shè)計(jì)報(bào)告3、測試報(bào)告4、本課題規(guī)定的全部交付物（六）課題經(jīng)費(fèi)20萬元。（七）課題責(zé)任專家袁大威7395。課題8. 全數(shù)字DC/DC電源核心控制器的研究（一）研究目標(biāo)實(shí)現(xiàn)全數(shù)字DC/DC核心控制器，具體研究目標(biāo)是：1、設(shè)計(jì)目標(biāo)：基于國內(nèi)工藝線實(shí)現(xiàn)全數(shù)字DC/DC電源核心控制器的整

24、體設(shè)計(jì)，展開體系結(jié)構(gòu)、PID可重構(gòu)、高精度DPWM等關(guān)鍵技術(shù)的研究，并完成電路代碼設(shè)計(jì)、版圖設(shè)計(jì)工作。2、驗(yàn)證目標(biāo)：全數(shù)字DC/DC電源核心控制器的驗(yàn)證技術(shù)，功能驗(yàn)證覆蓋率達(dá)到100%，數(shù)字部分故障覆蓋率達(dá)到98%，模擬部分可以驗(yàn)證并進(jìn)行有效測試。（二）研究內(nèi)容分析研究課題的關(guān)鍵技術(shù)，本課題的具體研制內(nèi)容包括：1、全數(shù)字DC/DC電源核心控制器的體系架構(gòu)的研究和實(shí)現(xiàn)，研究包括閉環(huán)電流與電壓采樣方式，數(shù)字調(diào)整部分（PID控制）算法，以及輸出控制部分等；2、“計(jì)數(shù)比較+數(shù)字延遲線”的混合型高精度DPWM模塊技術(shù)的研究； 3、PID控制算法相關(guān)參數(shù)設(shè)定方法的研究及算法的硬件實(shí)現(xiàn)；4、高可靠通訊模式的

25、研究，包括PMbus總線等；5、電源拓?fù)浣Y(jié)構(gòu)的研究及全數(shù)字DC/DC電源核心控制器在電源中的應(yīng)用。（三）成果形式1、文檔序號(hào)文檔名稱說明數(shù)量1成果物清單該課題的所有交付資料清單1份2課題工作報(bào)告實(shí)施方案、中期報(bào)告、總結(jié)報(bào)告，詳細(xì)描述具體工作內(nèi)容、計(jì)劃節(jié)點(diǎn)、關(guān)鍵技術(shù)、設(shè)計(jì)難點(diǎn)及解決方法等內(nèi)容3份3驗(yàn)證測試報(bào)告板級(jí)驗(yàn)證測試報(bào)告、核心控制器驗(yàn)證測試報(bào)告，系統(tǒng)搭建方法、系統(tǒng)測試方案、測試過程及結(jié)果，核心控制器的驗(yàn)證系統(tǒng)搭建、驗(yàn)證方法、測試方案、測試過程及結(jié)果1份4其他文檔上述文檔中沒有包含的設(shè)計(jì)、驗(yàn)證信息若干2、代碼序號(hào)代碼名稱說明數(shù)量1核心控制器代碼實(shí)現(xiàn)全數(shù)字DC/DC核心控制器的代碼和運(yùn)行腳本1套

26、2驗(yàn)證環(huán)境及激勵(lì)代碼實(shí)現(xiàn)全數(shù)字DC/DC核心控制器功能驗(yàn)證、激勵(lì)生成、結(jié)果分析等功能代碼和運(yùn)行腳本1套3其他代碼完成該課題的其他必要代碼和腳本若干3、演示環(huán)境序號(hào)名稱說明數(shù)量1全數(shù)字DC/DC模塊功能演示板搭載所設(shè)計(jì)的控制器及電源等實(shí)現(xiàn)功能演示，包括DC/DC模塊的基本功能以及過流保護(hù)功能、過壓保護(hù)功能和在線可配置等數(shù)字特性的功能1套4、論文及專利序號(hào)名稱說明數(shù)量1論文發(fā)表在PID可重構(gòu)算法、混合型DPWM實(shí)現(xiàn)及其他關(guān)鍵技術(shù)中的創(chuàng)新性研究2篇2專利申報(bào)對核心技術(shù)、版圖設(shè)計(jì)等的專利保護(hù)2篇（四）考核指標(biāo)本課題的技術(shù)指標(biāo)：電壓：5V或3.3V單電源供電。工作頻率：50MHz。動(dòng)態(tài)功耗：0.5W。誤

27、差模數(shù)轉(zhuǎn)換器指標(biāo)：位數(shù)：10bit，分辨率：最低1mV（可配置），采樣頻率：16MHz，最高8倍過采樣。DPWM指標(biāo)：脈寬分辨率：250ps，頻率分辨率：4ns，相位分辨率：4ns，最高開關(guān)頻率2MHz（可配置）；邊沿可實(shí)現(xiàn)前緣、后緣及三角調(diào)制；可配置為頻率、相移及脈寬調(diào)制。功能支持3個(gè)獨(dú)立式反饋環(huán)路的控制，具備專用的PID模塊功能、可配置2極點(diǎn)2零點(diǎn)；具有可配置的反饋控制，模式包括：電壓模式、平均電流模式、峰值電流模式、恒定電流和恒定電源。具有同步輸入和同步輸出功能；全局GPIO不少于16個(gè)。（五）研發(fā)周期和考核節(jié)點(diǎn)序號(hào)考核節(jié)點(diǎn)考核時(shí)間考核內(nèi)容1開題評審-1、開題報(bào)告、課題實(shí)施方案，包括核心控制器的實(shí)現(xiàn)方案、技術(shù)途徑和關(guān)鍵技術(shù)等2中期檢查T0+12個(gè)月拓?fù)浣Y(jié)構(gòu)的實(shí)現(xiàn)方案和設(shè)計(jì)核心控制芯片的實(shí)現(xiàn)情況3結(jié)題驗(yàn)收T0+24個(gè)月1、全數(shù)字DC/DC模塊的功能演示板2、設(shè)計(jì)報(bào)告3、測試報(bào)告4、本課題規(guī)定的全部交付物（六）課題經(jīng)費(fèi)20萬元。（七）課題責(zé)任專家 袁