《數(shù)字電路與邏輯設(shè)計(jì)》第七章 半導(dǎo)體存儲(chǔ)器

1、 第七章 半導(dǎo)體存儲(chǔ)器目的與要求：1、熟悉存儲(chǔ)器的一般結(jié)構(gòu)和工作原理。2、理解各類(lèi)RAM的存儲(chǔ)原理、讀寫(xiě)原理及時(shí)序。3、掌握存儲(chǔ)單元、字、位、地址、等基本概念以及 存儲(chǔ)容量擴(kuò)展的一般方法。4、熟悉存儲(chǔ)器設(shè)計(jì)邏輯電路的原理和方法。重點(diǎn)與難點(diǎn)：1、存儲(chǔ)器的分類(lèi)及容量的計(jì)算。2、各類(lèi)RAM的讀寫(xiě)及時(shí)序分析3、用ROM設(shè)計(jì)組合邏輯電路的方法第七章 半導(dǎo)體存儲(chǔ)器7.1 概述7.2 隨機(jī)存取存儲(chǔ)器（RAM）7.3 只讀存儲(chǔ)器（ROM）7.4 存儲(chǔ)器的擴(kuò)展7.5 用ROM實(shí)現(xiàn)組合邏輯函數(shù)7.1 概述一、 半導(dǎo)體存儲(chǔ)器的特點(diǎn)與應(yīng)用二、 半導(dǎo)體存儲(chǔ)器的分類(lèi)存儲(chǔ)器：用以存儲(chǔ)二進(jìn)制信息的器件。特點(diǎn)：集成度高、可靠性

2、高、外圍電路簡(jiǎn)單且易于接口。應(yīng)用：存放程序、數(shù)據(jù)、資料等。按照存儲(chǔ)功能劃分如下：7.1 概述三、 半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)1.存儲(chǔ)容量：存儲(chǔ)器所能存放信息的多少，存儲(chǔ)容量越大則存儲(chǔ)的信息越多，系統(tǒng)的功能越強(qiáng)。用位(bit)表示存儲(chǔ)器容量，位數(shù)即存儲(chǔ)器所需要的單元數(shù)。用字節(jié)(byte)或者字節(jié)的倍數(shù) ，表示存儲(chǔ)容量。2 讀寫(xiě)參數(shù)： 存儲(chǔ)器的讀寫(xiě)參數(shù)是存儲(chǔ)器最重要的參數(shù)之一，只有按照嚴(yán)格的時(shí)序?qū)Υ鎯?chǔ)器進(jìn)行讀寫(xiě)，才能保證存儲(chǔ)器的工作正確。 寫(xiě)入時(shí)間：從提出寫(xiě)請(qǐng)求到最終把數(shù)據(jù)寫(xiě)入到存儲(chǔ)器之間的時(shí)間間隔；讀出時(shí)間：從提出讀請(qǐng)求到數(shù)據(jù)在輸出端上數(shù)據(jù)有效之間的時(shí)間間隔；7.1 概述讀寫(xiě)周期：前后兩次讀或兩

3、次寫(xiě)之間所要求的最小時(shí)間間隔。 存儲(chǔ)器讀寫(xiě)時(shí)序示意圖 7.2 隨機(jī)存取存儲(chǔ)器（RAM）一、 存儲(chǔ)器的結(jié)構(gòu)（1）地址譯碼器：將寄存器地址對(duì)應(yīng)的二進(jìn)制數(shù)譯成有效的行選信號(hào)和列選信號(hào)，從而選中該存儲(chǔ)單元。存儲(chǔ)器的結(jié)構(gòu)7.2 隨機(jī)存取存儲(chǔ)器（RAM）（2）存儲(chǔ)單元數(shù)字系統(tǒng)中的RAM一般要由多片組成，而系統(tǒng)每次讀/寫(xiě)時(shí)，只針對(duì)其中的一片或幾片，因此還應(yīng)加片選信號(hào) 。（3）片選與讀寫(xiě)控制電路水平選擇線可以選擇一行單元，稱(chēng)為字線（Word line，也稱(chēng)為數(shù)據(jù)線）,而把一列單元連接到輸出電路的線稱(chēng)為位線(bit line)。 存儲(chǔ)矩陣由許多存儲(chǔ)單元排列組成，每個(gè)存儲(chǔ)單元存放一位二值信息。讀/寫(xiě)控制信號(hào)用于對(duì)

4、電路工作狀態(tài)進(jìn)行控制。時(shí)，執(zhí)行寫(xiě)操作； 時(shí)，執(zhí)行讀操作。7.2 隨機(jī)存取存儲(chǔ)器（RAM）二、 靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM （1）SRAM存儲(chǔ)單元 四管構(gòu)成的SRAM存儲(chǔ)單元 SRAM 4管存儲(chǔ)單元結(jié)構(gòu)位線上的一對(duì)互為反相信號(hào)可以通過(guò)M3和M4向觸發(fā)器置數(shù)，也就是寫(xiě)入過(guò)程。存儲(chǔ)的數(shù)據(jù)也可以通過(guò)管子M3和M4向位線B和-B傳送，即所謂的讀出過(guò)程。7.2 隨機(jī)存取存儲(chǔ)器（RAM） 六管構(gòu)成的SRAM存儲(chǔ)單元6T-SRAM CMOS電路 兩個(gè)反相器（M1,M5和M2,M6構(gòu)成兩只反向器）組成的反饋環(huán)路。 解決了4T-SRAM存儲(chǔ)單元的靜態(tài)功耗問(wèn)題。 CMOS結(jié)構(gòu)提高了存儲(chǔ)的可靠性和抗干擾能力。 7.2

5、 隨機(jī)存取存儲(chǔ)器（RAM）當(dāng)沒(méi)有外界信號(hào)作用時(shí)，雙穩(wěn)態(tài)電路可以長(zhǎng)久保持其所處的某種穩(wěn)定狀態(tài)，所以也就稱(chēng)之為靜態(tài)存儲(chǔ)器。雙穩(wěn)態(tài)電路工作原理 7.2 隨機(jī)存取存儲(chǔ)器（RAM）（2）SRAM的工作過(guò)程. 數(shù)據(jù)寫(xiě)入 當(dāng)寫(xiě)入數(shù)據(jù)為“1”時(shí)，晶體管M3，M4導(dǎo)通，位線將強(qiáng)制對(duì)a點(diǎn)電容充電，對(duì)b點(diǎn)電容放電， M2和M5導(dǎo)通而M1和M6截止，單元中存儲(chǔ)數(shù)據(jù)“1”。 寫(xiě)“0”時(shí)剛好相反，在位線B和-B上分別加低電平和高電平，門(mén)管打開(kāi)，寫(xiě)入數(shù)據(jù)“0”。7.2 隨機(jī)存取存儲(chǔ)器（RAM）. 數(shù)據(jù)讀出SRAM在進(jìn)行讀操作時(shí)，首先要保證兩條位線B和-B都預(yù)充到相等的高電平。如果單元存“1”，即M2和M5導(dǎo)通而M1和M6截

6、止，位線B通過(guò)導(dǎo)通的MZ和門(mén)管M4放電，而位線B保持高電平，從而位線B和-B得到正向的電壓差。 如果單元存“0”，則位線通過(guò)單元中導(dǎo)通的M1和M3放電，而位線-B保持預(yù)充的高電平。這樣在兩根位線上得到一個(gè)反向的電壓差。7.2 隨機(jī)存取存儲(chǔ)器（RAM）. 保持?jǐn)?shù)據(jù)在寫(xiě)入或者讀出操作后，字線WL降為低電平，晶體管M3和M4截止，將上述穩(wěn)態(tài)觸發(fā)器和位線隔斷，這樣位線上電平變化不再影響觸發(fā)器的狀態(tài)。 7.2 隨機(jī)存取存儲(chǔ)器（RAM）（3）SRAM的分類(lèi)SRAM存在多種類(lèi)型，但是其種類(lèi)的區(qū)分在接口上。 7.2 隨機(jī)存取存儲(chǔ)器（RAM） 異步的SRAM（Asynchronous SRAM）異步SRAM沒(méi)有

7、的運(yùn)行與輸入信號(hào)的狀態(tài)有關(guān)，并不與特定的時(shí)鐘相關(guān)。 一種異步SRAM結(jié)構(gòu) 7.2 隨機(jī)存取存儲(chǔ)器（RAM） SSRAM（synchronous SRAM）同步的SRAM有與微處理器同步的讀、寫(xiě)周期，具有更快的訪問(wèn)速度。因此，同步SRAM可以應(yīng)用于個(gè)人計(jì)算機(jī)和工作站上。 一種SSRAM結(jié)構(gòu) 7.2 隨機(jī)存取存儲(chǔ)器（RAM）突發(fā)方式（Burst Mode） 突發(fā)是指不需要修改地址，可以連續(xù)地對(duì)SSRAM內(nèi)的一片地址進(jìn)行讀/寫(xiě)。 SSRAM的時(shí)序示意圖 第一個(gè)數(shù)據(jù)的地址放在了地址總線上，而其它三個(gè)數(shù)據(jù)塊的地址則用內(nèi)置的計(jì)數(shù)器改變，這樣數(shù)據(jù)訪問(wèn)的速率與微處理器的時(shí)鐘一致。 7.2 隨機(jī)存取存儲(chǔ)器（RA

8、M）流水式SRAM（Pipelined SRAM） 流水線SRAM在存儲(chǔ)和輸出之間加了一級(jí)寄存器，輸出通道中的寄存器可以使管線式SRAM比標(biāo)準(zhǔn)的SRAM有更高的時(shí)鐘頻率，但是會(huì)造成更大的延時(shí)。流水線 SRAM 7.2 隨機(jī)存取存儲(chǔ)器（RAM）流水線式SSRAM與同步SRAM 在流水SSRAM中，四字的突發(fā)讀周期需要5個(gè)時(shí)鐘，而標(biāo)準(zhǔn)的SSRAM則用4個(gè)周期 為了避免總線的競(jìng)爭(zhēng)，從寫(xiě)到讀的轉(zhuǎn)換過(guò)程，流水SRAM要求有一個(gè)周期的延時(shí)。7.2 隨機(jī)存取存儲(chǔ)器（RAM） 特殊的SRAM1、FIFO一種FIFO結(jié)構(gòu)示意圖7.2 隨機(jī)存取存儲(chǔ)器（RAM）2、多端口SRAM（Multiport SRAMs）一

9、個(gè)4個(gè)端口的SRAM存儲(chǔ)器 7.2 隨機(jī)存取存儲(chǔ)器（RAM）三、 動(dòng)態(tài)存儲(chǔ)器DRAMDRAM 存儲(chǔ)單元結(jié)構(gòu)DRAM（Dynamic RAM, 動(dòng)態(tài)RAM）是利用電容電荷而不是反饋環(huán)路來(lái)存儲(chǔ)信息的，但是所存儲(chǔ)的內(nèi)容會(huì)因?yàn)殡姾傻男孤┒鴣G失，必須對(duì)單元進(jìn)行周期性地讀取和刷新。 (1) DRAM的存儲(chǔ)單元 根據(jù)電壓變化量的高低，判定數(shù)據(jù)線上的“1/0”。 7.2 隨機(jī)存取存儲(chǔ)器（RAM）（2）基本操作 存儲(chǔ)器讀操作DRAM讀操作 7.2 隨機(jī)存取存儲(chǔ)器（RAM）. 存儲(chǔ)器寫(xiě)操作DRAM寫(xiě)操作 7.2 隨機(jī)存取存儲(chǔ)器（RAM）. DRAM刷新DRAM存儲(chǔ)器單元是電容器，它所包含的電荷可隨著時(shí)間泄漏掉，導(dǎo)

10、致數(shù)據(jù)丟失。為了防止這一現(xiàn)象發(fā)生，必須對(duì)DRAM進(jìn)行刷新，即必須周期性地在各個(gè)存儲(chǔ)器單元上再存儲(chǔ)電荷。刷新周期是指特定的時(shí)間周期，在這一周期中DRAM陣列中的所有行必須被激活和預(yù)充電（刷新）；刷新間隔是各行刷新操作之間的時(shí)間周期，這里假設(shè)各行刷新操作的時(shí)間分配是均勻的。刷新率定義為刷新時(shí)間除以所需的周期數(shù)。 7.2 隨機(jī)存取存儲(chǔ)器（RAM） (3) SDRAMSDRAM的信號(hào)沿用了DRAM中的很多信號(hào)，但是SDRAM將內(nèi)部分為若干個(gè)存儲(chǔ)塊，這是SDRAM的一個(gè)很重要的特征。 下面以Micron SDRAM 存儲(chǔ)器MT48LC128M4A2為例，介紹SDRAM的基本操作。 SDRAM 64Mb8

11、工作模式的內(nèi)部結(jié)構(gòu) 7.2 隨機(jī)存取存儲(chǔ)器（RAM）(1) 輸入信號(hào)BA0-BA1：組輸入信號(hào)，在ACTIVE, READ, WRITE和PRECHARGE命令下，決定四個(gè)組中的哪個(gè)組工作。A0-A12：地址輸入信號(hào)。RAS#, CAS#：命令輸入信號(hào)。CKE：工作時(shí)鐘使能信號(hào)。DQM：是輸入輸出屏蔽(mask)信號(hào)。7.2 隨機(jī)存取存儲(chǔ)器（RAM）Micron SDRAM芯片管腳分配圖 7.2 隨機(jī)存取存儲(chǔ)器（RAM）（2）SDRAM命令及其相關(guān)操作SDRAM命令一覽表7.2 隨機(jī)存取存儲(chǔ)器（RAM）四、 模式寄存器在SDRAM芯片中，有一個(gè)模式寄存器，該寄存器用于定義SDRAM工作的特定模

12、式?？啥x的參數(shù)包括：突發(fā)長(zhǎng)度BL（Burst Length）選擇，突發(fā)類(lèi)型，CAS延時(shí)CL(CAS latency)，工作模式和寫(xiě)突發(fā)模式等。通過(guò)LOAD MODE REGISTER命令可以對(duì)模式寄存器進(jìn)行編程。7.2 隨機(jī)存取存儲(chǔ)器（RAM）模式寄存器各位的含義 7.2 隨機(jī)存取存儲(chǔ)器（RAM）突發(fā)長(zhǎng)度(Burst Length)：對(duì)SDRAM的讀寫(xiě)訪問(wèn)是面向突發(fā)的，突發(fā)長(zhǎng)度BL是可編程的。突發(fā)長(zhǎng)度定義了一個(gè)READ或者WRITE命令訪問(wèn)SDRAM時(shí)候定義的最大的列單元數(shù)目。 當(dāng)發(fā)出READ或者WRITE命令時(shí)，可以選擇BL長(zhǎng)度定義的若干列組成的塊。當(dāng)?shù)竭_(dá)這個(gè)塊的邊界時(shí)，自動(dòng)回到這列所設(shè)定

13、的位置。在不同的模式和配置方式下，由不同的地址線選擇確定塊地址，最低地址位用于選擇塊內(nèi)的起始地址，全頁(yè)突發(fā)模式下，如果達(dá)到一頁(yè)的邊界時(shí)，將回到頁(yè)的起始地址。7.2 隨機(jī)存取存儲(chǔ)器（RAM）在不同的模式和配置方式下，列的起始位置突發(fā)長(zhǎng)度配置方式地址2X4A1-A9,A11,A12X8A1-A9,A11X16A1-A94X4A2-A9,A11,A12X8A2-A9,A11X16A2-A98X4A3-A9,A11,A12X8A3-A9,A11X16A3-A97.2 隨機(jī)存取存儲(chǔ)器（RAM）突發(fā)方式(Burst Type)： 一次給定的突發(fā)訪問(wèn)可以按照交織或者順序的方式進(jìn)行，由模式寄存器的第三位決定。

14、一次突發(fā)的訪問(wèn)次序由突發(fā)長(zhǎng)度決定，突發(fā)的類(lèi)型和開(kāi)始列地址由下表決定。 突發(fā)長(zhǎng)度、起始地址和類(lèi)型設(shè)置7.2 隨機(jī)存取存儲(chǔ)器（RAM）CAS 延時(shí)(CAS Latency)CAS延時(shí)與READ命令之間的時(shí)序關(guān)系7.2 隨機(jī)存取存儲(chǔ)器（RAM）工作模式（operations mode）寫(xiě)突發(fā)方式(Write Burst) 正常的工作模式通過(guò)將M7和M8設(shè)置為0選擇的，M7和M8用于未來(lái)的工作模式或者測(cè)試模式，不應(yīng)該使用這些預(yù)留或者測(cè)試的模式，以免導(dǎo)致未知的操作或者不兼容的工作方式。編程的突發(fā)長(zhǎng)度可以用于READ和WRITE突發(fā)。當(dāng)M9=0，BL通過(guò)M0-M2編程，可以用于READ和WRITE突發(fā)操作

15、。當(dāng)M9=1，編程的突發(fā)長(zhǎng)度只用于READ突發(fā)操作，而WRITE訪問(wèn)是非突發(fā)的，即按單元訪問(wèn)的。7.2 隨機(jī)存取存儲(chǔ)器（RAM）五、 初始化SDRAM在上電后，必須按照預(yù)先定義的方式進(jìn)行初始化，否則SDRAM芯片不能正常工作。 （1）Active操作六 操作 ACTIVE命令和WRITE/READ命令之間的時(shí)序關(guān)系7.2 隨機(jī)存取存儲(chǔ)器（RAM）（2）讀操作 （a）讀命令（b）讀命令與輸出數(shù)據(jù)間隔 7.2 隨機(jī)存取存儲(chǔ)器（RAM）連續(xù)的READ突發(fā)操作 7.2 隨機(jī)存取存儲(chǔ)器（RAM）（3）寫(xiě)操作(a)寫(xiě)命令 (b)寫(xiě)突發(fā) 7.3 只讀存儲(chǔ)器（ROM）一、 一次性可編程只讀存儲(chǔ)器PROM(Pr

16、ogrammable Read Only Memory) PROM存儲(chǔ)單元 只讀存儲(chǔ)器中存儲(chǔ)信息在掉電后仍然存在。這類(lèi)存儲(chǔ)器應(yīng)用非常廣泛。 PROM允許通過(guò)專(zhuān)用的編程器，將數(shù)據(jù) “燒錄”到存儲(chǔ)器中，這個(gè)過(guò)程叫做“編程”，燒錄后的數(shù)據(jù)同樣能維持?jǐn)嚯姾蟛粊G失。7.3 只讀存儲(chǔ)器（ROM）PROM存儲(chǔ)陣列 7.3 只讀存儲(chǔ)器（ROM）二、 基于EPROM技術(shù)允許用戶利用編碼器對(duì)器件反復(fù)編程、擦除，得到廣泛地應(yīng)用。這種器件是通過(guò)施加高壓信號(hào)進(jìn)行編程，將器件置于紫外線，就可以擦除其內(nèi)容。 標(biāo)準(zhǔn)的晶體管和EPROM晶體管 增加了另外一個(gè)被稱(chēng)為浮柵的多晶硅 7.3 只讀存儲(chǔ)器（ROM）浮柵晶體管一個(gè)特征就是

17、它的閾值可以編程。 (a) 雪崩注入 （b）浮柵管符號(hào)圖 (c) 移去電壓后仍然保 留電荷 7.3 只讀存儲(chǔ)器（ROM）三、 E2PROM 存儲(chǔ)器 電可擦除可編程只讀存儲(chǔ)器E2PROM (Electronically-Erasable Programmable Read-Only Memory)能逐個(gè)存儲(chǔ)單元獨(dú)立地擦除 (a) 浮柵隧道氧化管 (b) E2PROM的元件 隔離浮柵與溝道和漏極的那一小部分絕緣介質(zhì)的厚度減少到大約10nm左右或者更薄 電子利用隧道穿越機(jī)理進(jìn)入或者穿出浮柵 7.3 只讀存儲(chǔ)器（ROM）四、 Flash EEPROMFlash EEPROM 存儲(chǔ)單元結(jié)構(gòu)這種器件的擦除

18、和編程是以塊為單位的，而EEPROM是以字節(jié)為單位的，所以Flash EEPROM的更新速度比EEPROM快?？梢栽谙到y(tǒng)中擦除EPROM的內(nèi)容。 采用了一個(gè)薄的隧道氧化層（10nm）。7.4 存儲(chǔ)器的擴(kuò)展一、 位擴(kuò)展方法如果一片存儲(chǔ)器的字?jǐn)?shù)已經(jīng)夠了，但是每個(gè)字中的位數(shù)不夠，采用位擴(kuò)展方法將多片存儲(chǔ)器連接成更多位數(shù)的存儲(chǔ)器。 例1：用10248位的RAM擴(kuò)展成容量為102432位的存儲(chǔ)器。解：所需要的存儲(chǔ)器芯片數(shù)量為102432/10248 = 4片，連接方式：將4片的所有地址線、 片選線、讀寫(xiě)控制線連接在一起，將所有的數(shù)據(jù)線拼接成32位數(shù)據(jù)。如圖所示。7.4 存儲(chǔ)器的擴(kuò)展二、 存儲(chǔ)器字?jǐn)U展字?jǐn)U

19、展用于存儲(chǔ)芯片的位數(shù)滿足要求而字?jǐn)?shù)不夠的情況，是對(duì)存儲(chǔ)單元數(shù)量的擴(kuò)展，整個(gè)存儲(chǔ)器位數(shù)等于單片存儲(chǔ)器的位數(shù)。 例2：用4個(gè)256 8芯片經(jīng)字?jǐn)U展構(gòu)成一個(gè)1K8存儲(chǔ)器系統(tǒng)所需要的存儲(chǔ)器芯片數(shù)量為1K8/2568 = 4片。 7.4 存儲(chǔ)器的擴(kuò)展在實(shí)際應(yīng)用中，往往會(huì)遇到字?jǐn)?shù)和位數(shù)都需要擴(kuò)展的情況，方法是先進(jìn)行位擴(kuò)展（或字?jǐn)U展）再進(jìn)行字?jǐn)U展（或位擴(kuò)展），這樣就可以滿足更大存儲(chǔ)容量的要求。 存儲(chǔ)器的字位擴(kuò)展結(jié)構(gòu) 例3： 用2114(1K4)RAM芯片構(gòu)成4K8存儲(chǔ)器。7.5 用ROM實(shí)現(xiàn)組合邏輯函數(shù)PLD器件中常見(jiàn)到的表示方式 7.5 用ROM實(shí)現(xiàn)組合邏輯函數(shù)一、 PROMPROM是最早出現(xiàn)的PLD，它是由固定的“與”陣列和一個(gè)可編程的“或”陣列組成的。(a) PROM的組成 (b) 未編程的PROM結(jié)構(gòu)固定連接可編程連接7.5 用ROM實(shí)現(xiàn)組合邏輯函數(shù)例1：用PROM實(shí)現(xiàn) 和 Y1=A+B的邏輯關(guān)系（a）真值表（b）陣列圖7.5 用ROM實(shí)現(xiàn)組合邏輯函數(shù)例2：用PROM實(shí)現(xiàn)一個(gè)2位的